【課題】ＣＰＵによる単位時間の命令の実行完了回数を調整できるマルチスレッド実行装置、オブジェクトプログラムの生成方法及びプログラムを提供すること。
【解決手段】ソースプログラムから生成されたオブジェクトプログラムを記憶するプログラム記憶手段２６と、オブジェクトプログラムの命令を発行する命令発行手段１１と、前記命令を実行する命令実行手段１５と、を有するマルチスレッド実行装置１００であって、前記オブジェクトプログラムには、目標実行速度情報記憶手段８０から読み出された前記プログラム毎の目標実行速度情報に、命令の実行完了速度情報が略一致するよう調整する、調整用コードが挿入されている、ことを特徴とする。 （もっと読む）

第１及び第２オペランドを示す命令を受信する。各オペランドは、それぞれの位置に対応する複数のパックドデータ要素を有する。第１オペランドのデータ要素の第１サブセット、及び、第２オペランドのデータ要素の第１サブセットはそれぞれ、第１レーンに対応する。第１オペランドのデータ要素の第２サブセット、及び、第２オペランドのデータ要素の第２サブセットはそれぞれ、第２レーンに対応する。命令に応答して、結果の格納は、（１）第２オペランドの第１サブセットの対応する最下位データ要素でインターリーブされている第１オペランドの第１サブセットからの最下位データ要素のみを第１レーンに含み、（２）第２オペランドの第２サブセットの対応する最上位データ要素でインターリーブされている第１オペランドの第２サブセットからの最上位データ要素のみを第２レーンに含むことを含む。 （もっと読む）

【課題】性能および有用性を増進させるデジタル信号プロセッサを提供する。
【解決手段】可変長命令セットを利用するための通話を処理するデジタル信号回路において、ＤＳＰは３つのデータバスの組を含み、その上でデータはレジスタバンク１２０と３つのデータメモリ１０２，１０３，１０４と交換されることができる。レジスタバンク１２０は、少なくとも二つのプロセスユニット１２８，１３０によりアクセス可能なレジスタを有して使用され得る。命令フェッチユニット１５６は、命令メモリ１５２中に格納される可変長の命令を受信することを含むことができる。この命令メモリ１５２は３つのデータメモリ１０２，１０３，１０４の組から離されている。 （もっと読む）

【課題】演算器の使用時間効率を上げ、逐次処理の性能向上をすることができるプロセッサを提供する。
【解決手段】プロセッサ１は、クロック信号CLKを制御するための制御信号S_CYCLEに応じて、供給されたクロック信号CLKに基づいて生成された制御クロック信号ECLKを出力するクロック制御回路２１と、直列に接続された複数のALU２２〜２５とを有する。この複数のALU２２〜２５によって複数の演算が実行される演算ステージにおいて、直列に実行される前記複数の演算を、クロック制御回路２１からの制御クロック信号ECLKに基づいて、実行サイクルを変更して１つの実行サイクル内で実行させるようにした。 （もっと読む）

【課題】 最適なハードウェアリソースの停止及び起動を行うことにより、プログラム実行における待ち時間を最小化することで低消費電力を実現する。
【解決手段】 コンピュータシステム１は、プログラムのコンパイルを行うコンパイル処理部１０と、コンパイルしたプログラムを実行するシステム部２０とを含み、コンパイル処理部１０が、プログラムで使用するハードウェアリソースのハードウェア情報を参照して、ハードウェアリソースの起動命令と停止命令を、プログラムに埋め込む手段を含み、システム部２０が、プログラムに埋め込まれた起動命令と停止命令に基づいて、ハードウェアリソースの起動と停止を制御する起動停止制御手段を含む。 （もっと読む）

【課題】半導体素子のデータの伝送のタイミング条件が変更され、分岐命令により読み出された命令を、予め定められたタイミング条件で実行する。
【解決手段】分岐命令の命令データ（１００）を読み出した後、クリティカルパスを通過する命令データ（０１１）を読み出し、クリティカルパスを命令データ（０１１）が通過することに備えて、クロック信号ｃｌｋ１を２つに１つマスクして、クリティカルパスの半導体素子に入力するクロック信号ｃｌｋの周波数を小さくすることを開始（Ｔ９）しても、分岐命令の命令データ（１００）に応じて命令データを読み出し実行する際に、クロック信号ｃｌｋ１をマスクすることを停止させる（Ｔ１０）ので、分岐命令により読み出された命令を、予め定められたタイミング条件で実行する。 （もっと読む）

【課題】安価にノイズ耐性を向上する必要のあるマイクロプロセッサにおいて、ノイズにより記憶装置から読み込んだ命令列が誤っていた場合、安全にエラー処理を実行する。
【解決手段】エラーを検出するとエラー処理を実行するマイクロプロセッサにおいて、命令実行時にエラーの内容によってエラーを検出する手段と、ノイズが収束するまでの時間を計測する手段と、エラーを検出してからノイズが収束するまでの期間は命令フェッチを停止する手段とを備え、ノイズによってエラー処理を記憶した記憶装置から正しい命令列が読み出せない期間の命令フェッチを抑制し、ノイズが収束してからエラー処理を実行する。 （もっと読む）

トランザクション的実行をサポートするべく、ハードウェアにおけるメモリアクセスを監視するための方法及び装置について記載する。属性は、物理記憶構造の粒度で検出することを考えずに、少なくともデータ項目の粒度で監視することを確かにする、データ項目への監視アクセスである。例えば、属性は、キャッシュの状態ビットに付加されて、新たなキャッシュコヒーレンシ状態を可能にする。選択的に決定されてもよいデータ項目に対する監視メモリアクセスに応じて、データ項目に関連付けられたコヒーレンシ状態が、監視された状態へと更新される。その結果、要求の種類及びデータ項目の監視されたコヒーレンシ状態を通じて、データ項目に対する無効な要求が検出される。 （もっと読む）

【課題】単一命令複数データ（ＳＩＭＤ）技術により高度のメディア、画像処理及びデータ圧縮アプリケーションの性能を向上する。
【解決手段】プロセッサに、フェッチ／復号化手段と、算術論理演算ユニット（ＡＬＵ）及び汎用レジスタ群を含む実行コアに加え、マルチメディア拡張（ＭＭＸ）レジスタ５８およびＳＩＭＤ拡張命令（ＳＳＥ及びＳＳＥ２）レジスタ６０を備える。マルチメディア拡張レジスタ５８は６４ビットのパック・バイト、ワード、及びダブルワードの整数に対する単一命令複数データ（ＳＩＭＤ）演算をサポートする。ＳＩＭＤ拡張命令レジスタは拡張マルチメディア（ＸＭＭ）データ・レジスタ８４及びＭＸＣＳＲレジスタ８６を含む。ＳＩＭＤ拡張命令レジスタは１２８ビットのパック単精度並びに倍精度浮動小数値及び１２８ビットのパック・バイト、ワード、ダブルワード及びクワドワード整数に対するＳＩＭＤ演算をサポートする。 （もっと読む）

コンピュータシステム内で有効な命令ヒュージョンを可能にする技術を開示する。一実施形態において、プロセッサロジックは、命令キュー内の第１の命令が第２の命令とヒュージ可能である場合に、第２の命令の処理を閾時間だけ遅らせる。
（もっと読む）