【課題】連続して使用しない演算器を低消費電力モードに設定する電力制御を効率的に行えるＶＬＩＷ型プロセッサ用プログラムを容易に開発できる開発システムの実現。
【解決手段】複数の演算器36AA,36AB,36AC,36BA,36BB,36BCをそれぞれ有する複数のスロット35A,35Bを備え、演算器の少なくとも一部は低消費電力モードに設定可能であるＶＬＩＷ型プロセッサ用プログラムの開発システムであって、ＶＬＩＷ型プロセッサ用コンパイラ21と、コンパイラが出力したプログラムを実行する時に使用する演算器の使用情報を生成する演算器使用情報生成部38と、使用情報に基づいて電力制御コンパイルオプションを生成して出力する演算器使用情報出力部72と、を備え、コンパイラ21は、各スロットで使用する演算器の変更を指示する電力制御コンパイルオプションが入力されるインターフェースを備える。 （もっと読む）

【課題】用途に応じて同一マイクロプロセッサを使い分ける場合に、命令デコード、命令実行などにより規定される最大動作周波数の制約が発生する。
【解決手段】本発明は、例えば、用途に応じて、最大動作周波数を可変にするために、命令または命令セットの一部を無効化させることを特徴とする。一例として、命令を、メモリから読み出してフェッチする命令フェッチ部と、命令フェッチ部でフェッチした命令に対するデコード処理を行う命令デコード部と、デコード後の命令に対する処理を実行する命令実行部とを有して構成されるマイクロプロセッサにおいて、前記命令デコード部が、外部設定値を入力とし、外部設定値によって、一部の命令をデコード対象から除外すること、または低速化させることを特徴とする。 （もっと読む）

装置は、プロセッサを含む。プロセッサは、２つのメモリを含む。第１のメモリは、一式の命令を格納する。第２のメモリは、第１のメモリにおける一式の命令より長い別の一式の命令を格納する。第１のメモリおける一式の命令おける命令は、第２のメモリおける一式の命令おける対応する命令に対するポインタとして使用される。一実施形態において、集積回路（ＩＣ）は、プロセッサを含み、プロセッサは、第２の一式の命令をアドレス指定する第１の一式の命令を格納する第１のメモリと、第２の一式の命令を格納する第２のメモリとを含み、第２のメモリは、経時的に、命令のスケジューリングを可能にするために、サイクルオフセットを含む。
（もっと読む）

【課題】専用転送バスを設けずに、キャッシュヒットチェックの結果を容易に読み出すことを課題とする。
【解決手段】演算処理装置１０は、キャッシュの状態をチェックするキャッシュヒットチェックを実行するか否かを示すデバッグフラグビット３１ａを有する。そして、キャッシュヒットチェックを実行する旨が記憶されており、かつ、プリフェッチ命令を受信した場合に、プリフェッチ命令を拡張してキャッシュヒットチェック処理を実行する。そして、演算処理装置１０は、キャッシュヒットチェックが実行された場合に、キャッシュヒットチェックの結果をＬ１ヒット情報レジスタ３２に記憶し、ヒット情報レジスタ２３、３２に記憶されたキャッシュヒットチェックの結果を読み出すように制御する。 （もっと読む）

【課題】複数の命令語で構成される超長命令を実行する情報処理装置において、同時実行可能な命令数を低コストで増やすことができるようにすること。
【解決手段】メモリからプログラムをフェッチする命令フェッチ部１と、命令デコーダ部２と、組合せ指示フィールドと命令語グループ内の命令の並びに基づいて演算器の組合せを指示する組合せ制御部３と、命令の指示に基づいて演算器へソースオペランドを供給するレジスタファイル部４と、組合せ制御部３の指示に基づいてレジスタファイル部４からのソースオペランド若しくは命令語グループ内の演算器の演算結果を、命令語グループ内の他の演算器のソースオペランドとして供給する入力セレクタ部５及び入力セレクタ部６と、命令の指示に基づく演算を実施し、該演算結果をレジスタファイル部４と、入力セレクタ部５及び入力セレクタ部６へ供給する演算器Ａ〜Ｆと、を備えて構成されている。 （もっと読む）

シフトおよびＸＯＲ演算を実行する方法および装置が開示される。一実施形態では、装置は、第１の命令を実行する実行リソースを含む。第１の命令に呼応して、実行リソースは、少なくとも１つの値にシフトおよびＸＯＲを行う。 （もっと読む）

中央処理装置を動的に制御する方法が、開示される。この方法は、CPUがいつ定常状態に入るかを判定すること、CPUが定常状態に入ると、CPUに関する最適な周波数を計算すること、定常状態CPU利用率を保証すること、および定常状態CPU利用期限を保証することを含むことが可能である。 （もっと読む）

中央処理装置内の電力を動的に制御する方法が開示され、アイドル状態に入ること、アイドル状態の直前のビジーサイクルを点検すること、および前のビジーサイクルに基づいて、次のビジーサイクルに関するCPU周波数を算出することを含むことが可能である。
（もっと読む）

【課題】３個のソースオペランドを加算する新たな命令を設ける。
【解決手段】方法は加算命令の受信が含まれうる。加算命令は、第１のソースオペランド、第２のソースオペランド、および第３のソースオペランドを示すことができる。第１、第２、および第３のソースオペランドの和を、加算命令の結果として格納する。この和は、一部分が、加算命令が示すデスティネーションオペランドに格納され、一部分が、複数のフラグに格納されてよい。他の方法、装置、システム、および機械可読媒体上の命令も含む。 （もっと読む）

【課題】 本発明は、複数のデータ・エレメントの収集及び分散に関する。
【解決手段】 第１の態様によると、効率的なデータ転送処理は、単一の命令が複数のデータ・エレメントに対する第１の記憶域と第２の記憶域との間の転送処理を指定し、プロセッサ装置によりデコードする段階、前記プロセッサ内の演算実行部による実行のために単一の命令を発行する段階、単一の命令の実行中に例外の発生を検出する段階、及び該例外に応答して、該例外を分配する前に、未解決のトラップ又は割り込みを例外ハンドラに分配する段階、により達成されうる。 （もっと読む）