【課題】所定の命令実行により参照したデータの条件に応じて、その後の処理の切り替えを効率良く行う。
【解決手段】ＣＰＵ（１３０）は、命令セットを構成する命令を実行する。上記命令セットには、メモリ空間上のデータを読み込むロード命令が含まれ、上記ロード命令で読み込まれたデータには、データリード分岐発生ビット領域を有するフォーマットタイプのデータが含まれる。上記ＣＰＵには、データリード分岐制御レジスタ（３００，３１０）と、データリード分岐アドレスレジスタ（３２０，３３０）と、リードデータ解析部（６０）とを含む。上記データリード分岐発生ビット領域に、データリード分岐発生を示すビット値が設定され、上記データリード分岐制御レジスタに、データリード分岐発生ビットが有効であることを示す値が設定されている場合に、上記データリード分岐アドレスレジスタに記憶されたアドレス値に分岐することで処理の切り替えが行われる。 （もっと読む）

【課題】分岐命令に関する情報を利用することにより命令プリフェッチを制御する。
【解決手段】プログラムを固定長の命令ペイロードに分けて命令ヘッダを付与した命令パケットにより管理する。命令パケットには分岐予測フラグを設けて、これが「１」を示している場合にはネクストラインプリフェッチ部１５０からシステムメモリ１４０に対するネクストラインの命令プリフェッチを抑止する。分岐予測フラグは、対応する命令ペイロード内に分岐命令が存在し、かつ、その分岐先としてその命令ペイロード内または次の命令ペイロード以外に分岐する可能性が高いことを示すフィールドである。また、連続する命令パケットにおいて分岐予測フラグが「１」になることを回避するために、命令辞書テーブル１９２を用いた圧縮を行って分岐命令の配置を変更できるようになっている。 （もっと読む）

【課題】面積削減と動作周波数削減を図ることができるプロセッサ及びその制御方法を提供する。
【解決手段】プロセッサは、第１命令乃至第４命令と、第５命令乃至第８命令のうち最大で８個の命令を並列実行するプロセッサであり、第１乃至第８命令のいずれかが入力され実行する第１乃至第ｍ演算ユニット１４２〜１４８と、第１乃至第ｍ演算ユニット１４２＝１４８にそれぞれ対応して設けられ、第１乃至第ｍ命令のいずれかの命令を選択して第１乃至第ｍ演算ユニット１４２〜１４８に入力する選択器とを有する。第１乃至第４命令は、第１乃至８選択器のそれぞれに入力され、第５乃至第８命令は、それぞれ第５乃至第８以降の選択器に入力される。 （もっと読む）

【課題】元のプロセッサ及び目標プロセッサの異なるサイズのアドレス空間を正しく考慮し、できる限り、少ない命令によりベースレジスタ相対命令を変換する方法を規定し、効果的なエミュレーションを提供する。
【解決手段】元のプロセッサがアドレス指定のためにｎビットの長さを有するアドレスを使用し、目標プロセッサはｍビットの長さを有するアドレスを使用し、ｍはｎよりも大きい。目標プロセッサ上の投影されたアドレスは、ベースレジスタ相対命令の第１のオフセット（Ｄ_１）以上であり、差（ｍａｘ−ｍｉｎ）未満のオフセット（Ｄ）及びベースレジスタ（Ｒ）の内容の和を形成し、ｎビットの長さを有するアドレスで巡回アドレス空間に和を投影する。ベースレジスタ相対命令を変換するためのアドレスは、算出された投影アドレス及び命令のそれぞれの距離値（Ｄ１．Ｄ２）からオフセットＤを引いた値によって求められる。 （もっと読む）

【課題】大量のデータを高速で効率的に演算処理する処理装置を実現する。
【解決手段】主演算回路（２０）に対する演算処理命令を、マイクロ命令メモリ（２１）にマイクロプログラムの形態で格納し、このマイクロプログラムに従ってコントローラ２２の制御の下に主演算回路の動作制御を実行する。主演算回路（２０）においてはメモリセルマット（３０）が、それぞれが複数ビットのデータを格納するエントリに分割され、各エントリに対応して演算器（ＡＬＵ）が配置される。エントリとＡＬＵとの間で、ビットシリアル態様で各エントリ並列に演算処理を実行する。マイクロプログラム制御方式に従って効率的に大量のデータを処理することができる。 （もっと読む）

【課題】 マシン状態に基づいて命令の実行を管理するための方法、情報処理システム、コンピュータ・プログラム製品、及びコンピュータ・プログラムを提供する。
【解決手段】 方法、情報処理システム、及びコンピュータ・プログラム製品が、マシン状態に基づいて命令の実行を管理する。少なくとも１つの命令を受信する。少なくとも１つの命令をデコードする。デコードに応答して、現在のマシン状態を判断する。判断された現在のマシン状態に基づいて、少なくとも１つの命令を１組の操作単位に編成する。操作単位の組を実行する。 （もっと読む）

階層型の超長命令語(VLIW)パケットを処理するシステムおよび方法が開示される。特定の一実施形態では、命令を処理する方法が開示される。この方法は、命令の階層型VLIWパケットを受信するステップと、命令が単一の命令であるか、または、命令が複数のサブ命令を含むサブパケットを含むかを決定するために、パケットから命令を復号するステップとを含む。この方法は、命令がサブパケットを含むことを決定したことに応答して、サブ命令の各々を実行するステップも含む。
（もっと読む）

【課題】実行可能な命令を増やした場合でも、高速に演算が可能なプロセッサを提供する。
【解決手段】プロセッサ１は、命令に応じて行われる処理の内容に基づいて、実行可能な命令を、Ｍタイプ命令、Ｒタイプ命令、Ｊタイプ命令、Ｂタイプ命令の４つの命令タイプに分類する命令デコーダCTRLを備える。またプロセッサ１は、命令タイプに対応して設けられたパイプラインレジスタ１１〜１４を備えている。命令デコーダCTRLは、命令に含まれる識別コードに基づいて、実行対象の命令の命令タイプを解読する。また命令デコーダCTRLは、命令の命令タイプに基づいて汎用レジスタブロックREGに格納されたデータや命令内のパラメータを対応するパイプラインレジスタに格納する。 （もっと読む）

【課題】
【解決手段】独立ロード／ストア命令は、ＣＰＵによって実行された場合、２つの独立メモリ位置からのオペランドにアクセスし、２つのオペランドが、他のＣＰＵからのオペランドへの介入ストアなしに、ブロック同時インターロック・フェッチを使用してアトミックにアクセスされたように見えるか否かを示すように、条件コード・インジケータを設定する。独立ペア・ロード形式の命令では、アクセスはロードであり、独立データは汎用レジスタに格納される。 （もっと読む）