本発明は、一般的には、様々な製造プロセスを監視するのに用いられる適用可能な測定サンプリング計画に対する種々の方法及びシステムを対象としている。一例では、本方法は、複数の測定サンプリング規則を生成し、各測定サンプリング規則にサンプリング重み値を代入し、測定サンプリング規則のうちの少なくとも１つに適合する加工品を少なくとも１つ識別し、適合があった測定サンプリング規則の各々に対するサンプリング重み値を規則に適合する識別された加工品に割り当て、サンプリング重み値の累計が予め決められたトリガ値に少なくとも等しい場合に測定工程を行うことを指示するものである。別の例では、本発明は、測定サンプリング規則のうちの１つに対するサンプリング重み値の累計が予め決められたトリガ値に少なくとも等しい場合に測定工程を行うことを指示するか、または、加工品のうちの１つに対するサンプリング重み値の累計が予め決められたトリガ値に少なくとも等しい場合に測定工程を行うことを指示する。
（もっと読む）

【課題】ソース／ドレイン拡張とフロントゲート（front gate）に自己整合させたバックゲートを含む、ＦＤ型ＳＯＩ−ＣＭＯＳデバイスの製造方法に関する。
【解決手段】
ＳＯＩ−ＣＭＯＳ技術は、ポリシリコン、即ちポリＳｉバックゲートは、フロントゲート・デバイスの閾値電圧を制御するために使用され、ｎＭＯＳ及びｐＭＯＳバックゲートは、互いに独立に、及びフロントゲートと独立に、スイッチされる。
特に、バックゲートが、デバイスのフロントゲート及びソース／ドレイン拡張に自己整合されたバックゲートＦＤ型ＣＭＯＳデバイスの製造方法を提供する。バックゲートＦＤ型ＣＭＯＳデバイスは、ＳＩＭＯＸ又は結合ＳＯＩ−ウエハ、ウエハボンディングと薄膜化、ポリＳｉエッチング、ＬＰ−ＣＶＤ、機械化学研磨（ＣＭＰ）を用いて製造される。 （もっと読む）

半導体材料の間で選択された材料の薄層をドナーウェハから形成するための方法は、連続的に、以下の工程、（ａ）第１のウェハ面の下のウェハ中に実質的に薄層の厚みに対応する深さに第１の脆弱化領域を形成する工程と、（ｂ）第１の面の直近の第１の脆弱化領域の側に存在するウェハの部分である第１の薄層を第１の脆弱化領域のレベルでウェハから剥離する工程と、（ｃ）第２のウェハ面の下のウェハ中に実質的に薄層の厚みに対応する深さに第２の脆弱化領域を形成する工程と、（ｄ）第２の面の直近の第１の脆弱化領域の側に存在するウェハの部分である第２の薄層を第２の脆弱化領域のレベルでウェハから剥離する工程とを備える。これらの工程は、中間のリサイクル工程なしに順に行われて、これらのリサイクリング操作を省いている。特に、セミコンダクタ・オン・インシュレータ構造の製造に適用される。
（もっと読む）

本発明は、電子工学、光学又は光電子工学向けの埋込層を含む複数層からなる積層構造体を製造するため、ａ）埋込層の形成工程を含む積層構造体の複数の層の形成工程と、ｂ）埋込層の構成材料を実質的にエッチング可能な化学種を用いた積層構造体の化学処理工程との一連の工程を備えた積層構造体の製造法に関する。工程ａ）では、工程ｂ）の化学処理で用いられる化学種の化学的浸食に実質的に耐える材料によって該化学種による埋込層への侵入を阻止可能とする保護層をそれ自体も埋め込みにより埋込層の上に形成する保護層形成工程が行われる。電子工学、光学及び光電子工学用の積層構造体を製造するための係る方法の使用も開示する。
（もっと読む）

本発明は、半導体材料からなる部分と電気絶縁材料からなる部分とを含み、これらの材料が互いにボンディングされた絶縁体上半導体構造に関する。この半導体材料内には弾性応力が存在する。電機絶縁材料からなる部分は、ＳｉＯ_２の粘度温度Ｔ_{ＧＳｉＯ２}を超える粘度温度Ｔ_Ｇを有する。本発明は、絶縁体上半導体構造を作成する方法にも関する。
（もっと読む）

本発明は、基板上に薄い半導体材料層を含む構造を製造する方法に関し、この方法は、薄層がそこから作られるべきドナー基板の表面下に、ドナー基板の厚さ内に脆化領域を作り出すために、イオン種が注入されるステップと、注入をうけたドナー基板の表面が、支持基板に密着して配置されるステップと、ドナー基板が前記脆化領域において、ドナー基板の一部を支持基板上に転写するために且つ支持基板上に薄層を形成するために、剥離されるステップとを含む。本発明は、注入ステップが、剥離後得られる構造における低い周波の粗さを最小化するために、少なくとも２つの異なる原子のイオン種の共注入を含み、この方法が、仕上げステップも含み、この仕上げステップは、剥離後得られる構造における高い周波の粗さを最小化するために、少なくとも１つの急速熱アニール工程を含むことを特徴とする。
（もっと読む）

本発明は、半導体材料から選ばれた材料のウエハから層を分離する方法に関し、分離される層をウエハの厚さ内に画定する脆化ゾーンをウエハの厚さ内に生成する工程と、脆化ゾーンのレベルで、ウエハを熱処理に曝して層の分離を行なう工程とを備えた方法であって、脆化ゾーンの生成中に、このゾーンの局所化された開始領域が脆化ゾーンの非常に脆弱な領域に対応するように、脆化ゾーンがより大きな脆弱性を局所的に有するレベルで開始領域が形成されることを特徴とする。
（もっと読む）

欠陥を最小限としながら、ＳｉＧｅ−オン−インシュレーター構造を製造するため及びシリコン上に歪み緩和ＳｉＧｅ層を製造するための方法が提供される。アモルファスＳｉＧｅ層が、トリシラン及びＧｅＨ_４からＣＶＤによって堆積される。これらのアモルファスＳｉＧｅ層は、融解または固相エピタキシー（ＳＰＥ）プロセスによってシリコン上に再結晶される。融解プロセスは、好ましくは、全体のゲルマニウム含量を希釈するようなゲルマニウムの拡散も引き起こし、そして絶縁体の上層のシリコンを実質的に消費する。ＳＰＥプロセスは、下地のシリコン中へのゲルマニウムの拡散を用いてまたは用いずに実際され得、従って、ＳＯＩ及び従来の半導体基板に適用可能である。
（もっと読む）

加工品（１０５）のバッチの計測ルーティングを動的に調節するための方法および装置が提供される。方法は、処理ツール（６１０）を使用して加工品（１０５）のバッチにプロセスステップを実行するステップと、処理ツール（６１０）にツール状態の分析を実行するステップと、ツール状態の分析に基づいて動的計測ルーティング調節プロセスを実行するステップとを含む。動的計測ルーティング調節プロセスは、ツール状態の分析と加工品（１０５）のバッチとを相関させるステップと、この相関に基づいて計測ルーティングを調節するステップとを更に含む。
（もっと読む）

ウェーハスケール処理、例えば、ダイヤモンドプレートの上に電子又は他の装置構造体を製造する時のウェーハスケール処理をするのに適したダイヤモンドプレートのタイル張り状配列体である。ダイヤモンドプレートを、支持層、好ましくは多結晶質ダイヤモンド支持層に固定し、それぞれの固定されたダイヤモンドプレートの主要表面の少なくとも一つが、更に処理するために露出された製造表面を定めるように、実質的に平面状の配列として固定する。支持層は裏打層でもよく、その場合、ダイヤモンド基体の主要面のただ一つだけが更に処理するため露出されており、或いは支持層は、両方の主要表面が更に処理するため露出されるように、それぞれのダイヤモンド基体の間に伸びていてもよい。 （もっと読む）