【課題】ＩＧＢＴ等においては、ドリフト領域やフィールドストップ領域における少数キャリアのライフタイムを制御して、スイッチング特性を改善するため、ウエハへの電子線照射が行われている。この電子線照射によって、デバイスの閾値電圧がシフトするため、電子線照射後に水素アニールを施すことにより、閾値電圧の回復を図っている。しかし、ボンディングダメージ等を低減するため、デバイス表面のモリブデン系バリアメタルをＴｉＷ系バリアメタルに変更すると、水素アニールによる閾値電圧の回復率が低下する問題が発生した。
【解決手段】本願発明はシリコン系半導体ウエハのデバイス主面側にパワー系絶縁ゲート型トランジスタの主要部を形成する半導体装置の製造方法において、デバイス主面上にＴｉＷ系のバリアメタルをスパッタリングにより形成するに際して、ＴｉＷターゲットのチタン濃度を、８重量％以下で、且つ、２重量％以上とするものである。 （もっと読む）

【課題】従来のＣＭＰを伴うダマシン法を用いた配線や電極の形成は、製造工程が煩雑であり高コスト化している。表示装置等の大型基板に配線形成を行うには平坦性等の高精度が要求されて好適せず、また研磨による配線材料の除去・廃棄量が多いという課題がある。
【解決手段】配線の形成方法及び配線を有する表示装置の形成方法は、基板上若しくは回路素子上に設けられた第１の金属拡散防止膜上に、金属シード層をＣＶＤ法により形成し、フォトレジストマスクを用いて選択的に無電解メッキ法、又は電解メッキ法により、金属配線層を形成し、金属シード層及び第１の金属拡散防止膜の不要領域除去と、金属シード層及び金属配線層及び第１の金属拡散防止膜の側面を含む表面を覆うように無電解メッキ法による第２の金属拡散防止膜の選択的な形成とにより配線及び電極を形成する。 （もっと読む）

【課題】ダイオードと電極材料とのコンタクト抵抗を低減した半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、シリコンを含むダイオードと、前記ダイオードに対して積層された金属層及び可変抵抗膜と、前記ダイオードと前記金属層との間に設けられた、チタンとシリコンと窒素とを含む層と、を備えた。前記チタンと前記シリコンと前記窒素とを含む前記層は、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む。 （もっと読む）

【課題】酸化物反応層の寄生抵抗の低減を図り、動作特性の向上を図った電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造を提供する。
【解決手段】ＴＦＴ素子１は、ａ−Ｓｉ膜５上に形成されたＰドープｎ^＋ａ−Ｓｉ膜６と、Ｐドープｎ^＋ａ−Ｓｉ膜６上に形成された１ｎｍ以下のＳｉ酸化膜７を有している。電極配線膜となるＣｕ合金膜８が、Ｓｉ酸化膜７上にスパッタリングにより形成されている。Ｃｕ合金膜８は、０．３〜２．０原子％のＳｎ、Ｉｎ、Ｇａの金属のうち１種以上を含有する。 （もっと読む）

【課題】 従来の方法と比較して、短時間で凹部の全体に導電材を埋め込むことができる技術を提供する。
【解決手段】 本願に係る導電材の埋め込み方法は、半導体装置の製造過程において表面に形成される凹部２２に導電材を埋め込む方法に関する。この方法は、凹部２２の少なくとも底面に露出する下地層１０の表面に不純物２４ａを定着させる不純物定着工程と、不純物２４ａが定着した下地層１０を利用して導電材をＶＬＳ成長させて、凹部の全体に導電材を埋め込むＶＬＳ成長工程とを有する。この方法では、ＶＬＳ成長によって凹部２２に導電材を埋め込むため、短時間で導電材を埋め込むことができる。 （もっと読む）

【課題】デジタル階調と時間階調とを組み合わせた駆動方法において、アドレス期間よりも短いサステイン期間を有する場合にも正常に画像（映像）の表示が可能であり、ＥＬ駆動用トランジスタが、劣化によりノーマリーオンとなった場合にも、信号線の電位を変えて動作を補償することの出来る画素を提供することを課題とする。
【解決手段】消去用ＴＦＴ１０５のソース領域とドレイン領域とは、一方は電流供給線１０８に接続され、残る一方はゲート信号線１０６に接続されている。この構造により、ＥＬ駆動用ＴＦＴ１０２のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線１０６の電位を変えることで、ＥＬ駆動用ＴＦＴ１０２が確実に非導通状態となるように、ＥＬ駆動用ＴＦＴ１０２のゲート・ソース間電圧を変えることを可能とする。 （もっと読む）

【課題】低温での成膜において基板の侵食を抑制する半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】ウエハ１４を処理室９２に搬入する第１の工程と、第１の原料としての固体金属６６を収容する生成室６２に、第２の原料としての塩素含有物と第３の原料としての励起ガスを供給し、プラズマ励起して金属塩化物を生成する第２の工程と、前記第２の工程により生成した金属塩化物を前記処理室９２に供給する第３の工程と、第４の原料としての還元性ガスを前記処理室９２に供給する第４の工程と、ウエハ１４を前記処理室９２から搬出する第５の工程と、を有する。 （もっと読む）

【課題】低抵抗特性を有するセルストリングの製造方法及びこれを含む不揮発性メモリ装置の製造方法を提供する。
【解決手段】本発明の不揮発性メモリ装置の製造方法は、半導体基板上に多数の層間絶縁膜、犠牲膜、及び半導体パターンを形成し、多数の層間絶縁膜及び犠牲膜は半導体基板と平行な第１方向に形成し、多数の半導体パターンは半導体基板に垂直である第２方向に形成し、多数の層間絶縁膜及び犠牲膜をパターニングして多数の開口部を形成し、多数の開口部を金属で満たし、多数の開口部に金属が満たされた半導体基板をアニーリングする。 （もっと読む）

【課題】スパッタリングターゲットの効率を向上させる。
【解決手段】一面が基板に対向するスパッタリングターゲットと、前記スパッタリングターゲットの他面に対向するように配置された磁石部材と、前記スパッタリングターゲットの中心部に対応する部分が前記スパッタリングターゲットの前記他面に平行な第１方向に沿って形成された直線部を備え、前記スパッタリングターゲットのエッジ部に対応する部分が前記スパッタリングターゲットに対して、前記第１方向と垂直な第２方向に遠くなるように形成された傾斜部を備えるガイドレールと、前記ガイドレールに対向し、前記第１方向に沿って形成されたスクリューラインと、前記磁石部材と弾性部材により連結されて、前記スクリューラインに沿って前記磁石部材を前記第１方向に運動させる連結ブロックと、を備える、スパッタリング装置。 （もっと読む）

【課題】シリコンデバイスの飽和移動度特性を向上する。
【解決手段】シリコン半導体膜上に、Ｐドープｎ^＋型アモルファスシリコン膜と、該Ｐドープｎ^＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ^＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜である。 （もっと読む）