【課題】半導体装置の製造方法において、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整する。
【解決手段】半導体基板１０上にザッピング素子１のヒューズ層１２を形成し、ヒューズ層１２を覆う第１の絶縁膜１３を形成する。第１の絶縁膜１３上にはヒューズ層１２を覆うエッチングストッパー膜１４を形成し、エッチングストッパー膜１４を覆う第２の絶縁膜１６を形成する。他の工程を経た後、第１のエッチング工程として、ヒューズ層１２上で、第２の絶縁膜１６をエッチングストッパー膜１４に対して選択的にエッチングすることにより、エッチングストッパー膜１４の表面を露出させる。次に、第２のエッチング工程として、ヒューズ層１２上で、エッチングストッパー膜１４を第１の絶縁膜１３に対して選択的にエッチングすることにより、第１の絶縁膜１３の表面を露出させる。 （もっと読む）

【課題】薄膜抵抗と配線部との接触抵抗が高抵抗化することを抑制できる薄膜抵抗を備えた半導体装置の製造方法を提供する。
【解決手段】スパッタ装置内において事前にチタンの表面を窒化させておくことで窒化チタンを形成しておき、その後、窒素の導入を停止した状態で窒化チタンをターゲットとしたスパッタにより、窒化チタン膜によって構成される第１金属層５を形成する。これにより、薄膜抵抗Ｒと接触する第１金属層５を形成する際に、スパッタ装置内に窒化ラジカルが基本的には存在していない条件で第１金属層５の成膜を行うことができるため、薄膜抵抗Ｒの露出部分に窒化物が形成されないようにできる。したがって、薄膜抵抗Ｒと配線部の一部を構成する第１金属層５との接触抵抗が高抵抗化することを抑制することが可能となる。 （もっと読む）

【課題】カーボン膜の抵抗率を低減することができる電子デバイスの製造方法を提供する。
【解決手段】基板１１が載置されたチャンバ４内に炭素を含有する原料ガスを供給する。基板１１の周囲からチャンバ４内のアノード１に向けて電子を放出させてチャンバ４内にプラズマ１４を発生させ、基板１１上にグラファイト、グラフェン等のカーボン膜を形成する。 （もっと読む）

【課題】従来技術ではデュアルダマシン構造Ｖｉａ工程のＬｏｗ−Ｋ膜エッチング後の孔底部のエッチングにおいて、ストッパ膜のエッチングが進行しない課題があった。
【解決手段】本発明はプラズマエッチングするデュアルダマシンプロセスにおいて、デュアルダマシンプロセスのＶｉａ加工方法は、Ｖｉａパターニングされた上層レジスト膜をマスクとして反射防止膜をエッチングする第１ステップと、上層レジスト膜及び反射防止膜をマスクとして下層レジスト膜をエッチングする第２ステップと、下層レジスト膜をマスクとして前記Ｌｏｗ−Ｋ膜をエッチングする第３ステップと、ストッパ膜のエッチング前にプラズマ処理を行う第４ステップと、ストッパ膜をエッチングする第５ステップとを有することである。 （もっと読む）

【課題】表側と裏側とを有する基板を含むマイクロエレクトロニクス・デバイスに基板を貫通する相互接続部を形成する方法を提供する。
【解決手段】基板の表側に回路素子（１３４）を形成するステップと、回路素子（１３４）に達するトレンチ（１３８）を基板の裏側に形成するステップと、ポリマー絶縁材料からなる層（１４０）をトレンチ（１３８）内に形成するステップと、ポリマー絶縁材料からなる層（１４０）を基板の表側から露出させるために、回路素子（１３４）に開口（１５０）を形成するステップと、ポリマー絶縁材料からなる層（１４０）のうち開口（１５０）によって露出された部分を基板の表側から除去するステップと、回路素子（１３４）と電気的に通じている導電相互接続層（１４２）をトレンチ（１３８）内に形成するステップと、を有する。 （もっと読む）

【課題】半導体装置の性能と信頼性を向上させる。
【解決手段】半導体チップＣＰ１には、スイッチ用のパワーＭＯＳＦＥＴＱ１，Ｑ２と、パワーＭＯＳＦＥＴＱ１の発熱を検知するためのダイオードＤＤ１と、パワーＭＯＳＦＥＴＱ２の発熱を検知するためのダイオードＤＤ２と、複数のパッド電極ＰＤとが形成されている。パワーＭＯＳＦＥＴＱ１およびダイオードＤＤ１は、辺ＳＤ１側の第１ＭＯＳＦＥＴ領域ＲＧ１に配置され、パワーＭＯＳＦＥＴＱ２およびダイオードＤＤ２は、辺ＳＤ２側の第２ＭＯＳＦＥＴ領域ＲＧ２に配置されている。ダイオードＤＤ１は辺ＳＤ１に沿って配置され、ダイオードＤＤ２は辺ＳＤ２に沿って配置され、ダイオードＤＤ１，ＤＤ２間にソース用のパッド電極ＰＤＳ１，ＰＤＳ２以外の全てのパッド電極ＰＤを辺ＳＤ３に沿って配置している。 （もっと読む）

【課題】シリコン基板上にＩＩＩ−Ｖ族半導体で形成されたＨＥＭＴとシリコン面に形成されたショツトキーダイオードのモノリシック集積デバイスを開示する。
【解決手段】少なくとも１つのビアは、ＩＩＩ−Ｖ族半導体を通じて延在して、ＩＩＩ−Ｖ族トランジスタの少なくとも１つの端子をシリコン基板に形成されたシリコンデバイスに結合させる。シリコンデバイスはショットキーダイオードと、ＩＩＩ−Ｖ族トランジスタはＧａＮＨＥＭＴとすることができる。ショットキーダイオードのアノードは、一実施形態においては、シリコン基板202に形成され、他の実施形態においては、シリコン基板上の低濃度にドープされたエピタキシャルシリコン層204に形成される。ＨＥＭＴはＧＡＮで構成されたチヤネル層２１２、ＡｌＧａＮで構成された電子供給層２１４より構成される。 （もっと読む）

【課題】絶縁基板２に形成した貫通電極６の導電率及び熱伝導率を向上させる。
【解決手段】電子デバイス１は、表面に窪み４を有し、この窪み４の底面から裏面に貫通する貫通孔３が形成された絶縁基板２と、貫通孔３に充填され、ナノ金属粒子と１０μｍ以下の平均粒径導電性フィラーを混合した金属ペーストの熱処理により形成された貫通電極６と、窪み４に収納され、貫通電極６に電気的に接続される電子部品７と、この電子部品７を封止する封止部９とを備えており、貫通電極６の導電率及び熱伝導率を向上させた。 （もっと読む）

【課題】配線の表皮効果の抑制と低抵抗化を図る。
【解決手段】第１配線部４１と、その第１配線部４１の周りを被覆する、高融点金属窒化物を含む第２配線部４２とを含む配線４０ａを形成する。このような配線４０ａにおける第２配線部４２は、第１配線部４１側から外周に向かって窒素含有率が高くなる部分を有するように形成する。これにより、配線４０ａにおける表皮効果が抑制されると共に、配線４０ａの低抵抗化が図られるようになる。 （もっと読む）