マスク層の下にアンダーカット形状を形成するエッチングプロセスによって基板にビアが形成される。ビアはコンフォーマルな絶縁層で覆われ、この構造にエッチングプロセスを実施して水平面から絶縁層を取り除くと共にビアの垂直な側壁の絶縁層を残す。ビアの上部領域はエッチバックプロセスの際、アンダーカットハードマスクによって保護される。
（もっと読む）

【課題】エッジ配線を用いた３次元半導体集積回路の製造方法を提供する。
【解決手段】３次元半導体集積回路の製造方法は、第１の半導体チップ１０の少なくとも一つのエッジを含む表面にインクジェット機構３０を用いて第１の配線１４を形成する工程と、第２の半導体チップ２０の少なくとも一つのエッジを含む表面にインクジェット機構３０を用いて第２の配線２４を形成する工程と、第１及び第２の配線１４，２４の位置に基づき第１の半導体チップ１０と第２の半導体チップ２０とを積層することにより、第１の配線１４と第２の配線２４とを導通させる工程と、を含む。 （もっと読む）

【課題】接合熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイス及びその製造方法を提供すること。
【解決手段】複数枚の基板ＷＦ１〜ＷＦｒのそれぞれは、縦導体３１と、接続導体４とを有している。複数枚の基板ＷＦ１〜ＷＦｒのうち、隣接する基板ＷＦ１、ＷＦ２は、一方の基板ＷＦ２の接続導体（縦導体）３１が、他方の基板ＷＦ１の接続導体４と、接合膜５によって接合されている。接合膜５は、第１金属または合金成分と、それよりも融点の高い第２金属または合金成分とを含み、凝固後の溶融温度が第１金属または合金成分の融点よりも高くなっている。 （もっと読む）

【課題】スループットが向上し、且つ少ない液滴量でも第１の電極と第２の電極とを導通性を確保する。
【解決手段】基体１０の表面１０ａに形成された微細穴２の底部２ａとなる下面電極３と、基体１０の表面１０ａであって微細穴２の内壁部２ｂの上端近傍に配置された上面電極５とを導通させる導電層１２を形成する。この導電層１２の形成において、まず、金属ナノ粒子１１を分散させるためのクリアインク８を微細穴２に充填する。次に、微細穴２に金属ナノ粒子１１を含有する液滴を供給し、金属ナノ粒子１１を微細穴２内のクリアインク８で分散させる。次に、微細穴２内のクリアインク８を揮発させることで、微細穴２の底部２ａ及び内壁部２ｂに析出した金属ナノ粒子膜１１Ａを有する導電層１２を形成する。 （もっと読む）

【課題】コストの上昇を招くことなく、より安定した状態でＩｎＰの層がドライエッチング法によりエッチングできるようにする。
【解決手段】塩素ガスを用いたドライエッチング法によりマスクパターン１０６をマスクとして基板１０１を選択的にエッチングすることで、基板１０１にビアホール（開口パターン）１０７を形成する。例えば、温度条件を２００℃程度とし、塩素ガスを用いた反応性イオンエッチング法によりエッチングすればよい。 （もっと読む）

【課題】ＩＬＤ材料に対する腐食抑制機能に優れ、かつ、レジスト膜及び下層反射防止膜の除去性能にも優れたリソグラフィー用洗浄液、及びこのリソグラフィー用洗浄液を用いた配線形成方法を提供する。
【解決手段】本発明に係るリソグラフィー用洗浄液は、４級アンモニウム水酸化物と、水溶性有機溶剤と、水と、無機塩基とを含有する。水溶性有機溶剤は、双極子モーメントが３．０Ｄ以上である高極性溶剤と、グリコールエーテル系溶剤と、多価アルコールとを含み、上記高極性溶剤とグリコールエーテル系溶剤との合計含有量が、全量に対して３０質量％以上である。 （もっと読む）

【課題】リソグラフィを用いて形成される半導体装置を高性能化させる。
【解決手段】互いに同じ材質からなる第１導体パターンＰＥ１および第１ダミー導体パターンＤＭ１を含む第１の層Ｌ１と、第２導体パターンＰＥ２を含む第２の層Ｌ２とがシリコン基板ＳＵＢ１上に積層されている。第２導体パターンＰＥ２は、第１導体パターンＰＥ１または第１の層Ｌ１より下層の導電部と、コンタクトプラグＣＰ１によって電気的に接続されている。第１ダミー導体パターンＤＭ１のうち、コンタクトプラグＣＰ１と重なる部分には、それよりも断面積の大きい孔部ＨＬ１が形成されている。そして、コンタクトプラグＣＰ１は孔部ＨＬ１内を通って配置されることで、第１ダミー導体パターンＤＭ１と接触しないようにして形成されている。 （もっと読む）

【課題】配線の導通信頼性を損なうことなく、エアギャップを形成でき、配線間容量Ｃが低減した配線膜構造を有する半導体装置を提供することである。
【解決手段】 半導体装置の製造方法において、第１絶縁膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜に配線膜を形成する配線膜形成工程と、前記配線膜が形成されてない箇所の前記第１絶縁膜にドライエッチングで溝を形成するドライエッチング工程と、前記ドライエッチング工程の後、前記溝が埋め尽くされることが無いよう、前記配線膜および前記溝上に第２絶縁膜を形成する第２絶縁膜形成工程とを具備する。 （もっと読む）

シールド構造体は、集積回路上の第１金属化層に形成された櫛状構造体が複数の歯を備え櫛状構造体の歯は他方の櫛状構造体に向かって延びる第１、第２櫛状構造体と、第１櫛状構造体から上方に延びる複数の第１導電性ビアと、第２櫛状構造体から上方に延びる複数の第２導電性ビアと、第１金属化層の上方の第２金属化層に配置された第１、第２平面構造体と、第１平面構造体から複数の第１導電性ビアに向かって下方に延びる複数の第３導電性ビアと、第２平面構造体から複数の第２導電性ビアに向かって下方に延びる複数の第４導電性ビアとを備え、第１、第２櫛状構造体、第１、第２平面構造体及び第１〜第４導電性ビアは全て同電位であり接地されることが好ましい。ある実施形態では１つ以上の信号線が第１、第２平面構造体間の第２金属化層に配置され、他の実施形態では１つ以上の信号線が第１、第２平面構造体間の第３金属化層に配置される。 （もっと読む）

【課題】本発明は小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成することを課題とする。
【解決手段】デバイス形成層１８と電極パッド２０を有する半導体素子１４の電極パッド２０と半導体素子１４の他面側に形成された再配線パターン５２とを接続する貫通電極５６を有する半導体装置５０であって、半導体素子１４の上面側にデバイス形成層１８及び電極パッド２０を形成し、電極パッド２０及びデバイス形成層１８の表面に第１レジスト層６２を形成し、電極パッド２０にエッチングにより開口６４を形成し、開口６４に連通する位置に貫通孔５４をエッチングにより半導体素子１４に形成する。第１レジスト層６２によりデバイス形成層１８を保護すると共に、貫通電極５６を設けてフリップチップ接続を可能にして小型化を図る。 （もっと読む）