【課題】ＶＩＡホールを高密度に形成したとしても半導体素子が割れやすくなるのを防止し、素子の形成歩留りを向上させることができる半導体装置を提供する。
【解決手段】半導体装置は、基板１１０と、基板の第１表面に配置され、それぞれ複数のフィンガーを有するゲート電極１２４、ソース電極１２０およびドレイン電極１２２と、ソース電極１２０の下部に配置されたＶＩＡホールＳＣと、基板の第１表面とは反対側の第２表面に配置され、ＶＩＡホールを介してソース電極に接続された接地電極とを備え、ＶＩＡホールＳＣは、基板１１０を形成する化合物半導体結晶のへき開方向とは異なる方向に沿って配置される。 （もっと読む）

【課題】所望の位置にグラフェン膜を有するグラフェン構造及びこれを用いた半導体装置を提供する。
【解決手段】所定の基材３上において、炭素含有層４と、少なくともケイ素を含む炭素化合物層５とを順次に積層し、その上に絶縁膜層６を形成した後、絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施し、絶縁膜の除去部にのみグラフェン膜７を形成したグラフェン構造１を形成し、これを用いて表面にショットキー電極８、およびオーミック電極９，１０を形成させて半導体装置２を作製する。 （もっと読む）

【課題】１本の棒状素子が破壊しても、他の棒状素子が正常に動作し、正常動作を続けるトランジスタ装置を提供する。
【解決手段】トランジスタ装置は、基板５と、この基板５上に配置された２本の棒状素子１とを有する。このため、一方の棒状素子１が破壊しても、他方の棒状素子１が正常に動作し、トランジスタ装置は、正常動作を続ける。 （もっと読む）

【課題】 電気的特性を向上させた高周波回路装置を提供する。
【解決手段】 高周波回路装置は、一端同士１３３１，１３４１が互いに離間して対向した２つの伝送線路１３３，１３４と、２つの伝送線路の一方の一端に実装され、該実装面となる下面電極３０と、該実装時に下面電極の上方に位置する上面電極３２を備えるキャパシタＣと、２つの伝送線路の対向する一端同士の間の領域に配置され、一端同士を電気的に接続する抵抗素子Ｒと、キャパシタの上面電極と２つの伝送線路の他方との間を電気的に接続する接続導体１３５とを備える。 （もっと読む）

【課題】窒化ガリウム（ＧａＮ）系のＨＥＭＴを保護するダイオード構造を備えた半導体装置とその製造方法を提供する。
【解決手段】基板１０のうちＧａＮ層１３に２次元電子ガスが生成される領域が活性層領域４０とされ、基板１０のうち活性層領域４０を除いた領域にイオン注入が施されていることにより活性層領域４０とは電気的に分離された領域が素子分離領域５０とされている。そして、ダイオード６０は素子分離領域５０の層間絶縁膜２０の上に配置されている。このように、基板１０のうちＨＥＭＴが動作する活性層領域４０とは異なる素子分離領域５０を設けているので、１つの基板１０にＧａＮ−ＨＥＭＴとダイオード６０の両方を備えた構造とすることができる。 （もっと読む）

【課題】電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を提供する。
【解決手段】ＧａＮ系の半導体層ＧＬ１０と、ＧａＮ系の半導体層上に備えられた電極構造体５００Ａ，５００Ｂと、を備え、電極構造体５００Ａ，５００Ｂは、導電物質を含む電極要素５０Ａ、５０Ｂと、電極要素５０Ａ，５０ＢとＧａＮ系の半導体層２００との間に備えられた拡散層５Ａ、５Ｂと、を備え、拡散層５Ａ，５Ｂは、ｎ型ドーパントを含み、ｎ型ドーパントは、４族元素を含み、拡散層と接触したＧａＮ系の半導体層２００の領域は、ｎ型ドーパント（例えば、４族元素）でドーピングされる窒化ガリウム系の半導体素子である。 （もっと読む）

【課題】エピ抵抗や抵抗チップを用いることなく、奇モードのループ発振を抑えること。
【解決手段】本発明は、金属層６０を形成する工程と、複数のＦＥＴそれぞれのゲートフィンガー１４を共通に接続するゲートバスライン２６のパターンのうち一部分を除いたパターンを有するめっき層６４と、一部分の領域を被覆する第２マスク層６６と、をマスクにして金属層６０をパターニングすることで、ゲートバスライン２６を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】ＡｌＮからなる半導体表面上に設けられると共に向上されたトランジスタ特性を有するIII族窒化物半導体電子デバイスを提供する。
【解決手段】５×１０^７ｃｍ^−２以下の転位密度を有しＡｌＮからなる半導体表面２１ａ上に、第１のエピタキシャル半導体層１３はコヒーレントに設けられる。第２のエピタキシャル半導体層１５は、第１のエピタキシャル半導体層１３にヘテロ接合２３ａを成すように第１のエピタキシャル半導体層１３上に設けられる。第１のエピタキシャル半導体層１３がこの半導体表面２１ａへのコヒーレントな成長により、第１のエピタキシャル半導体層１３は、半導体表面２１ａの格子定数に合わせて歪んであり、緩和していない。ＡｌＮに対してコヒーレントに設けられた第１のエピタキシャル半導体層１３により、III族窒化物半導体電子デバイス１１のトランジスタ特性が向上可能である。 （もっと読む）

【課題】本発明は、基板に元々付着していた不純物及び成長炉内の不純物を低減することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板を成長炉内に搬入する搬入工程と、該基板の上と該成長炉の内壁に、該基板表面と該成長炉内の不純物を吸収する不純物吸収層を形成する吸収層形成工程と、該不純物吸収層と、該基板の一部とをエッチングすることで該基板を薄化基板にするエッチング工程と、該薄化基板の上にバッファ層を形成するバッファ層形成工程と、該バッファ層の上に半導体層を形成する半導体層形成工程と、を備えたことを特徴とする。 （もっと読む）

【課題】窒化物半導体を用いたＦＥＴを樹脂封止パッケージに搭載した半導体装置の耐湿性を向上させること。
【解決手段】本発明は、窒化物半導体を用いたＦＥＴが形成されたチップ３０と、前記チップがＡｇペースト２２を用い搭載されたベース１２と、前記チップ３０を封止するガラス転移温度が１９０℃以上の樹脂２０と、を具備する半導体装置である。 （もっと読む）