【課題】高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制する。
【解決手段】半導体装置１は、高周波配線、およびダミー導体パターン２０（第２のダミー導体パターン）を備えている。ダミー導体パターン２０は、高周波配線と相異なる層中に形成されている。ダミー導体パターン２０は、平面視で、高周波配線と重なる領域を避けるように配置されている。これにより、高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制できる。 （もっと読む）

【課題】容量素子が占有する回路面積の増大を抑制する。
【解決手段】不揮発性半導体記憶装置は、メモリセル領域、第１電極、及び第２電極を有する。メモリセル領域は、基板上に形成され、複数のメモリセルが積層される。第１電極は、基板上に複数の導電層が積層されて、容量素子の一方の電極として機能する。第２電極は、基板上に複数の導電層が積層されて、第１電極と基板に水平な方向において分離され、容量素子の他方の電極として機能する。 （もっと読む）

【課題】本発明は、磁気抵抗材料と集積回路とを巧みに統合することのできる、磁気抵抗素子構造の製造方法を提供する。
【解決手段】基板を提供する工程と、上記基板の上に金属ダマシン構造を形成する工程と、該金属ダマシン構造に電気的に接続するように該金属ダマシン構造の上にパターン化磁気抵抗ユニットを形成する工程とを含む、磁気抵抗素子構造の製造方法である。 （もっと読む）

【課題】機能性デバイスの高性能化、又はそのような機能性デバイスの製造プロセスの簡素化と省エネルギー化を提供する。
【解決手段】機能性デバイスの製造方法は、型押し工程と、機能性固体材料層形成工程を含む。型押し工程では、機能性固体材料前駆体溶液を出発材とする機能性固体材料前駆体層に対して型押し構造を形成する型を押圧している間の少なくとも一部の時間においてその機能性固体材料前駆体層に対して熱を供給する熱源の第１温度がその機能性固体材料前駆体層の第２温度よりも高くなるように、その機能性固体材料前駆体層に対して型押し加工を施す。また、機能性固体材料層形成工程では、型押し工程の後、酸素含有雰囲気中において、機能性固体材料前駆体層を前述の第１温度よりも高い第３温度で熱処理することにより、機能性固体材料前駆体層から機能性固体材料層を形成する。 （もっと読む）

【課題】突入電流を抑制できるとともに、チップ面積の増大を抑制することのできる半導体集積回路装置を提供する。
【解決手段】本実施形態の半導体集積回路装置は、ソースが入力電源線に接続され、ドレインが出力電源線に接続され、ゲートが第１制御線に接続された少なくとも１つの第１トランジスタと、ソースが前記入力電源線に接続され、ドレインが前記出力電源線に接続され、ゲートが第２制御線に接続された少なくとも１つの第２トランジスタと、前記第１制御線を駆動する第１バッファと、前記第１制御線を介して入力される制御信号を受け、前記第２制御線を駆動する第２バッファと、前記第１制御線を複数個に分割しかつこれらの分割された第１制御線間を接続するように設けられた複数のトランスファゲートと、を備えている。 （もっと読む）

【課題】省面積及び省電力のための半導体集積回路の設計方法を提供する。
【解決手段】主回路２１７と適応電圧用調整回路を含む半導体集積回路であって、適応電圧調整用回路は、クロック信号を受け取るように構成された整合回路２１１と、整合回路２１１の出力を受け取り、また、クロック信号を受け取るように構成された位相検出器２１３と、電源電圧を増加又は減少させるように構成された電圧レギュレータ２１５とを含み、主回路２１７は電圧レギュレータ２１５から電源電圧を受け取るように構成され、整合回路２１１は電源電圧を受け取って、電源電圧における増加又は減少に基づいて、信号伝搬における遅延を調整するように構成される。 （もっと読む）

【課題】従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能な機能性デバイスの製造方法を提供する。
【解決手段】熱処理することにより金属酸化物又は金属となる液体材料を準備する第１工程と、基材上に液体材料を塗布することにより金属酸化物又は金属の前駆体組成物からなる前駆体組成物層を形成する第２工程と、前駆体組成物層に対して凹凸型を用いて型押し加工を施すことにより前駆体組成物層に残膜を含む型押し構造を形成する第３工程と、型押し構造が形成された前駆体組成物層に対して大気圧プラズマ又は減圧プラズマによるアッシング処理を施すことにより残膜を処理する第４工程と、前駆体組成物層を熱処理することにより、前駆体組成物層から金属酸化物又は金属からなる型押し構造体を形成する第５工程とをこの順序で含む型押し構造体の製造方法。 （もっと読む）

【課題】回路構成の簡素化を図るとともに、遅延回路の遅延時間のばらつき等に起因して生じる問題点を解消し、コンパレータの動作を保証する２逓倍器を備えた半導体装置を提供する。
【解決手段】入力クロック信号ＣＬＫを可変遅延器１６で遅延させた遅延クロック信号ＣＬＫＤと、前記入力クロック信号の位相を位相比較器１８で比較することで前記入力クロック信号ＣＬＫの周波数を２逓倍した２逓倍クロック信号ＣＬＫＸ２を生成する２逓倍器２０と、前記２逓倍器２０からの２逓倍クロック信号ＣＬＫＸ２が第１の論理レベルのとき入力信号の大小の比較動作を行い、前記２逓倍クロック信号ＣＬＫＸ２が第２の論理レベルのとき、比較動作を停止するコンパレータ１０と、前記コンパレータ１０の出力をモニタし、前記コンパレータ１０が比較結果を出力したことを検出した時点でトリガ信号ＤＬＣＬＫを生成する第１の回路１２、１４を備える。 （もっと読む）

【課題】電源電位が接地電位に対して変動するハイサイド回路又はローサイド回路において、電源電位の変動の影響を回避し、安定した基準電圧を出力することができる基準電圧回路及び半導体基板を提供する。
【解決手段】本発明は、Ｐ型半導体基板２０上のＮウェル層２１内に形成したハイサイド回路中において、Ｎウェル層２１をコレクタとし、Ｎウェル層２１内に形成したＰ領域２３をベースとし、ベースの上層に形成したＮ領域２４をエミッタとし、ハイサイド回路素子２２を構成する基板を、コレクタとしてのＮウェル層２１とで共通化した。 （もっと読む）

【課題】集積電子構成要素を含む半導体発光装置を提供する。
【解決手段】シリコンダイオード、抵抗体１６２、コンデンサ１６４、及び誘導子のような１つ又はそれよりも多くの回路要素が、半導体発光装置の半導体構造１１０と装置を外部構造に接続するのに使用される接続層との間に配置される。半導体構造に対するｎ接点１１４は、複数のバイアにわたって分散され、これは、１つ又はそれよりも多くの誘電体層によってｐ接点１１２から隔離されている。回路要素は、接点−誘電体層−接続層のスタックに形成される。 （もっと読む）