説明

半導体装置

【課題】高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制する。
【解決手段】半導体装置1は、高周波配線、およびダミー導体パターン20(第2のダミー導体パターン)を備えている。ダミー導体パターン20は、高周波配線と相異なる層中に形成されている。ダミー導体パターン20は、平面視で、高周波配線と重なる領域を避けるように配置されている。これにより、高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制できる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
図7および図8は、従来の半導体装置を示す平面図である。半導体装置100においては、高周波配線101の近傍に、ダミー導体パターン102,103が配置されている。
図7は高周波配線101が形成された層を示し、図8は他の層を示している。図8においては、平面視で高周波配線101に重なる領域を点線で示している。
【0003】
これらの図からわかるように、ダミー導体パターン102は高周波配線101と同一の層中に形成され、ダミー導体パターン103は高周波配線101と相異なる層中に形成されている。ダミー導体パターンは、配線層のパターンに粗密がある場合に、CMP工程においてパターン密度の低い領域にエロージョンと呼ばれる窪みが生じやすくなることを抑制する目的で設けられている。つまり、ダミー導体パターン102を設けることにより、半導体装置100の製造時に高周波配線101を含む層の加工がし易くなる。ダミー導体パターン103も、同様の目的で設けられている。また、高周波配線101は、インダクタとして機能するコイル状の部分と、その引出し配線からなっている。
【0004】
なお、本発明に関連する先行技術文献としては、特許文献1および非特許文献1が挙げられる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2005−285970号公報
【非特許文献】
【0006】
【非特許文献1】Ali Hajimiri et al., "Design Issues in CMOS Differential LC Oscillators", IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 34, No. 5, May 1999, pp. 717-724
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、半導体装置100において高周波配線101に高周波電流が流れる場合、以下の問題が生じる。すなわち、図9に示すように、高周波配線101の磁界により、その近傍に位置するダミー導体パターン102に渦電流が発生する。同図は、図7中の点線で囲まれた部分を拡大して示した平面図である。図中の矢印A1は高周波配線101を流れる電流の向きを表し、矢印A2はダミー導体パターン102を流れる渦電流の向きを表している。
【0008】
このように渦電流が発生すると、レンツの法則に従い、上記磁界を打ち消す方向の磁界が発生する。それにより高周波配線101の回路定数が変動するため、結果として、当該高周波配線101の伝送特性が変化してしまう。
【0009】
高周波配線101の磁界の影響による渦電流は、当該高周波配線101と同層に設けられたダミー導体パターン102のみならず、異層に設けられたダミー導体パターン103でも発生する。そして、異層において高周波配線101の磁界の影響を最も強く受けるのは、高周波配線101に最も近いダミー導体パターン103、すなわち高周波配線101の直上または直下に位置するダミー導体パターン103(図8において斜線を付されている)である。
【課題を解決するための手段】
【0010】
本発明による半導体装置は、配線層中の第1の層に設けられた高周波配線と、上記第1の層に設けられた複数の第1のダミー導体パターンと、上記配線層中の上記第1の層とは相異なる第2の層に設けられた複数の第2のダミー導体パターンと、を備え、上記第2のダミー導体パターンは、平面視で、上記高周波配線と重なる領域を避けるように配置されており、上記高周波配線は、コイル状のインダクタを含み、平面視で上記高周波配線に囲まれた領域の内側には、複数の上記第1のダミー導体パターンと複数の上記第2のダミー導体パターンが、少なくとも一部が平面視で互いに重なるように配置され、上記第1のダミー導体パターンと上記第2のダミー導体パターンは、互いに接続されていない。
【0011】
この半導体装置においては、高周波配線と重なる領域を避けるようにして、第2の層にダミー導体パターンを配置している。このように第2の層において高周波配線の磁界の影響を最も強く受け易い領域に、ダミー導体パターンを配置しないようにすることで、第2の層中のダミー導体パターンに発生する渦電流を抑制することができる。
【発明の効果】
【0012】
本発明によれば、高周波配線と相異なる層に設けられたダミー導体パターンに発生する渦電流を抑制することが可能な半導体装置が実現される。
【図面の簡単な説明】
【0013】
【図1】本発明による半導体装置の第一実施形態を示す平面図である。
【図2】本発明による半導体装置の第一実施形態を示す平面図である。
【図3】(a)および(b)は、図1および図2のIII−III線に沿った断面図である 。
【図4】(a)および(b)は、実施形態の変形例を示す断面図である。
【図5】実施形態の変形例を示す平面図である。
【図6】実施形態の変形例を示す平面図である。
【図7】従来の半導体装置を示す平面図である。
【図8】従来の半導体装置を示す平面図である。
【図9】従来の半導体装置の課題を説明するための平面図である。
【図10】本発明による半導体装置の第二実施形態を示す平面図である。
【図11】本発明による半導体装置の第二実施形態を示す平面図である。
【図12】図10および図11のXII−XII線に沿った断面図である。
【図13】図10および図11の変形例のXII−XII線に沿った断面図である。
【発明を実施するための形態】
【0014】
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【0015】
(第一実施形態)
図1および図2は、本発明による半導体装置の第一実施形態を示す平面図である。半導体装置1は、高周波配線10、およびダミー導体パターン20(第2のダミー導体パターン)を備えている。高周波配線10には、例えば5GHz以上の周波数を有する電流が流れる。高周波配線10のコイル状に形成された部分はインダクタとして機能する。そして、引出し配線14により、信号が取り出される。つまり、高周波配線10は、インダクタ12と、その引出し配線14とからなる。
【0016】
高周波配線10の近傍には、複数のダミー導体パターン20が配置されている。ただし、ダミー導体パターン20は、高周波配線10と相異なる層中に形成されている。高周波配線10が形成された層(第1の層)およびダミー導体パターン20が形成された層(第2の層)を、それぞれ図1および図2に示している。本実施形態において第2の層は、第1の層に隣り合う層、すなわち第1の層の1つ上または1つ下の層である。ここで、ダミー導体パターンとは、その有無が半導体装置1の回路構成に影響を与えない導体パターンのことである。
【0017】
図2においては、平面視で高周波配線10に重なる領域を点線で示している。同図からわかるように、ダミー導体パターン20は、平面視で、高周波配線10と重なる領域を避けるように配置されている。本実施形態において、高周波配線10はインダクタ12と、その引出し配線14とからなるため、ダミー導体パターン20は、平面視でインダクタ12と重なる領域だけでなく、引出し配線14と重なる領域も避けるように配置されている。言い換えると、ダミー導体パターン20は、平面視で、高周波配線10全体と重なる領域を避けるように配置されている。
【0018】
ダミー導体パターン20は、平面視で、高周波配線10の両側に設けられている。本実施形態においては、上述のとおり高周波配線10を構成するインダクタ12がコイル状に形成されているため、平面視で、高周波配線10で囲まれた領域の内側および外側の双方にダミー導体パターン20が設けられた構成となっている。
【0019】
図1に示すように、第1の層において高周波配線10の近傍には、複数のダミー導体パターン30(第1のダミー導体パターン)が配置されている。ダミー導体パターン30も、高周波配線10の両側に設けられており、高周波配線10で囲まれた領域の内側および外側の双方に配置されている。
【0020】
ダミー導体パターン20,30は、高周波配線10と同一の材料によって構成されている。かかる材料としては、銅またはアルミニウム等が挙げられる。高周波配線10およびダミー導体パターン20,30の材料が銅である場合、これらは例えばダマシン法によって形成される。高周波配線10およびダミー導体パターン30は、同時に形成されることが好ましい。
【0021】
図3(a)および図3(b)は、図1および図2のIII−III線に沿った断面図である。前者では第2の層44が第1の層42の1つ下の層である場合を例にとっている。一方、後者では第2の層44が第1の層42の1つ上の層である場合を例にとっている。これらの図からわかるように、本実施形態において、ダミー導体パターン30と高周波配線10との間の距離の最小値d1は、距離d2よりも大きい。距離d2は、図3(a)においてはダミー導体パターン20の上面を含む平面と高周波配線10との間の距離に等しく、図3(b)においてはダミー導体パターン20の下面を含む平面と高周波配線10との間の距離に等しい。近年、この距離d2は、益々縮小される傾向にある。
【0022】
逆に、図3(a)および(b)において、d2がd1よりも大きい場合には、ダミー導体パターン20は、平面視で高周波配線10と重なる領域にも配置してもよい。この場合、高周波配線10の直下または直上のダミー導体パターン20に発生する渦電流の影響は小さく、高周波配線10の伝送特性の変化は無視し得る程度である。
【0023】
本実施形態の効果を説明する。半導体装置1においては、高周波配線10と重なる領域を避けるようにして、高周波配線10と相異なる層(第2の層)にダミー導体パターン20を配置している。このように第2の層において高周波配線10の磁界の影響を最も強く受け易い領域に、ダミー導体パターン20を配置しないようにすることで、ダミー導体パターン20に発生する渦電流を抑制することができる。
【0024】
これに対して、特許文献1には、平面視で配線(具体的にはインダクタの引出配線)と重なる領域にダミー導体パターンが設けられた半導体装置が開示されている。かかる構成の半導体装置では、上記配線に高周波電流が流れる場合に、その直下に位置するダミー導体パターンに大きな渦電流が発生してしまう。
【0025】
本実施形態においては、さらに、高周波配線10と同層(第1の層)にダミー導体パターン30が設けられている。これにより、ダミー導体パターン30が設けられていない場合に比して、高周波配線10を含む層のCMP工程において容易に平坦性が得られる。しかも、高周波配線10の両側にダミー導体パターン30が設けられている。これにより、ダミー導体パターン30が高周波配線10の片側にのみ設けられている場合に比して、高周波配線10を含む層のCMP工程が一層容易となる。
【0026】
本実施形態において高周波配線10はインダクタである。この場合、上記渦電流によりインダクタの磁界を打ち消す方向の磁界が発生すると、結果としてインダクタの磁界の強度が低下する。磁界の強度の低下は、インダクタのQ値の劣化につながってしまう。この点、本実施形態によれば、上述のとおり渦電流を抑制できるので、かかるQ値の劣化を小さく抑えることができる。
【0027】
上述の問題、すなわちダミー導体パターン20の渦電流により高周波配線10の回路定数が変動するという問題は、5GHz以上の電流が高周波配線10を流れる場合に顕著となる。したがって、この場合には、ダミー導体パターン20に発生する渦電流を抑制できる本実施形態の有用性が、特に高まる。
【0028】
また、上記問題は、ダミー導体パターン30と高周波配線10との間の距離の最小値d1が距離d2よりも大きい場合(図3(a)または図3(b)参照)にも顕著となる。かかる場合に高周波配線10と重なる領域にダミー導体パターン20が存在したとすると、そのダミー導体パターン20と高周波配線10との間の距離が小さくなるからである。同様の理由で、図4(a)および図4(b)に示すように、上記最小値d1がダミー導体パターン20と高周波配線10との間の距離の最小値d3よりも大きい場合、上記問題が一層顕著となる。したがって、これらの場合も、本実施形態の有用性が特に高まる。
【0029】
本実施形態においては、高周波配線10がコイル状のインダクタである場合を例示した。しかし、高周波配線10は、通常の高周波配線であってもよい。その場合の例を図5および図6に示す。図5は高周波配線10が形成された層を示し、図6はダミー導体パターン20が形成された層を示している。図6においては、平面視で高周波配線10に重なる領域を点線で示している。同図においても、ダミー導体パターン20は、平面視で、高周波配線10と重なる領域を避けるように配置されている。
【0030】
(第二実施形態)
図10および図11は、本発明による半導体装置の第二実施形態を示す平面図である。なお、図11は、図10で示される配線層の1つ下の配線層の平面図を示している。また、図12は、図10および図11のXII−XII線に沿った断面図である。
【0031】
半導体装置2は、半導体基板60上に形成されたトランジスタ55と、その上に形成された複数の配線層を備える。最上層の配線層(第1の層42)には、図10に示すように、コイル状に形成されたインダクタ12と、その引出し配線14とからなる高周波配線10を有する。高周波配線10には、例えば5GHz以上の周波数を有する電流が流れる。さらに、最上層の配線層には、高周波配線10の近傍には、複数のダミー導体パターン30(第1のダミー導体パターン)が配置されている。ダミー導体パターン30も、高周波配線10の両側に設けられており、高周波配線10で囲まれた領域の内側および外側の双方に配置されている。
【0032】
最上層の配線層の1つ下の配線層(第2の層44)には、図11に示すように複数のダミー導体パターン20(第2のダミー導体パターン)が配置されている。図11においては、平面視で高周波配線10に重なる領域を点線で示している。ダミー導体パターン20は、平面視で、高周波配線10と重なる領域を避けるように配置されている点は、第1実施形態と同様である。
【0033】
図12(図10および図11のXII−XII線に沿った断面図)に示すように、引出し配線14の一端は、インダクタ12に接続され、引出し配線14の他端は、複数の導体プラグを介して、トランジスタ55のソース/ドレイン領域に接続されている。
【0034】
図12からわかるように、インダクタ12と、その引出し配線14からなる高周波配線10の下の層には、ダミー導体パターン20は配置されていない。しかし、図11に示すように、高周波配線10以外の領域には、ダミー導体パターン20が配置されている。
【0035】
半導体装置2は配線50を有する。配線50には、例えば5GHz未満の周波数を有する電流が流れる。配線50には高周波を有する電流が流れないため、配線50の上下の層にはダミー導体パターン40が配置されている。本実施形態においても、第1実施形態と同様の効果が得られる。
【0036】
図13は、図12の変形例を示す断面図である。図12の第1の層42は図13の第1の層42aに対応する。また、図12の第2の層44は図13の第1の層44aに対応する。引出し配線14からトランジスタ55のソース/ドレイン領域に接続される導体プラグが、途中で高周波配線16を介して迂回している点が、図12と相違している。高周波配線16の1つ下の層(第2の層44b)において、ダミー導体パターン40は、平面視で高周波配線16と重なる領域を避けるように配置されている。高周波配線16の配置されている配線層(第1の層42b)と、その1つ下の配線層(第2の層44b)におけるダミー導体パターンは、図5、図6にそれぞれ示されたような配置となる。本実施形態の変形例においても、第1実施形態と同様の効果が得られる。
なお、本発明は、以下の態様を含む。
(付記1)
配線層中の第1の層に設けられた高周波配線と、
前記配線層中の前記第1の層とは相異なる第2の層に設けられた第2のダミー導体パターンと、を備え、
前記第2のダミー導体パターンは、平面視で、前記高周波配線と重なる領域を避けるように配置されていることを特徴とする半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記高周波配線は、5GHz以上の周波数を有する電流が流れる配線である半導体装置。
(付記3)
付記1または2に記載の半導体装置において、
前記高周波配線は、インダクタとして機能する半導体装置。
(付記4)
付記1または2に記載の半導体装置において、
前記高周波配線は、インダクタと、前記インダクタの引出し配線と、からなる半導体装置。
(付記5)
付記3に記載の半導体装置において、
前記高周波配線はコイル状をしており、平面視で、当該高周波配線で囲まれた領域の内側および外側の双方に、前記第2のダミー導体パターンが設けられている半導体装置。
(付記6)
付記1乃至5いずれかに記載の半導体装置において、
前記第2のダミー導体パターンは、平面視で、前記高周波配線の両側に設けられている半導体装置。
(付記7)
付記1乃至6いずれかに記載の半導体装置において、
前記第2の層は、前記第1の層と隣り合う層である半導体装置。
(付記8)
付記1乃至7いずれかに記載の半導体装置において、
前記第1の層に設けられた第1のダミー導体パターンを備える半導体装置。
(付記9)
付記8に記載の半導体装置において、
前記第2の層は、前記第1の層よりも下の層であり、
前記第1のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第2のダミー導体パターンの上面を含む平面と前記高周波配線との間の距離よりも大きい半導体装置。
(付記10)
付記8に記載の半導体装置において、
前記第2の層は、前記第1の層よりも上の層であり、
前記第1のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第2のダミー導体パターンの下面を含む平面と前記高周波配線との間の距離よりも大きい半導体装置。
(付記11)
付記8乃至10いずれかに記載の半導体装置において、
前記第1のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第2のダミー導体パターンと前記高周波配線との間の距離の最小値よりも大きい半導体装置。
(付記12)
付記1乃至11いずれかに記載の半導体装置において、
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記トランジスタ上に形成された前記配線層と、
を備えることを特徴とする半導体装置。
【符号の説明】
【0037】
1 半導体装置
2 半導体装置
10 高周波配線
12 インダクタ
14 引出し配線
16 高周波配線
20 ダミー導体パターン
30 ダミー導体パターン
40 ダミー導体パターン
42 第1の層
44 第2の層
42a 第1の層
44a 第2の層
42b 第1の層
44b 第2の層
50 配線
55 トランジスタ
60 半導体基板

【特許請求の範囲】
【請求項1】
配線層中の第1の層に設けられた高周波配線と、
前記第1の層に設けられた複数の第1のダミー導体パターンと、
前記配線層中の前記第1の層とは相異なる第2の層に設けられた複数の第2のダミー導体パターンと、
を備え、
前記第2のダミー導体パターンは、平面視で、前記高周波配線と重なる領域を避けるように配置されており、
前記高周波配線は、コイル状のインダクタを含み、
平面視で前記高周波配線に囲まれた領域の内側には、複数の前記第1のダミー導体パターンと複数の前記第2のダミー導体パターンが、少なくとも一部が平面視で互いに重なるように配置され、
前記第1のダミー導体パターンと前記第2のダミー導体パターンは、互いに接続されていない半導体装置。
【請求項2】
請求項1に記載の半導体装置において、
前記高周波配線は、5GHz以上の周波数を有する電流が流れる配線である半導体装置。
【請求項3】
請求項1または2に記載の半導体装置において、
前記高周波配線は、前記インダクタと、前記インダクタの引出し配線と、からなる半導体装置。
【請求項4】
請求項1に記載の半導体装置において、
平面視で、前記高周波配線で囲まれた領域の内側および外側の双方に、前記第2のダミー導体パターンが設けられている半導体装置。
【請求項5】
請求項1乃至4いずれかに記載の半導体装置において、
前記第2のダミー導体パターンは、平面視で、前記高周波配線の両側に設けられている半導体装置。
【請求項6】
請求項1乃至5いずれかに記載の半導体装置において、
前記第2の層は、前記第1の層と隣り合う層である半導体装置。
【請求項7】
請求項1に記載の半導体装置において、
前記第2の層は、前記第1の層よりも下の層であり、
前記第1のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第2のダミー導体パターンの上面を含む平面と前記高周波配線との間の距離よりも大きい半導体装置。
【請求項8】
請求項1に記載の半導体装置において、
前記第2の層は、前記第1の層よりも上の層であり、
前記第1のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第2のダミー導体パターンの下面を含む平面と前記高周波配線との間の距離よりも大きい半導体装置。
【請求項9】
請求項1乃至8いずれかに記載の半導体装置において、
前記第1のダミー導体パターンと前記高周波配線との間の距離の最小値は、前記第2のダミー導体パターンと前記高周波配線との間の距離の最小値よりも大きい半導体装置。
【請求項10】
請求項1乃至9いずれかに記載の半導体装置において、
半導体基板と、
前記半導体基板上に形成されたトランジスタと、
前記トランジスタ上に形成された前記配線層と、
を備えることを特徴とする半導体装置。
【請求項11】
請求項1乃至10いずれかに記載の半導体装置において、
前記複数の第2のダミー導体パターンは、互いに接続されていない半導体装置。
【請求項12】
請求項1乃至11いずれかに記載の半導体装置において、
前記複数の第2のダミー導体パターンは、ドット状に設けられている半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate


【公開番号】特開2013−102194(P2013−102194A)
【公開日】平成25年5月23日(2013.5.23)
【国際特許分類】
【出願番号】特願2013−3162(P2013−3162)
【出願日】平成25年1月11日(2013.1.11)
【分割の表示】特願2008−59466(P2008−59466)の分割
【原出願日】平成20年3月10日(2008.3.10)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】