【課題】レイアウト面積が小さな半導体記憶装置を提供する。
【解決手段】このＭＲＡＭでは、メモリブロックＭＢ１用のＤＬドライバ１０をトランジスタ２０，２１で構成し、メモリブロックＭＢ２内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２１を配置する。また、メモリブロックＭＢ２用のＤＬドライバ１４をトランジスタ２２，２３で構成し、メモリブロックＭＢ１内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２３を配置する。したがって、レイアウト面積が小さくなる。 （もっと読む）

【課題】磁性細線の磁壁移動に要する電流を低減し、且つ磁壁保持時の状態を安定にする。
【解決手段】磁性細線の材料として、遷移温度を境に磁化容易軸が面内方向と垂直方向とで遷移する材料を用いる。この場合、磁性細線１２の磁化容易軸が面内方向である第１の状態にあるときには、磁壁４８を移動させるための電流供給が行われず、磁壁の移動に要する電流が小さい磁化容易軸が垂直方向である第２の状態にあるときにのみ、磁壁を移動させるための電流供給が行われるようなシーケンスを実行することにより、磁壁移動時に必要とする電流を低減することが可能である。また磁壁４８を移動しない状態は第１の状態であり、磁壁の保持を安定化させることが可能である。 （もっと読む）

【課題】ＭＲＡＭに効果の高い磁気シールド手段を提供する。
【解決手段】磁気ランダムアクセスメモリは、基板と、その基板の上方に形成された下部配線層と、その下部配線層の上方に形成された上部配線層と、下部配線層と上部配線層との間の第１高さに配置され、複数の孔が形成された磁気シールド層と、前記下部配線層と上部配線層との間に配置された磁気ランダムアクセスメモリ素子部とを備える。磁気ランダムアクセスメモリ素子部は、磁化が固定された磁化固定層と磁化が反転可能な磁化自由層とを備える複数の磁気ランダムアクセスメモリ素子と、複数の磁気ランダムアクセスメモリ素子の各々と下部配線層とを接続する下部接続部と、複数のランダムアクセスメモリ素子の各々と上部配線層とを接続する上部接続部とを備える。第１高さにおいて、複数の磁気ランダムアクセスメモリ素子はそれぞれ複数の孔の内部に配置される。磁気シールド層がメモリ素子の近くに配置されるため、高い磁気シールド効果が得られる。 （もっと読む）

【課題】ゲート構造にＩＦＩ構造が含まれるＭＦＳ型メモリの強誘電体ゲート電界効果トランジスタにおいて、強誘電体膜の強誘電体特性及びトランジスタの電気特性の劣化を防止する。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたゲート構造を有しており、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３を加熱処理によって形成する焼成温度で非晶質である。 （もっと読む）

【課題】更なる高記録密度化が実現可能な磁気抵抗効果素子を得る。
【解決手段】ＣｏＦｅＡｌにＳｉ又はＧｅが添加された磁性材料で形成され、内部の磁化の向きが固定されているリファレンス層１４３ｃと、リファレンス層１４３ｃ上に非磁性材料で形成された非磁性層１４４と、この非磁性層１４４上に、ＣｏＦｅＡｌにＳｉ又はＧｅが添加された磁性材料で形成され、磁化の向きが、外部の磁界の向きに応じた向きに変化する自由磁化層１４５とを備えた。 （もっと読む）

デバイス層の数より少ない数のビット線マスクを用いて３次元メモリを製造する構造および方法を開示する。第１のビット線層を第１のデバイスレベルに形成するために第１のビット線マスクが使用される。第１のビット線層は複数の第１のビット線を含む。第１のビット線マスクは、第２のビット線層を第２のデバイスレベルに形成するためにも使用される。第２のビット線層は複数の第２のビット線を含む。第１のビット線および第２のビット線は、同じマスクパターンを使用するにもかかわらず、ビット線接続レベルへの異なる電気的接続を有する。
（もっと読む）

【課題】トップ型の積層構造で外部磁場耐性を向上させることができる磁気抵抗効果素子を提供する。
【解決手段】磁気抵抗効果素子４２ではフリー層５３上に絶縁層５７が積層される。絶縁層５７上にはリファレンス層６１、結晶層６２、非磁性層６３およびピンド層６４の積層体が積層される。こうした磁気抵抗効果素子４２ではいわゆるトップ型の積層構造が確立される。この積層構造では、絶縁層５７はフリー層５３に受け止められることから、絶縁層５７で凹凸の発生は回避される。しかも、リファレンス層６１および非磁性層６３の間には結晶層６２が挟み込まれる。非磁性層６３の結晶粒は結晶層６２の結晶粒から成長する。非磁性層６３では十分な結晶成長が確立される。その結果、リファレンス層６１およびピンド層６４の間で十分な磁気的結合力が確保される。この磁気的結合力の働きで、トップ型の積層構造にも拘わらず外部磁場耐性の低下は回避される。 （もっと読む）

【課題】強誘電体キャパシタの上部電極とセルトランジスタの拡散層を接続するための配線が、自己整合的に形成された不揮発性記憶装置およびその製造方法を提供する。
【解決手段】半導体基板の主面に、セルトランジスタ１４と、強誘電体膜２９を第１電極３０および第２電極３１で挟持し、第１電極３０が第１コンタクトプラグ２７の上面と接触した強誘電体キャパシタ１３と、第２コンタクトプラグ２８の上面に接触し、第１電極３０と同じ材質の第１導電層３２と、第１電極３０、強誘電体膜２９および第１導電層３２の側面を覆うように第２絶縁膜２６上に形成され、第１導電層３２の上面を露出する第１開口を有する第３絶縁膜３３と、第３絶縁膜３３上に、一方３４ａが第２電極３１と連続的に繋がり、他方３４ｂが第１開口を通して第１導電層３２に接続されるように形成され、第２電極３１と同じ材質の第１配線３４と、を具備する。 （もっと読む）

【課題】強誘電体膜及びゲート電極間のリーク電流値を低減させると共に耐絶縁性を向上させる。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３ＨｆＳｉＯＮ膜４及びＣ_６０膜６が、この順で積層されたゲート構造を有しており、強誘電体膜３の、ＨｆＳｉＯＮ膜４と接する側の表面におけるＲａ値とＲｍｓ値との和の第１絶対値が、ＨｆＳｉＯＮ膜４の膜厚以下であり、かつ、ＨｆＳｉＯＮ膜４の、Ｃ_６０膜６と接している側の表面におけるＲａ値とＲｍｓ値との和の第２絶対値が３．０ｎｍ以下である。 （もっと読む）

【課題】電極材料／液晶性有機半導体（液晶物質）／電極材料の構成において、低電界で電荷注入を促進する。
【解決手段】２つの平板状電極１及び３と、液晶性有機半導体に強誘電性を付与した強誘電性液晶物質２とを備え、前記平板状電極は前記強誘電体液晶物質を挟み、前記平板状電極間に電圧を加えることにより前記強誘電性液晶物質を分極させ、電荷注入を促進させる液晶性有機半導体素子。 （もっと読む）