【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）

【課題】フローティングボディ型のＮＭＯＳトランジスタを用い、そのボディに安定な電位を供給して正孔の蓄積に起因する特性劣化を防止可能な半導体記憶装置を提供する。
【解決手段】本発明の半導体記憶装置において、メモリセルＭＣに含まれるＮＭＯＳトランジスタＱ０は、ゲート電極がワード線ＷＬに接続され、一方のソース・ドレイン領域がビット線ＢＬに接続されている。センスアンプ回路１０に含まれるＮＭＯＳトランジスタＱ１０は、ゲート電極がビット線ＢＬに接続され、一方のソース・ドレイン領域が所定の電位（グランド電位）に接続されている。ＮＭＯＳトランジスタＱ０、Ｑ１０は、フローティングボディ型のＮＭＯＳトランジスタであって、少なくともプリチャージ動作時に、ビット線ＢＬに所定の電位（グランド電位）が供給されるので、ボディへの電位が安定化し、正孔の蓄積に起因する特性劣化を抑えることができる。 （もっと読む）

【課題】ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象に対するデータ読み出しマージンを改善することのできる半導体記憶装置の製造方法および半導体記憶装置を提供する。
【解決手段】ＲＯＭを形成する強誘電体メモリに対し、ＲＯＭデータと逆極性のデータを書き込みを行って（工程Ｓ０１）、所定時間のベーク処理を実行し（工程Ｓ０２）、その後、ＲＯＭデータを書き込む（工程Ｓ０３）。 （もっと読む）

スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルが提供される。ＳＴＴ−ＭＲＡＭは、矩形のボトム電極（ＢＥ）プレートおよび矩形のボトム電極（ＢＥ）プレート上の記憶素子を含んでいる。矩形のボトム電極（ＢＥ）プレートの幅と記憶素子の幅との間の差は、所定の最小間隔条件以上ある。ボトム電極（ＢＥ）プレートの幅は、活性層の幅または複数の金属層の幅と実質的に等しい。 （もっと読む）

【課題】基板からの高さが異なる導電層に、コンタクト窓を形成するＤＲＡＭ等の半導体装置を提供する。
【解決手段】半導体基板１６上に、第１導電パターン１９、２０と第１絶縁膜２６、エッチング特性の異なる第２絶縁膜３０、第３絶縁膜５２、蓄積電極３９、キャパシタ絶縁膜、対向電極４０、エッチング特性の異なる第４絶縁膜４１を形成し、第１導電パターン１９，２０上方に第１開口、対向電極４０上方に第２開口を有するマスクを形成し、第１絶縁膜２６をストッパとして、第１開口下方の第４絶縁膜４１、第２絶縁膜３０をエッチングし、第３絶縁膜５２をストッパとして、第２開口下方の第４絶縁膜４１、対向電極４０をエッチングし、第１開口下方の第１絶縁膜２６をエッチングして第１コンタクトホール４４を形成し、第２絶縁膜３０をストッパとして、第２開口下方の第３絶縁膜５２をエッチングして第２コンタクトホール４２を形成し、導電材を埋め込む。 （もっと読む）

対称なスピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルおよびＳＴＴ−ＭＲＡＭビットセルアレイが示される。ＳＴＴ−ＭＲＡＭビットセルは、ポリシリコン層、磁気トンネル接合（ＭＴＪ）記憶素子およびボトム電極（ＢＥ）プレートを含んでいる。 （もっと読む）

【課題】主磁極を従来よりも微細にすることができる磁性材料の加工方法を提供する。
【解決手段】基板１の上方に、磁性材料を有する磁性体層３１を形成し、磁性体層３１の上に、塩化された状態での沸点が磁性材料の塩化物の沸点に比べて高い金属を含むマスク３５を形成し、塩素系ガスとの化学反応を含むドライエッチング法によりマスク３５から露出している領域の磁性体層３１をエッチングする工程により、磁気ヘッドの磁極を形成する工程を含む。 （もっと読む）

【課題】 製造工程および製造後において特性が劣化しにくく、かつ信頼性の高い強誘電体メモリおよびその製造方法を提供する。
【解決手段】 本発明にかかる強誘電体メモリ１０００の製造方法は、（ａ）基体１０の上方に下部電極層２０、強誘電体層３０、および上部電極層４０を順次積層することにより強誘電体積層体を形成する工程と、（ｂ）前記強誘電体積層体をパターニングすることにより、強誘電体キャパシタ１００を形成する工程と、（ｃ）前記強誘電体キャパシタ１００を被覆する第１のバリア膜５０を、物理的気相成長法により形成する工程と、（ｄ）前記第１のバリア膜５０を被覆する第２のバリア膜６０を、化学的気相成長法により形成する工程と、を含む。 （もっと読む）

【課題】スピン注入書き込み時の電流値が低い磁気抵抗効果素子を提案する。
【解決手段】本発明の例に関わるスピンメモリは、磁化方向が不変の第１強磁性層、磁化方向が可変の第２強磁性層、及び、これらの間の第１非磁性層を有する磁気抵抗効果素子17と、第２強磁性層の磁化困難軸に対して、θ（45°≦θ≦90°）の方向に延び、長手方向の一端で磁気抵抗効果素子17を挟み込む下部電極16及び上部電極18と、下部電極16の長手方向の他端に接続されるスイッチ素子14と、上部電極18の長手方向の他端に接続されるビット線20とを備える。第２強磁性層の磁化反転は、第２強磁性層にスピン偏極した電子を与える書き込み電流を下部電極16と上部電極18との間に流すと共に、下部電極16及び上部電極18に流れるその書き込み電流により発生する磁界を用いて実行する。 （もっと読む）

【課題】共鳴トンネル磁気抵抗効果素子を用いた高速・低消費電力不揮発性メモリを提供する。
【解決手段】不揮発性磁気メモリに、共鳴トンネル磁気抵抗効果素子を装備し、共鳴準位に相当する電圧によりスピントランスファートルクによる書込み方式を適用する。共鳴トンネル磁気抵抗効果素子における障壁層は少なくとも２層３０２１，３０２２，３０２３で構成される。また、強磁性層に量子井戸形成層を隣接した構成を有する。 （もっと読む）