半導体記憶装置の製造方法および半導体記憶装置
【課題】ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象に対するデータ読み出しマージンを改善することのできる半導体記憶装置の製造方法および半導体記憶装置を提供する。
【解決手段】ＲＯＭを形成する強誘電体メモリに対し、ＲＯＭデータと逆極性のデータを書き込みを行って（工程Ｓ０１）、所定時間のベーク処理を実行し（工程Ｓ０２）、その後、ＲＯＭデータを書き込む（工程Ｓ０３）。
【解決手段】ＲＯＭを形成する強誘電体メモリに対し、ＲＯＭデータと逆極性のデータを書き込みを行って（工程Ｓ０１）、所定時間のベーク処理を実行し（工程Ｓ０２）、その後、ＲＯＭデータを書き込む（工程Ｓ０３）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置の製造方法および半導体記憶装置に関する。
【背景技術】
【０００２】
不揮発性の半導体記憶装置の１つに、メモリセルに強誘電体キャパシタを備える強誘電体メモリがある。強誘電体メモリは、強誘電体キャパシタの残留分極を利用することで、電源の供給がなくてもデータを保持できる。
【０００３】
この強誘電体メモリでは、その使用状態や使用環境により、強誘電体キャパシタの残留分極のヒステリシス特性がシフトすることが知られている。これにより、データを書き込んで高温で放置すると、書き込んだデータと逆極性のデータが書き込みにくくなるスタティック・インプリント現象や、同一データの読み出しを繰り返すとデータの読み出しマージンが減少し、データが読めなくなっていくダイナミック・インプリント現象が生じる。
【０００４】
一般に、これらのインプリント現象は強誘電体メモリの信頼性を低下させる現象と捉えられているが、一方では、スタティック・インプリント現象を積極的に利用して、強誘電体メモリをＲＯＭとして機能させるようにした半導体記憶装置も提案されている（例えば、特許文献１参照。）。
【０００５】
この提案された半導体記憶装置では、強誘電体メモリにデータを書き込んだ後、メモリへの熱印加および同一データのパルス状電圧印加を行って、強誘電体キャパシタをスタティック・インプリント状態にし、ＲＯＭを形成するようにしている。
【０００６】
しかし、このようにして形成されたＲＯＭでは、書き込みデータ極性側へヒステリシス特性がシフトしているため、データの読み出しマージンが少なく、ダイナミック・インプリントおよび更なるスタティック・インプリント現象の発生によりデータが読めなくなるまでの、データ読み出し回数が減少するという問題があった。
【特許文献１】特開平１０−１５０１５７号公報 （第５ページ、図７）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象に対するデータ読み出しマージンを改善することのできる半導体記憶装置の製造方法および半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、ＲＯＭを形成する強誘電体メモリを備える半導体記憶装置の製造方法であって、ＲＯＭデータと逆極性のデータを前記強誘電体メモリへ書き込む工程と、所定時間のベーク処理を実行する工程と、ＲＯＭデータを前記強誘電体メモリへ書き込む工程とを有することを特徴とする半導体記憶装置の製造方法が提供される。
【０００９】
また、本発明の別の一態様によれば、ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリを備える半導体記憶装置の製造方法であって、ＲＯＭ／ＲＡＭ領域を独立に制御する回路を形成する工程と、ＲＯＭデータと逆極性のデータを前記ＲＯＭ領域へ書き込む工程と、所定時間のベーク処理を実行する工程と、ＲＯＭデータを前記ＲＯＭ領域へ書き込む工程とを有することを特徴とする半導体記憶装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象によって発生するデータ読み出しマージンの減少量を改善することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１２】
本実施例では、半導体記憶装置に含まれる強誘電体メモリをＲＯＭとして使用するときのＲＯＭデータの書き込み方法を示す。
【００１３】
図１は、本実施例におけるＲＯＭデータの書き込み処理のフローの例を示すフロー図である。
【００１４】
処理を開始すると、まず、本来のＲＯＭデータの‘１’と‘０’とを反転させた逆極性のデータを強誘電体メモリへ書き込む（工程Ｓ０１）。
【００１５】
その後、強誘電体メモリにスタティック・インプリント現象を発生させるため、半導体記憶装置に対して所定時間のベーク処理を行う（工程Ｓ０２）。
【００１６】
その後、本来のＲＯＭデータを強誘電体メモリへ書き込み（工程Ｓ０３）、本フローの処理を終了する。
【００１７】
このように本実施例では、強誘電体メモリをＲＯＭとして使用するときは、一度、本来のＲＯＭデータとは極性のデータを強誘電体メモリへ書き込む。その後、ベーク処理を行って強誘電体メモリにスタティック・インプリント現象を強制的に発生させて、強誘電体キャパシタのヒステリシス特性をシフトさせる。このヒステリシス特性のシフトは、本来のＲＯＭデータに対しては、読み出しマージンを増加させる方向へ発生する。
【００１８】
図２に、ベーク処理工程によりシフトした強誘電体キャパシタのヒステリシス特性を示す。
【００１９】
図２（ａ）は、逆極性のデータとして‘０’を書き込んでベーク処理したときの強誘電体キャパシタのヒステリシス特性を示す。
【００２０】
ヒステリシス特性は、ベーク処理により図の破線で示す特性から実線で示す特性へと、図の左方向へシフトする。
【００２１】
その結果、この実線で示すヒステリシス特性を有する強誘電体キャパシタへＲＯＭデータとして‘１’を書き込むと、そのデータを読み出したときの読み出しマージン（‘１’ レベルと‘０’レベルの差）ｍ１は、ベーク処理前のヒステリシス特性における読み出しマージンｍ０よりも増加する。
【００２２】
図２（ｂ）は、逆極性のデータとして‘１’を書き込んでベーク処理したときの強誘電体キャパシタのヒステリシス特性を示す。
【００２３】
ヒステリシス特性は、ベーク処理により図の破線で示す特性から実線で示す特性へと、図の右方向へシフトする。
【００２４】
その結果、この実線で示すヒステリシス特性を有する強誘電体キャパシタへＲＯＭデータとして‘０’を書き込むと、この場合も、そのデータを読み出したときの読み出しマージンｍ１は、ベーク処理前のヒステリシス特性における読み出しマージンｍ０よりも増加する。
【００２５】
次に、ＲＯＭデータが書き込まれた強誘電体メモリにおけるダイナミック・インプリント現象について説明する。
【００２６】
ＲＯＭデータが書き込まれた強誘電体メモリからは常に同じ値のデータしか読み出されないため、通常、高温放置で生じるスタティック・インプリントとともに、読み出しを繰り返すたびに強誘電体キャパシタのヒステリシス特性がシフトするダイナミック・インプリント現象が発生する。このダイナミック・インプリント現象によるヒステリシス特性のシフトは、逆データを書き込んでのベーク処理によるシフトの方向とは逆方向に発生する。
【００２７】
図３に、ダイナミック・インプリント現象によりシフトする強誘電体キャパシタのヒステリシス特性を示す。
【００２８】
図３（ａ）は、図２（ａ）のベーク処理後のヒステリシス特性（実線）に対して、ダイナミック・インプリント現象によりシフトしたヒステリシス特性（破線）を示す。
【００２９】
この場合、ダイナミック・インプリント現象によりシフトの方向は、図の右方向となる。したがって、シフト後のヒステリシス特性におけるデータの読み出しマージンｍ２は、当初の読み出しマージンｍ１より減少する。
【００３０】
図３（ｂ）は、図２（ｂ）のベーク処理後のヒステリシス特性（実線）に対して、ダイナミック・インプリント現象によりシフトしたヒステリシス特性（破線）を示す。
【００３１】
この場合、ダイナミック・インプリント現象によりシフトの方向は、図の左方向となる。この場合も、シフト後のヒステリシス特性におけるデータの読み出しマージンｍ２は、当初の読み出しマージンｍ１より減少する。
【００３２】
このように、ダイナミック・インプリント現象が発生すると、ＲＯＭデータが書き込まれた強誘電体メモリのデータ読み出しマージンは減少する。
【００３３】
しかし、本実施例の方法によるＲＯＭデータの書き込みを行った強誘電体メモリは、ベーク処理により、使用開始時の読み出しマージンが増加している。したがって、使用中にダイナミック・インプリント現象が発生し、読み出しマージンが減少するようになっても、読み出しエラーが発生するまでには余裕がある。
【００３４】
すなわち、本実施例によれば、従来に比べて、ＲＯＭを形成する強誘電体メモリのダイナミック・インプリント現象に対するデータ読み出しマージンを改善することができる。
【実施例２】
【００３５】
本実施例では、ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリを備える半導体記憶装置の例を示す。
【００３６】
図４は、本発明の実施例２に係る半導体記憶装置の構成の例を示すブロック図である。
【００３７】
本実施例の半導体記憶装置１００は、強誘電体メモリ１と、動作制御回路２と、を備える。強誘電体メモリ１は、ＲＯＭ領域１１とＲＡＭ領域１２とに区分される。
【００３８】
本実施例では、ＲＯＭ領域１１へのＲＯＭデータの書き込みに、実施例１で示した製造方法を用いる。そのＲＯＭデータの書き込みを行うとき、ＲＡＭ領域１２に何らかのデータが書き込まれていると、ベーク処理によりＲＡＭ領域１２にもスタティック・インプリント現象が発生する。その結果、実使用時のＲＡＭ領域１２の読み出しマージンが減少する可能性がある。
【００３９】
そこで、動作制御回路２が、ＲＯＭ領域１１とＲＡＭ領域１２とを独立に活性化させるように、強誘電体メモリ１の動作を制御する。
【００４０】
ＲＯＭデータの書き込みを行うときは、動作制御回路２が、ＲＯＭ領域１１のみを活性化させ、ＲＡＭ領域１２は活性化させない。これにより、ＲＡＭ領域１２にはデータが何も書きこまれないため、ベーク処理をおこなっても、ＲＡＭ領域１２にはスタティック・インプリント現象が発生しない。
【００４１】
活性化の具体的な方法として、図４では、ＲＯＭ領域１１のプレート線ＰＬ１の電位とＲＡＭ領域１２のプレート線ＰＬ２の電位を個別に制御する例を示している。ＲＯＭデータの書き込みを行うときは、ＲＯＭ領域１１のプレート線ＰＬ１にのみ、所定のプレート線電位を供給する。
【００４２】
図５に、本実施例におけるＲＯＭデータの書き込み処理フローの例をフロー図で示す。
【００４３】
本実施例におけるＲＯＭデータの書き込み処理フローは、図１に示したフローの前に、動作制御回路２を用いてＲＯＭ領域１１のみを活性化させる工程（工程Ｓ１１）を追加したものである。
【００４４】
以降の処理（工程Ｓ０１〜Ｓ０３）は、図１のフローで同一の符号が付されている処理と同一であるので、ここではその説明を省略する。
【００４５】
なお、ＲＯＭ領域１１とＲＡＭ領域１２とを独立に活性化させる方法として、図３ではプレート線ＰＬ１、ＰＬ２を制御する例を示したが、活性化制御の方法はこれに限るものではない。
【００４６】
例えば、図５に示す動作制御回路２Ａのように、ＲＯＭ領域１１のワード線ＷＬ１へのアクセスとＲＡＭ領域１２のワード線ＷＬ２へのアクセスを個別に制御するようにしてもよい。この場合、ＲＯＭデータの書き込みを行うとき、動作制御回路２Ａは、ＲＯＭ領域１１のワード線ＷＬ１にのみ、アクセスを許可する。
【００４７】
このような本実施例によれば、ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリであっても、ＲＡＭ領域の読み出しマージンを減少させることなく、ＲＯＭ領域のダイナミック・インプリント現象に対するデータ読み出しマージンを改善することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１に係る半導体記憶装置の製造方法の例を示す処理フロー図。
【図２】ベーク処理によるヒステリシス特性のシフトを示す説明図。
【図３】ダイナミック・インプリント現象によるヒステリシス特性のシフトを示す説明図。
【図４】本発明の実施例２に係る半導体記憶装置の構成の例を示すブロック図。
【図５】本発明の実施例２に係る半導体記憶装置の製造方法の例を示す処理フロー図。
【図６】本発明の実施例２に係る半導体記憶装置の構成の別の例を示すブロック図。
【符号の説明】
【００４９】
１ 強誘電体メモリ
１１ ＲＯＭ領域
１２ ＲＡＭ領域
２、２Ａ 動作制御回路
１００ 半導体記憶装置
【技術分野】
【０００１】
本発明は、半導体記憶装置の製造方法および半導体記憶装置に関する。
【背景技術】
【０００２】
不揮発性の半導体記憶装置の１つに、メモリセルに強誘電体キャパシタを備える強誘電体メモリがある。強誘電体メモリは、強誘電体キャパシタの残留分極を利用することで、電源の供給がなくてもデータを保持できる。
【０００３】
この強誘電体メモリでは、その使用状態や使用環境により、強誘電体キャパシタの残留分極のヒステリシス特性がシフトすることが知られている。これにより、データを書き込んで高温で放置すると、書き込んだデータと逆極性のデータが書き込みにくくなるスタティック・インプリント現象や、同一データの読み出しを繰り返すとデータの読み出しマージンが減少し、データが読めなくなっていくダイナミック・インプリント現象が生じる。
【０００４】
一般に、これらのインプリント現象は強誘電体メモリの信頼性を低下させる現象と捉えられているが、一方では、スタティック・インプリント現象を積極的に利用して、強誘電体メモリをＲＯＭとして機能させるようにした半導体記憶装置も提案されている（例えば、特許文献１参照。）。
【０００５】
この提案された半導体記憶装置では、強誘電体メモリにデータを書き込んだ後、メモリへの熱印加および同一データのパルス状電圧印加を行って、強誘電体キャパシタをスタティック・インプリント状態にし、ＲＯＭを形成するようにしている。
【０００６】
しかし、このようにして形成されたＲＯＭでは、書き込みデータ極性側へヒステリシス特性がシフトしているため、データの読み出しマージンが少なく、ダイナミック・インプリントおよび更なるスタティック・インプリント現象の発生によりデータが読めなくなるまでの、データ読み出し回数が減少するという問題があった。
【特許文献１】特開平１０−１５０１５７号公報 （第５ページ、図７）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象に対するデータ読み出しマージンを改善することのできる半導体記憶装置の製造方法および半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、ＲＯＭを形成する強誘電体メモリを備える半導体記憶装置の製造方法であって、ＲＯＭデータと逆極性のデータを前記強誘電体メモリへ書き込む工程と、所定時間のベーク処理を実行する工程と、ＲＯＭデータを前記強誘電体メモリへ書き込む工程とを有することを特徴とする半導体記憶装置の製造方法が提供される。
【０００９】
また、本発明の別の一態様によれば、ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリを備える半導体記憶装置の製造方法であって、ＲＯＭ／ＲＡＭ領域を独立に制御する回路を形成する工程と、ＲＯＭデータと逆極性のデータを前記ＲＯＭ領域へ書き込む工程と、所定時間のベーク処理を実行する工程と、ＲＯＭデータを前記ＲＯＭ領域へ書き込む工程とを有することを特徴とする半導体記憶装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象によって発生するデータ読み出しマージンの減少量を改善することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１２】
本実施例では、半導体記憶装置に含まれる強誘電体メモリをＲＯＭとして使用するときのＲＯＭデータの書き込み方法を示す。
【００１３】
図１は、本実施例におけるＲＯＭデータの書き込み処理のフローの例を示すフロー図である。
【００１４】
処理を開始すると、まず、本来のＲＯＭデータの‘１’と‘０’とを反転させた逆極性のデータを強誘電体メモリへ書き込む（工程Ｓ０１）。
【００１５】
その後、強誘電体メモリにスタティック・インプリント現象を発生させるため、半導体記憶装置に対して所定時間のベーク処理を行う（工程Ｓ０２）。
【００１６】
その後、本来のＲＯＭデータを強誘電体メモリへ書き込み（工程Ｓ０３）、本フローの処理を終了する。
【００１７】
このように本実施例では、強誘電体メモリをＲＯＭとして使用するときは、一度、本来のＲＯＭデータとは極性のデータを強誘電体メモリへ書き込む。その後、ベーク処理を行って強誘電体メモリにスタティック・インプリント現象を強制的に発生させて、強誘電体キャパシタのヒステリシス特性をシフトさせる。このヒステリシス特性のシフトは、本来のＲＯＭデータに対しては、読み出しマージンを増加させる方向へ発生する。
【００１８】
図２に、ベーク処理工程によりシフトした強誘電体キャパシタのヒステリシス特性を示す。
【００１９】
図２（ａ）は、逆極性のデータとして‘０’を書き込んでベーク処理したときの強誘電体キャパシタのヒステリシス特性を示す。
【００２０】
ヒステリシス特性は、ベーク処理により図の破線で示す特性から実線で示す特性へと、図の左方向へシフトする。
【００２１】
その結果、この実線で示すヒステリシス特性を有する強誘電体キャパシタへＲＯＭデータとして‘１’を書き込むと、そのデータを読み出したときの読み出しマージン（‘１’ レベルと‘０’レベルの差）ｍ１は、ベーク処理前のヒステリシス特性における読み出しマージンｍ０よりも増加する。
【００２２】
図２（ｂ）は、逆極性のデータとして‘１’を書き込んでベーク処理したときの強誘電体キャパシタのヒステリシス特性を示す。
【００２３】
ヒステリシス特性は、ベーク処理により図の破線で示す特性から実線で示す特性へと、図の右方向へシフトする。
【００２４】
その結果、この実線で示すヒステリシス特性を有する強誘電体キャパシタへＲＯＭデータとして‘０’を書き込むと、この場合も、そのデータを読み出したときの読み出しマージンｍ１は、ベーク処理前のヒステリシス特性における読み出しマージンｍ０よりも増加する。
【００２５】
次に、ＲＯＭデータが書き込まれた強誘電体メモリにおけるダイナミック・インプリント現象について説明する。
【００２６】
ＲＯＭデータが書き込まれた強誘電体メモリからは常に同じ値のデータしか読み出されないため、通常、高温放置で生じるスタティック・インプリントとともに、読み出しを繰り返すたびに強誘電体キャパシタのヒステリシス特性がシフトするダイナミック・インプリント現象が発生する。このダイナミック・インプリント現象によるヒステリシス特性のシフトは、逆データを書き込んでのベーク処理によるシフトの方向とは逆方向に発生する。
【００２７】
図３に、ダイナミック・インプリント現象によりシフトする強誘電体キャパシタのヒステリシス特性を示す。
【００２８】
図３（ａ）は、図２（ａ）のベーク処理後のヒステリシス特性（実線）に対して、ダイナミック・インプリント現象によりシフトしたヒステリシス特性（破線）を示す。
【００２９】
この場合、ダイナミック・インプリント現象によりシフトの方向は、図の右方向となる。したがって、シフト後のヒステリシス特性におけるデータの読み出しマージンｍ２は、当初の読み出しマージンｍ１より減少する。
【００３０】
図３（ｂ）は、図２（ｂ）のベーク処理後のヒステリシス特性（実線）に対して、ダイナミック・インプリント現象によりシフトしたヒステリシス特性（破線）を示す。
【００３１】
この場合、ダイナミック・インプリント現象によりシフトの方向は、図の左方向となる。この場合も、シフト後のヒステリシス特性におけるデータの読み出しマージンｍ２は、当初の読み出しマージンｍ１より減少する。
【００３２】
このように、ダイナミック・インプリント現象が発生すると、ＲＯＭデータが書き込まれた強誘電体メモリのデータ読み出しマージンは減少する。
【００３３】
しかし、本実施例の方法によるＲＯＭデータの書き込みを行った強誘電体メモリは、ベーク処理により、使用開始時の読み出しマージンが増加している。したがって、使用中にダイナミック・インプリント現象が発生し、読み出しマージンが減少するようになっても、読み出しエラーが発生するまでには余裕がある。
【００３４】
すなわち、本実施例によれば、従来に比べて、ＲＯＭを形成する強誘電体メモリのダイナミック・インプリント現象に対するデータ読み出しマージンを改善することができる。
【実施例２】
【００３５】
本実施例では、ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリを備える半導体記憶装置の例を示す。
【００３６】
図４は、本発明の実施例２に係る半導体記憶装置の構成の例を示すブロック図である。
【００３７】
本実施例の半導体記憶装置１００は、強誘電体メモリ１と、動作制御回路２と、を備える。強誘電体メモリ１は、ＲＯＭ領域１１とＲＡＭ領域１２とに区分される。
【００３８】
本実施例では、ＲＯＭ領域１１へのＲＯＭデータの書き込みに、実施例１で示した製造方法を用いる。そのＲＯＭデータの書き込みを行うとき、ＲＡＭ領域１２に何らかのデータが書き込まれていると、ベーク処理によりＲＡＭ領域１２にもスタティック・インプリント現象が発生する。その結果、実使用時のＲＡＭ領域１２の読み出しマージンが減少する可能性がある。
【００３９】
そこで、動作制御回路２が、ＲＯＭ領域１１とＲＡＭ領域１２とを独立に活性化させるように、強誘電体メモリ１の動作を制御する。
【００４０】
ＲＯＭデータの書き込みを行うときは、動作制御回路２が、ＲＯＭ領域１１のみを活性化させ、ＲＡＭ領域１２は活性化させない。これにより、ＲＡＭ領域１２にはデータが何も書きこまれないため、ベーク処理をおこなっても、ＲＡＭ領域１２にはスタティック・インプリント現象が発生しない。
【００４１】
活性化の具体的な方法として、図４では、ＲＯＭ領域１１のプレート線ＰＬ１の電位とＲＡＭ領域１２のプレート線ＰＬ２の電位を個別に制御する例を示している。ＲＯＭデータの書き込みを行うときは、ＲＯＭ領域１１のプレート線ＰＬ１にのみ、所定のプレート線電位を供給する。
【００４２】
図５に、本実施例におけるＲＯＭデータの書き込み処理フローの例をフロー図で示す。
【００４３】
本実施例におけるＲＯＭデータの書き込み処理フローは、図１に示したフローの前に、動作制御回路２を用いてＲＯＭ領域１１のみを活性化させる工程（工程Ｓ１１）を追加したものである。
【００４４】
以降の処理（工程Ｓ０１〜Ｓ０３）は、図１のフローで同一の符号が付されている処理と同一であるので、ここではその説明を省略する。
【００４５】
なお、ＲＯＭ領域１１とＲＡＭ領域１２とを独立に活性化させる方法として、図３ではプレート線ＰＬ１、ＰＬ２を制御する例を示したが、活性化制御の方法はこれに限るものではない。
【００４６】
例えば、図５に示す動作制御回路２Ａのように、ＲＯＭ領域１１のワード線ＷＬ１へのアクセスとＲＡＭ領域１２のワード線ＷＬ２へのアクセスを個別に制御するようにしてもよい。この場合、ＲＯＭデータの書き込みを行うとき、動作制御回路２Ａは、ＲＯＭ領域１１のワード線ＷＬ１にのみ、アクセスを許可する。
【００４７】
このような本実施例によれば、ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリであっても、ＲＡＭ領域の読み出しマージンを減少させることなく、ＲＯＭ領域のダイナミック・インプリント現象に対するデータ読み出しマージンを改善することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１に係る半導体記憶装置の製造方法の例を示す処理フロー図。
【図２】ベーク処理によるヒステリシス特性のシフトを示す説明図。
【図３】ダイナミック・インプリント現象によるヒステリシス特性のシフトを示す説明図。
【図４】本発明の実施例２に係る半導体記憶装置の構成の例を示すブロック図。
【図５】本発明の実施例２に係る半導体記憶装置の製造方法の例を示す処理フロー図。
【図６】本発明の実施例２に係る半導体記憶装置の構成の別の例を示すブロック図。
【符号の説明】
【００４９】
１ 強誘電体メモリ
１１ ＲＯＭ領域
１２ ＲＡＭ領域
２、２Ａ 動作制御回路
１００ 半導体記憶装置
【特許請求の範囲】
【請求項１】
ＲＯＭを形成する強誘電体メモリを備える半導体記憶装置の製造方法であって、
ＲＯＭデータと逆極性のデータを前記強誘電体メモリへ書き込む工程と、
所定時間のベーク処理を実行する工程と、
ＲＯＭデータを前記強誘電体メモリへ書き込む工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項２】
ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリを備える半導体記憶装置の製造方法であって、
ＲＯＭ／ＲＡＭ領域を独立に制御する回路を形成する工程と、
ＲＯＭデータと逆極性のデータを前記ＲＯＭ領域へ書き込む工程と、
所定時間のベーク処理を実行する工程と、
ＲＯＭデータを前記ＲＯＭ領域へ書き込む工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項３】
ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリと、
前記ＲＯＭ領域と前記ＲＡＭ領域とを独立に動作させる動作制御回路と
を備える半導体記憶装置であって、
前記ＲＯＭ領域へのＲＯＭデータの書き込みが、請求項２に記載の製造方法により行われることを特徴とする半導体記憶装置。
【請求項４】
前記活性化制御回路が、
前記ＲＯＭ領域のプレート線の電位と前記ＲＡＭ領域のプレート線の電位を個別に制御することにより、前記ＲＯＭ領域と前記ＲＡＭ領域とを独立に動作させる
ことを特徴とする請求項３に記載の半導体記憶装置。
【請求項５】
前記活性化制御回路が、
ワード線へのアクセスを制御することにより、前記ＲＯＭ領域と前記ＲＡＭ領域とを独立に動作させる
ことを特徴とする請求項３に記載の半導体記憶装置。
【請求項１】
ＲＯＭを形成する強誘電体メモリを備える半導体記憶装置の製造方法であって、
ＲＯＭデータと逆極性のデータを前記強誘電体メモリへ書き込む工程と、
所定時間のベーク処理を実行する工程と、
ＲＯＭデータを前記強誘電体メモリへ書き込む工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項２】
ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリを備える半導体記憶装置の製造方法であって、
ＲＯＭ／ＲＡＭ領域を独立に制御する回路を形成する工程と、
ＲＯＭデータと逆極性のデータを前記ＲＯＭ領域へ書き込む工程と、
所定時間のベーク処理を実行する工程と、
ＲＯＭデータを前記ＲＯＭ領域へ書き込む工程と
を有することを特徴とする半導体記憶装置の製造方法。
【請求項３】
ＲＯＭ領域とＲＡＭ領域とに区分される強誘電体メモリと、
前記ＲＯＭ領域と前記ＲＡＭ領域とを独立に動作させる動作制御回路と
を備える半導体記憶装置であって、
前記ＲＯＭ領域へのＲＯＭデータの書き込みが、請求項２に記載の製造方法により行われることを特徴とする半導体記憶装置。
【請求項４】
前記活性化制御回路が、
前記ＲＯＭ領域のプレート線の電位と前記ＲＡＭ領域のプレート線の電位を個別に制御することにより、前記ＲＯＭ領域と前記ＲＡＭ領域とを独立に動作させる
ことを特徴とする請求項３に記載の半導体記憶装置。
【請求項５】
前記活性化制御回路が、
ワード線へのアクセスを制御することにより、前記ＲＯＭ領域と前記ＲＡＭ領域とを独立に動作させる
ことを特徴とする請求項３に記載の半導体記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−４９７７８（Ｐ２０１０−４９７７８Ａ）
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００８−２１５８４９（Ｐ２００８−２１５８４９）
【出願日】平成２０年８月２５日（２００８．８．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願日】平成２０年８月２５日（２００８．８．２５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]