【課題】キャパシタを形成する領域の占有面積を縮小する。
【解決手段】本実施形態の半導体装置は、半導体基板１０内に設けられた半導体領域ＡＡＣと、半導体領域ＡＡＣ内に設けられる複数のキャパシタＣｍ，Ｃｎを含むキャパシタ群と、を具備し、キャパシタＣｍ，Ｃｎのそれぞれは、半導体領域ＡＡＣ上のキャパシタ絶縁膜４２Ａと、キャパシタ絶縁膜４２Ａ上のキャパシタ電極３４Ａｍ，３４Ａｍと、キャパシタ電極３４Ａｍ，３４Ａｍに隣接する拡散層３２Ａとを有し、を有し、キャパシタ電極３４Ａｍ，３４Ａｎに接続される配線２９ｍ，２９ｎのそれぞれは、キャパシタＣｍ，Ｃｎ毎に電気的に分離され、キャパシタ電極Ｃｍ，Ｃｎのそれぞれに異なる電位Ｖｍ，Ｖｎが印加されている。 （もっと読む）

【課題】ボンディングパッドの直下の酸化膜を壊すことなくウエハテストを行う。
【解決手段】半導体基板９と、半導体基板９上に形成された５層の配線層と、前記５層の配線層のうち、最上層の第５配線層５に形成され、それぞれ一部が露出した複数のボンディングパッド５ｅと、半導体基板９上に形成され、かつボンディングパッド５ｅの下において平面視でボンディングパッド５ｅと重なる位置に配置され、さらにボンディングパッド５ｅと電気的に接続されたトランジスタ素子等の能動素子と、を有しており、ボンディングパッド５ｅの直下には、５層の配線層のうちのいずれの配線層も設けられていない緩衝膜７が形成されている。 （もっと読む）

【課題】トリミング素子からのトリミング時の気化ガスの圧力によりトリミング素子の下部の層間絶縁膜にクラックが入るのを防止する。
【解決手段】層間絶縁膜２上にトリミング素子Ｔを形成する。トリミング素子Ｔの上を層間絶縁膜３ａで被覆する。トリミング素子Ｔの斜め上方領域の層間絶縁膜３ａ上にクラック誘導体Ｇを形成する。トリミング素子Ｔ及びクラック誘導体Ｇはレーザー光の照射領域に配置される。レーザー光を照射すると、トリミング素子Ｔの周辺及びクラック誘導体Ｇの周辺の層間絶縁膜３ａ等に重畳して広く延在する高温領域６が形成され、該高温化した層間絶縁膜３ａ等の剛性が低下する。その結果、トリミング素子Ｔの上辺のコーナー部に気化ガスの圧力がかかりやすくなり、トリミング素子Ｔの下辺のコーナー部にかかる気化ガスの圧力が小さくなるので、トリミング素子Ｔの下側の層間絶縁膜２のクラック５発生を防止できる。 （もっと読む）

【課題】化合物半導体材料を節減しつつ化合物半導体を用いた高性能な半導体素子を得ることができる半導体装置、半導体回路基板および半導体回路基板の製造方法を提供する。
【解決手段】半導体回路基板が、トランジスタ形成基板１０と回路形成基板５０とを有する。トランジスタ形成基板１０は、ＧａＮ基板であり、表面にＢＪＴ４０が形成されている。トランジスタ形成基板１０の裏面は平滑であり、かつ裏面にコンタクト領域を有する。回路形成基板５０は、化合物半導体以外の材料で形成され、半導体能動素子を有さない。回路形成基板５０は、平滑な表面、表面に露出するように埋め込まれたコンタクト領域５２、５４、および受動回路（図示せず）を有する。トランジスタ形成基板１０と回路形成基板５０は、絶縁膜等の他の膜を介在させずに直接に接合している。 （もっと読む）

【課題】本発明は、低漏出のデータ保持回路のためのシステム及び方法を提供する。
【解決手段】集積回路は、第１の回路と、スリープトランジスタ回路とを有する。第１の回路は、入力信号を受信して、その入力信号を処理する。第１の回路は、また、漏れの少ないスリープ状態でデータを保持する。スリープトランジスタ回路は、第１の回路へ結合されており、負の電圧を有するスリープ信号を受信する。スリープ回路は、第１の回路でデータを保持している間、スリープ信号に基づいて、漏れが少なくなるようスリープ状態で第１の回路の電力消費を低減する。 （もっと読む）

【課題】スタンバイ状態への設定と解除が頻繁に繰り返されることにより、消費電力が増大することを避けることのできる半導体装置を提供する。
【解決手段】内部回路５０と、第１制御信号を受けて内部回路への電源供給を制御する電源制御回路４０と、第２制御信号を受けて第１制御信号を出力する制御信号発生回路３０と、を備え、制御信号発生回路３０は、第２制御信号の非活性期間が第１の期間未満であるときに第１制御信号を非活性状態とせず、第１の期間以上であるときに第１制御信号を非活性状態とする。 （もっと読む）

【課題】ＳＯＩ基板に形成されたＭＯＳトランジスタを含む半導体集積回路装置において、半導体集積回路装置に入力される電源電圧が高い場合であっても、ＳＯＩ基板のＢＯＸ酸化膜やシリコン層を厚くすることなく、回路動作を安定させる。
【解決手段】ＭＯＳトランジスタＭ１〜Ｍ９は、シリコン基板、ＢＯＸ酸化膜及びシリコン活性層を有するＳＯＩ基板に形成され、かつ、ソース拡散層の底部及びドレイン拡散層の底部がＢＯＸ酸化膜に到達して形成されている。エンハンスメント型ＰｃｈＭＯＳトランジスタＭ３，Ｍ４、Ｍ５，Ｍ７は、デプリーション型ＮｃｈＭＯＳトランジスタＭ１０を介して、電源電圧が入力される電源端子ＶＤＤに接続されている。ＭＯＳトランジスタＭ１０は、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。 （もっと読む）

【課題】トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。
【解決手段】半導体層１に凹溝１１が形成され、その凹溝１１内にゲート酸化膜４が形成され、その凹溝１１内にポリシリコンなどからなるゲート電極５が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域１０を有している。そして、金属膜からなるゲート配線９とコンタクトするため、ゲート電極５と連続してゲートパッド部５ａが設けられるが、そのゲートパッド部５ａが凹溝１１と同時に設けられる凹部１２内に形成されている。 （もっと読む）

【課題】 静電気を集積回路装置の特定の端子に誘導し、さらに静電気が誘導される端子を含む特定の出力セルのみで静電気耐圧を強化することで大多数の入出力セルのサイズを小さくすること。
【解決手段】 電気光学装置２００は、電気光学パネル１００と、それを駆動する集積回路装置１とを含む。電気光学パネルは、第１基体１１０に形成された複数のセグメント電極１１２と、第２基体１２０に形成された共通電極１２２とを含む。集積回路装置は、複数のセグメント電極専用端子ＳＥＧ１〜ＳＥＧｍ−２と、共通電極専用端子ＴＰ０，ＴＰ１とを含む。電気光学装置２００は、複数のセグメント電極と複数のセグメント電極専用端子とをそれぞれ接続する複数の第１配線２２０と、共通電極と少なくとも一つの共通電極専用端子とを接続する第２配線２３０とを含み、第２配線のインピーダンスが複数の第１配線の各々のインピーダンスよりも小さい。 （もっと読む）

【課題】ロジック電圧を下げた場合に遅延差の増加量を抑えることができ、出力リファレンス信号に対する出力データ信号の相対的遅延のより狭い最大値と最小値の幅の仕様に対応できる半導体集積回路を提供する。
【解決手段】第１の電圧の供給を受けて動作するロジック部１１０と、第１の電圧と異なる第２の電圧の供給を受けてリファレンス信号およびデータ信号を出力する出力部１３０と、ロジック部から出力されるリファレンス信号およびデータ信号に遅延を与えて出力部に入力する中間部１２０と、を有し、出力リファレンス信号に対する出力データ信号の相対的遅延の最大値、最小値で定義されるＡＣ特性が規定され、中間部は、出力部とロジック部の出力との間に、第１の電圧と分離された第３の電圧の供給を受けてデータ信号に遅延を与えて第２の電圧領域の出力部に入力する遅延部を含む。 （もっと読む）