【課題】従来に比して高いＥＳＤ耐量性能を有するＥＳＤ保護回路を備えた半導体装置、およびその製造方法を提供する。
【解決手段】内部回路に用いられる第１の半導体素子と、静電気による内部回路の破壊を抑制するＥＳＤ保護回路として用いられる第２の半導体素子とを備える半導体装置の製造方法であって、基板に第１の半導体素子および第２の半導体素子各々についての端子領域層を形成する端子領域層形成ステップと、基板上の前記第２の半導体素子の端子領域層を除く領域について結晶欠陥を形成させる処理を施す欠陥形成ステップと、金属膜を第１の半導体素子および第２の半導体素子各々の端子領域層表面に形成する金属膜形成ステップと、金属膜と、第１の半導体素子および第２の半導体素子各々の端子領域層とをシリサイド化するシリサイド化ステップとを含む、半導体装置の製造方法である。 （もっと読む）

【課題】トランジスタが有するしきい値相当分の電圧／電流のロスを低減し、プロセスの簡略化、及び回路構成の簡素化を目的とした整流特性を有する半導体装置（ＲＦＩＤ）を提供する。
【解決手段】無線によりデータの交信が可能な半導体装置（ＲＦＩＤ）を構成する素子に整流回路を設ける。整流回路において、電波を受信するアンテナと整流回路のトランジスタのゲートとドレイン端子との間に、コイルを重ねて配置することで、電波を受信するアンテナとコイルの結合を利用して、ダイオード単体と比較しダイオードとコイルが出力する電圧を大きくし、整流効率を向上させる。 （もっと読む）

【課題】より低コストで、より信頼性の高いＭＩＭキャパシタを有する、より信頼性の高い半導体装置、およびその製造方法を提供する。
【解決手段】本製造方法は、半導体基板ＳＵＢを準備する工程と、半導体基板ＳＵＢの一方の主表面上に、アルミニウム層ＡＣ１を有する第１の金属電極ＬＥＬ１と、第１の金属電極ＬＥＬ１上の誘電体層ＤＥＣと、誘電体層ＤＥＣ上の第２の金属電極ＵＥＬとを形成する工程とを備える。第１の金属電極ＬＥＬ１を形成する工程においては、表面がＲｍａｘ＜８０ｎｍ、Ｒｍｓ＜１０ｎｍ、Ｒａ＜９ｎｍの関係を満たすように、アルミニウム層ＡＣ１が形成される。第１の金属電極ＬＥＬ１を形成する工程には、少なくとも１層の第１のバリア層Ｔ１を形成する工程と、第１のバリア層Ｔ１上に、アルミニウム層ＡＣ１を形成する工程と、アルミニウム層ＡＣ１を構成する結晶を再結晶化する工程とを含んでいる。 （もっと読む）

【課題】Ｊ−ＦＥＴを増幅回路装置として採用する場合に、意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発することを回避する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。ｎ型半導体基板上にバックゲート領域となるｐ型半導体層を設けてｐｎ接合を形成し、この接合容量をハイパスフィルタ５の容量とする。 （もっと読む）

【課題】設計期間が短く、面積効率が高く、電源配線における電圧降下が小さな半導体チップと、その設計方法を提供する。
【解決手段】この半導体チップは、複数の電源ドメインＤ１〜Ｄ４に分割された内部回路２を備える。互いに異なる電流駆動能力を有する複数種類のレギュレータＲ１，Ｒ２を予め準備しておき、各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要なレギュレータの種類と数を選択し、選択した１または２以上のレギュレータによって当該電源領域用の電源回路を構成する。したがって、設計期間が短くて済む。 （もっと読む）

【課題】 パワートランジスタ及びＳＢＤ素子を有する半導体装置において、ＳＢＤ素子の耐圧を高める。
【解決手段】 半導体装置は、半導体基板の主面に第１および第２領域を有し、前記第１および第２領域内にはそれぞれ複数の第１および第２導電体が形成され、前記第１領域内の隣接する第１導電体間には、第１半導体領域と、前記第１半導体領域内にあって第１半導体領域と逆の導電型を持つ第２半導体領域とが形成され、前記第２領域内の隣接する第２導電体間には、前記第２半導体領域と同導電型でかつ第２半導体領域より低濃度の第３半導体領域が形成され、前記第３半導体領域の下には第３半導体領域と同導電型で、かつ第３半導体領域より高濃度の第４半導体領域が形成され、前記第２領域の半導体基板上には金属が形成され、前記金属は前記第２半導体領域と電気的に接続され、前記第３半導体領域は、前記金属と接触しショットキー接合を形成している。 （もっと読む）

【課題】補償容量素子を構成する容量絶縁膜が破壊されることのない半導体装置を提供する。
【解決手段】第１の電圧が供給される第１の電源端子２９と、第２の電圧が供給される第２の電源端子２３と、容量絶縁膜４２と該容量絶縁膜４２を挟んで形成される第１及び第２電極とを其々備えており、前記第１及び第２の電源端子間に直列に設けられる複数の補償容量素子４と、奇数番目の前記補償容量素子４と次の偶数番目の前記補償容量素子４とを各々接続する第１の配線層に形成された第１の容量接続配線と、偶数番目の前記補償容量素子４と次の奇数番目の前記補償容量素子４とを各々接続する第２の配線層に形成された第２の容量接続配線と、前記第１及び第２の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線５と、を備える。 （もっと読む）

【課題】小面積で、ＥＳＤ強度を向上させた保護回路を提供する。
【解決手段】接地電位線から電源電圧線への方向が電流の順方向となる第１のダイオードと、接地電位線から信号線への方向が電流の順方向となる第２のダイオードと、接地電位線から電源電圧線への方向が電流の順方向となる第３のダイオードと、信号線から電源電圧線への方向が電流の順方向となる第４のダイオードと、を有する。第１および第２のダイオードは、接地電位線に接続された第１の拡散層を共有し、第３および第４のダイオードは、電源電圧線に接続された、第１の拡散層とは異種の導電性の第２の拡散層を共有している構成である。 （もっと読む）

【課題】主スイッチング素子の温度の急上昇に対応することができ、主スイッチング素子の保護を十分に行うことができる半導体装置を提供する。
【解決手段】半導体装置１００は、横型構造のパワーＩＧＢＴである主スイッチング素子６０と横型構造のサイリスタである感熱素子７０とを備える。主スイッチング素子６０と感熱素子７０とが同一のＰ⁻型半導体基板１上に形成されている。感熱素子７０のアノード電極２２が、主スイッチング素子６０のゲート電極８と電気的に接続されている。感熱素子７０のカソード電極２０が、主スイッチング素子６０のエミッタ／ソース電極９と電気的に接続されている。 （もっと読む）

【課題】ターンオン時に問題となるダイオードの逆回復電流低減等の特性について所望の特性を得られるようにする。
【解決手段】ダイオードＤ３およびインダクタＬ１による直列回路がダイオードＤ１に並列接続されているため、負荷電流が還流するときにはインダクタＬ１の作用によってダイオードＤ３の順方向に流れ続けやすくなる（図５（ｂ））。また、トランジスタＭ２のゲートに第１オン制御電圧が印加される前にトランジスタＭ１のゲートに０を超える電圧で且つトランジスタＭ１のしきい値電圧Ｖｔｈ未満の第２オン制御電圧（ＯＮ’：図５（ａ）、図５（ｂ））を印加している。インダクタＬ１およびダイオードＤ３に流れ続けているときに、ダイオードＤ１に逆回復電流が流れる。 （もっと読む）