半導体チップおよびその設計方法
【課題】設計期間が短く、面積効率が高く、電源配線における電圧降下が小さな半導体チップと、その設計方法を提供する。
【解決手段】この半導体チップは、複数の電源ドメインＤ１〜Ｄ４に分割された内部回路２を備える。互いに異なる電流駆動能力を有する複数種類のレギュレータＲ１，Ｒ２を予め準備しておき、各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要なレギュレータの種類と数を選択し、選択した１または２以上のレギュレータによって当該電源領域用の電源回路を構成する。したがって、設計期間が短くて済む。
【解決手段】この半導体チップは、複数の電源ドメインＤ１〜Ｄ４に分割された内部回路２を備える。互いに異なる電流駆動能力を有する複数種類のレギュレータＲ１，Ｒ２を予め準備しておき、各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要なレギュレータの種類と数を選択し、選択した１または２以上のレギュレータによって当該電源領域用の電源回路を構成する。したがって、設計期間が短くて済む。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体チップおよびその設計方法に関し、特に、複数の電源領域に分割された内部回路を備えた半導体チップと、その設計方法に関する。
【背景技術】
【０００２】
従来の第１の半導体チップでは、内部回路が複数の電源領域に分割され、各電源領域毎にレギュレータが設けられている。各レギュレータは、その最大出力電流が対応の電源領域の最大負荷電流よりも大きくなるように設計される（たとえば、特許文献１参照）。
【０００３】
また、従来の第２の半導体チップでは、内部回路が複数の電源領域に分割され、各電源領域毎に１または２以上のレギュレータ単位回路が設けられている。各電源領域に対応するレギュレータ単位回路の数は、当該電源領域に対応する１または２以上のレギュレータ単位回路の出力電流の和が当該電源領域の最大負荷電流よりも大きくなるように設計される（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１１６４０号公報
【特許文献２】特開２００２−８３８７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の第１の半導体チップでは、電源領域の数が増えると、レギュレータの種類が増えて設計期間が長くなると言う問題がある。また、電源領域の最大負荷電流が変更されると、レギュレータを再度設計する必要がある。なお、電流駆動能力が大きな１個のレギュレータを複数の電源領域に対して共通に設けると、電源配線における電圧降下（電流ドロップ）が大きくなる。
【０００６】
また、従来の第２の半導体チップによれば、第１の半導体チップの問題点を解決することができる。しかし、第２の半導体チップでは、レギュレータの面積効率が低下し、面積が増大すると言う問題がある。また、多数のレギュレータ単位回路に参照電圧を供給する基準電圧源の負荷が増大し、基準電圧バッファのサイズが大きくなる。
【０００７】
それゆえに、この発明の主たる目的は、設計期間が短く、面積効率が高く、電源配線における電圧降下が小さな半導体チップと、その設計方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明に係る半導体チップは、複数の電源領域に分割された内部回路と、各電源領域に対応して設けられ、対応の電源領域に電源電圧を与える電源回路とを備えた半導体チップであって、互いに異なる電流駆動能力を有する複数種類のレギュレータが予め準備されており、各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要なレギュレータの種類と数が選択され、選択された１または２以上のレギュレータによって当該電源領域用の電源回路が構成されている。
【発明の効果】
【０００９】
この発明によれば、予め準備した複数種類のレギュレータを組み合わせて各電源領域の電源回路を構成するので、各電源領域毎に電源回路を設計する場合に比べて設計期間が短くて済む。また、複数種類のレギュレータを用いるので、１種類のレギュレータ単位回路を用いる場合に比べて面積効率が高くなる。また、各電源領域毎に電源回路を設けるので、複数の電源領域に共通に１つの電源回路を設ける場合に比べ、電源配線における電圧降下が小さくなる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による半導体チップの構成を示すブロック図である。
【図２】この発明の実施の形態２による半導体チップの構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
［実施の形態１］
本願の実施の形態１による半導体チップは、四角形の半導体基板１を備える。半導体基板１の表面には、所定の動作を行なう内部回路２が形成されており、その内部回路２は複数（本実施の形態１では４個）の電源ドメイン（電源領域）Ｄ１〜Ｄ４に分割されている。電源ドメインＤ１〜Ｄ４の電源配線は、互いに分離されている。電源ドメインＤ１〜Ｄ４の最大負荷電流は、それぞれ６０ｍＡ，１６ｍＡ，４ｍＡ，１ｍＡである。
【００１２】
また、半導体基板１の表面には、参照電圧を発生する１個の参照電圧源３と、電源ドメインＤ１に電源電圧を与える３個のレギュレータＲ１と、電源ドメインＤ２に電源電圧を与える１個のレギュレータＲ１とが設けられている。さらに、半導体基板１の表面には、電源ドメインＤ３に電源電圧を与える２個のレギュレータＲ２と、電源ドメインＤ４に電源電圧を与える１個のレギュレータＲ２とが設けられている。レギュレータＲ１，Ｒ２の最大出力電流（電流駆動能力）は、それぞれ２０ｍＡ，２ｍＡである。
【００１３】
参照電圧源３は、たとえば電源ドメインＤ４の近傍に配置され、参照電圧を発生する。この参照電圧は、各レギュレータに与えられる。レギュレータＲ１，Ｒ２の各々は、参照電圧源３からの参照電圧に基づいて電源電圧を生成し、その電源電圧を対応の電源ドメインに与える。
【００１４】
３個のレギュレータＲ１は、電源ドメインＤ１の近傍に分散配置されており、合計６０ｍＡ（＝３×２０ｍＡ）の電流駆動能力を有し、電源ドメインＤ１に電源電流を供給する。１個のレギュレータＲ１は、電源ドメインＤ２の近傍に配置されており、２０ｍＡの電流駆動能力を有し、電源ドメインＤ２に電源電流を供給する。
【００１５】
また、２個のレギュレータＲ２は、電源ドメインＤ３の近傍に分散配置されており、合計４ｍＡ（＝２×２ｍＡ）の電流駆動能力を有し、電源ドメインＤ３に電源電流を供給する。１個のレギュレータＲ２は、２ｍＡの電流駆動能力を有し、電源ドメインＤ４に電源電流を供給する。
【００１６】
この半導体チップの設計段階においては、複数種類（本実施の形態１では２種類である）のレギュレータＲ１，Ｒ２の設計図が予め準備されている。各電源ドメイン毎に、当該電源ドメインの最大負荷電流を供給するために必要なレギュレータの種類と数が選択される。
【００１７】
すなわち、電源ドメインＤ１に対しては、電源ドメインＤ１の最大負荷電流（６０ｍＡ）を供給するために、３個のレギュレータＲ１が選択される。選択された３個のレギュレータＲ１は、電源ドメインＤ１の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ１の近傍に分散配置される。
【００１８】
電源ドメインＤ２に対しては、電源ドメインＤ２の最大負荷電流（１６ｍＡ）を供給するために、１個のレギュレータＲ１が選択される。選択された１個のレギュレータＲ１は、電源ドメインＤ２の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ２の近傍に配置される。
【００１９】
電源ドメインＤ３に対しては、電源ドメインＤ３の最大負荷電流（４ｍＡ）を供給するために、２個のレギュレータＲ２が選択される。選択された２個のレギュレータＲ２は、電源ドメインＤ３の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ３の近傍に分散配置される。
【００２０】
電源ドメインＤ４に対しては、電源ドメインＤ４の最大負荷電流（１ｍＡ）を供給するために、１個のレギュレータＲ２が選択される。選択された１個のレギュレータＲ２は、電源ドメインＤ４の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ４の近傍に配置される。
【００２１】
この実施の形態１では、複数種類のレギュレータの設計図を予め準備しておき、各電源ドメイン毎にレギュレータの種類と個数を決定するので、各電源ドメイン毎にレギュレータを設計する場合に比べ、設計期間が短くて済む。
【００２２】
また、複数種類のレギュレータを用いるので、１種類のレギュレータ単位回路を用いる場合に比べ、面積効率が高くなる。
【００２３】
また、各電源ドメイン毎にレギュレータを設けるので、複数の電源ドメインに共通に１つのレギュレータを設ける場合に比べ、電源配線における電圧降下が小さくなる。
【００２４】
［実施の形態２］
図２は、この発明の実施の形態２による半導体チップの構成を示すブロック図であって、図１と対比される図である。図２を参照して、この半導体チップが図１の半導体チップと異なる点は、２個のレギュレータＲ２と、４個のレギュレータＲ３とが追加されている点である。レギュレータＲ３は、参照電圧源３からの参照電圧に基づいて電源電圧を生成する。レギュレータＲ３の電流駆動能力は、０．２ｍＡである。
【００２５】
追加された２個のレギュレータＲ２は、それぞれ電源ドメインＤ１，Ｄ２の近傍に配置され、それぞれ電源ドメインＤ１，Ｄ２に電源電圧および電源電流を供給する。追加された４個のレギュレータＲ３は、ともに参照電圧源３の近傍に配置され、それぞれ電源ドメインＤ１〜Ｄ４に電源電圧および電源電流を供給する。
【００２６】
また、この半導体チップは、データの保持のみを行なうスタンバイモードと、データの保持、書込、読出、演算を行なうアクティブモードとを有する。スタンバイモードでは、消費電流が小さいので、レギュレータＲ３のみが活性化される。なお、スタンバイモードでは消費電流が小さく、電源配線における電圧降下は問題にならないので、４つのレギュレータＲ３を１箇所にまとめて配置することが可能となっている。
【００２７】
アクティブモードでは、消費電流が大きいので、全てのレギュレータＲ１〜Ｒ３が活性化される。なお、スタンバイモード時にレギュレータＲ１，Ｒ２を非活性化させるのは、スタンバイモード時にレギュレータＲ１，Ｒ２を活性化させると、レギュレータＲ１，Ｒ２において無駄な電流が消費されるからである。
【００２８】
また、電源が遮断された状態からアクティブモードに移行する遮断復帰や電源投入立ち上げの際に、大容量の電源ドメインＤ１，Ｄ２において急にレギュレータＲ１を活性化させると、突入電流が流れ、電源電圧が不安定になる。そこで、それらの場合は、まずレギュレータＲ２を活性化させて電源配線を充電した後にレギュレータＲ１を活性化させる。これにより、電源電圧の安定化を図ることができる。
【００２９】
この半導体チップの設計段階においては、複数種類（本実施の形態２では３種類である）のレギュレータＲ１〜Ｒ３の設計図が予め準備されている。各電源ドメイン毎に、当該電源ドメインの最大負荷電流を供給するために必要であり、かつ当該電源ドメインの動作モードを行なうために必要なレギュレータの種類と数が選択される。
【００３０】
すなわち、電源ドメインＤ１に対しては、電源ドメインＤ１の最大負荷電流（６０ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、３個のレギュレータＲ１と、１個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択された３個のレギュレータＲ１と１個のレギュレータＲ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ１の近傍に分散配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３１】
電源ドメインＤ２に対しては、電源ドメインＤ２の最大負荷電流（１６ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、１個のレギュレータＲ１と、１個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択されたレギュレータＲ１，Ｒ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ２の近傍に配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３２】
電源ドメインＤ３に対しては、電源ドメインＤ３の最大負荷電流（４ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、２個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択された２個のレギュレータＲ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ３の近傍に分散配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３３】
電源ドメインＤ４に対しては、電源ドメインＤ４の最大負荷電流（１ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、１個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択された１個のレギュレータＲ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ４の近傍に配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３４】
この実施の形態２では、実施の形態１と同じ効果が得られる他、スタンバイモード時における消費電流の低減化を図ることができる。また、遮断復帰や電源投入立ち上げの際に突入電流が発生することを防止することができ、電源電圧の安定化を図ることができる。
【００３５】
［実施の形態２の具体例］
具体的には、電源ドメインＤ１はＣＰＵを含むロジック回路であり、電源ドメインＤ３はＳＲＡＭであり、電源ドメインＤ２，Ｄ４はフラッシュメモリである。フラッシュメモリのメモリセルは、データを記憶するために用いられるＭＯＳ型の第１トランジスタ部と、第１トランジスタ部を選択するためのＭＯＳ型の第２トランジスタ部とを含む。第１トランジスタ部はメモリゲート電極を有し、第２トランジスタ部はコントロール電極を有する。このようなフラッシュメモリは、たとえば国際公開されたＷＯ２００３−０１２８７８号公報に開示されている。
【００３６】
このフラッシュメモリでは、コントロール電極を制御するための電源電圧ＶＣＧには、信頼性の観点から下限電圧が厳しく規定されている。たとえば、電源電圧ＶＣＧの許容範囲は１．５−０．０５Ｖ〜１．５＋０．１５Ｖであるのに対し、フラッシュメモリの他の部分の電源電圧ＶＣＣの許容範囲は１．５±０．１５Ｖである。このため、フラッシュメモリは、電源電圧ＶＣＣを使用する電源ドメインＤ２と、電源電圧ＶＣＧを使用する電源ドメインＤ４とに分割されている。これにより、電源ドメインＤ２の負荷電流変動による電源電圧ＶＣＣの変動が電源ドメインＤ４に及ぶのを防止することができ、電源ドメインＤ４に安定した電源電圧ＶＣＧを供給することができる。なお、電源のオン／オフ制御は、電源ドメインＤ２とＤ４で同時もしくは先にオンした方が後でオフするように行なわれる。
【００３７】
［具体例の変更例］
電源ドメインＤ４の下限電圧の規定が厳しいので、電源ドメインＤ４用のレギュレータＲ２，Ｒ３の出力電圧ＶＣＧを他の電源ドメインＤ１〜Ｄ３用のレギュレータＲ１〜Ｒ３の出力電圧ＶＣＣよりも５０ｍＶだけ高く設定する。電源ドメインＤ４用のレギュレータＲ２，Ｒ３の出力電圧ＶＣＧの典型値は１．５５Ｖとなり、他の電源ドメインＤ１〜Ｄ３用のレギュレータＲ１〜Ｒ３の出力電圧ＶＣＣの典型値は１．５Ｖとなる。これにより、電源ドメインＤ４用のレギュレータＲ２，Ｒ３の出力電圧ＶＣＧの下限値を高く維持できる。
【００３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００３９】
１ 半導体基板、２ 内部回路、３ 参照電圧源、Ｄ１〜Ｄ４ 電源ドメイン、Ｒ１〜Ｒ３ レギュレータ。
【技術分野】
【０００１】
この発明は半導体チップおよびその設計方法に関し、特に、複数の電源領域に分割された内部回路を備えた半導体チップと、その設計方法に関する。
【背景技術】
【０００２】
従来の第１の半導体チップでは、内部回路が複数の電源領域に分割され、各電源領域毎にレギュレータが設けられている。各レギュレータは、その最大出力電流が対応の電源領域の最大負荷電流よりも大きくなるように設計される（たとえば、特許文献１参照）。
【０００３】
また、従来の第２の半導体チップでは、内部回路が複数の電源領域に分割され、各電源領域毎に１または２以上のレギュレータ単位回路が設けられている。各電源領域に対応するレギュレータ単位回路の数は、当該電源領域に対応する１または２以上のレギュレータ単位回路の出力電流の和が当該電源領域の最大負荷電流よりも大きくなるように設計される（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１１６４０号公報
【特許文献２】特開２００２−８３８７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の第１の半導体チップでは、電源領域の数が増えると、レギュレータの種類が増えて設計期間が長くなると言う問題がある。また、電源領域の最大負荷電流が変更されると、レギュレータを再度設計する必要がある。なお、電流駆動能力が大きな１個のレギュレータを複数の電源領域に対して共通に設けると、電源配線における電圧降下（電流ドロップ）が大きくなる。
【０００６】
また、従来の第２の半導体チップによれば、第１の半導体チップの問題点を解決することができる。しかし、第２の半導体チップでは、レギュレータの面積効率が低下し、面積が増大すると言う問題がある。また、多数のレギュレータ単位回路に参照電圧を供給する基準電圧源の負荷が増大し、基準電圧バッファのサイズが大きくなる。
【０００７】
それゆえに、この発明の主たる目的は、設計期間が短く、面積効率が高く、電源配線における電圧降下が小さな半導体チップと、その設計方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明に係る半導体チップは、複数の電源領域に分割された内部回路と、各電源領域に対応して設けられ、対応の電源領域に電源電圧を与える電源回路とを備えた半導体チップであって、互いに異なる電流駆動能力を有する複数種類のレギュレータが予め準備されており、各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要なレギュレータの種類と数が選択され、選択された１または２以上のレギュレータによって当該電源領域用の電源回路が構成されている。
【発明の効果】
【０００９】
この発明によれば、予め準備した複数種類のレギュレータを組み合わせて各電源領域の電源回路を構成するので、各電源領域毎に電源回路を設計する場合に比べて設計期間が短くて済む。また、複数種類のレギュレータを用いるので、１種類のレギュレータ単位回路を用いる場合に比べて面積効率が高くなる。また、各電源領域毎に電源回路を設けるので、複数の電源領域に共通に１つの電源回路を設ける場合に比べ、電源配線における電圧降下が小さくなる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による半導体チップの構成を示すブロック図である。
【図２】この発明の実施の形態２による半導体チップの構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
［実施の形態１］
本願の実施の形態１による半導体チップは、四角形の半導体基板１を備える。半導体基板１の表面には、所定の動作を行なう内部回路２が形成されており、その内部回路２は複数（本実施の形態１では４個）の電源ドメイン（電源領域）Ｄ１〜Ｄ４に分割されている。電源ドメインＤ１〜Ｄ４の電源配線は、互いに分離されている。電源ドメインＤ１〜Ｄ４の最大負荷電流は、それぞれ６０ｍＡ，１６ｍＡ，４ｍＡ，１ｍＡである。
【００１２】
また、半導体基板１の表面には、参照電圧を発生する１個の参照電圧源３と、電源ドメインＤ１に電源電圧を与える３個のレギュレータＲ１と、電源ドメインＤ２に電源電圧を与える１個のレギュレータＲ１とが設けられている。さらに、半導体基板１の表面には、電源ドメインＤ３に電源電圧を与える２個のレギュレータＲ２と、電源ドメインＤ４に電源電圧を与える１個のレギュレータＲ２とが設けられている。レギュレータＲ１，Ｒ２の最大出力電流（電流駆動能力）は、それぞれ２０ｍＡ，２ｍＡである。
【００１３】
参照電圧源３は、たとえば電源ドメインＤ４の近傍に配置され、参照電圧を発生する。この参照電圧は、各レギュレータに与えられる。レギュレータＲ１，Ｒ２の各々は、参照電圧源３からの参照電圧に基づいて電源電圧を生成し、その電源電圧を対応の電源ドメインに与える。
【００１４】
３個のレギュレータＲ１は、電源ドメインＤ１の近傍に分散配置されており、合計６０ｍＡ（＝３×２０ｍＡ）の電流駆動能力を有し、電源ドメインＤ１に電源電流を供給する。１個のレギュレータＲ１は、電源ドメインＤ２の近傍に配置されており、２０ｍＡの電流駆動能力を有し、電源ドメインＤ２に電源電流を供給する。
【００１５】
また、２個のレギュレータＲ２は、電源ドメインＤ３の近傍に分散配置されており、合計４ｍＡ（＝２×２ｍＡ）の電流駆動能力を有し、電源ドメインＤ３に電源電流を供給する。１個のレギュレータＲ２は、２ｍＡの電流駆動能力を有し、電源ドメインＤ４に電源電流を供給する。
【００１６】
この半導体チップの設計段階においては、複数種類（本実施の形態１では２種類である）のレギュレータＲ１，Ｒ２の設計図が予め準備されている。各電源ドメイン毎に、当該電源ドメインの最大負荷電流を供給するために必要なレギュレータの種類と数が選択される。
【００１７】
すなわち、電源ドメインＤ１に対しては、電源ドメインＤ１の最大負荷電流（６０ｍＡ）を供給するために、３個のレギュレータＲ１が選択される。選択された３個のレギュレータＲ１は、電源ドメインＤ１の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ１の近傍に分散配置される。
【００１８】
電源ドメインＤ２に対しては、電源ドメインＤ２の最大負荷電流（１６ｍＡ）を供給するために、１個のレギュレータＲ１が選択される。選択された１個のレギュレータＲ１は、電源ドメインＤ２の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ２の近傍に配置される。
【００１９】
電源ドメインＤ３に対しては、電源ドメインＤ３の最大負荷電流（４ｍＡ）を供給するために、２個のレギュレータＲ２が選択される。選択された２個のレギュレータＲ２は、電源ドメインＤ３の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ３の近傍に分散配置される。
【００２０】
電源ドメインＤ４に対しては、電源ドメインＤ４の最大負荷電流（１ｍＡ）を供給するために、１個のレギュレータＲ２が選択される。選択された１個のレギュレータＲ２は、電源ドメインＤ４の電源回路を構成し、電源配線における電圧降下を抑制するために、電源ドメインＤ４の近傍に配置される。
【００２１】
この実施の形態１では、複数種類のレギュレータの設計図を予め準備しておき、各電源ドメイン毎にレギュレータの種類と個数を決定するので、各電源ドメイン毎にレギュレータを設計する場合に比べ、設計期間が短くて済む。
【００２２】
また、複数種類のレギュレータを用いるので、１種類のレギュレータ単位回路を用いる場合に比べ、面積効率が高くなる。
【００２３】
また、各電源ドメイン毎にレギュレータを設けるので、複数の電源ドメインに共通に１つのレギュレータを設ける場合に比べ、電源配線における電圧降下が小さくなる。
【００２４】
［実施の形態２］
図２は、この発明の実施の形態２による半導体チップの構成を示すブロック図であって、図１と対比される図である。図２を参照して、この半導体チップが図１の半導体チップと異なる点は、２個のレギュレータＲ２と、４個のレギュレータＲ３とが追加されている点である。レギュレータＲ３は、参照電圧源３からの参照電圧に基づいて電源電圧を生成する。レギュレータＲ３の電流駆動能力は、０．２ｍＡである。
【００２５】
追加された２個のレギュレータＲ２は、それぞれ電源ドメインＤ１，Ｄ２の近傍に配置され、それぞれ電源ドメインＤ１，Ｄ２に電源電圧および電源電流を供給する。追加された４個のレギュレータＲ３は、ともに参照電圧源３の近傍に配置され、それぞれ電源ドメインＤ１〜Ｄ４に電源電圧および電源電流を供給する。
【００２６】
また、この半導体チップは、データの保持のみを行なうスタンバイモードと、データの保持、書込、読出、演算を行なうアクティブモードとを有する。スタンバイモードでは、消費電流が小さいので、レギュレータＲ３のみが活性化される。なお、スタンバイモードでは消費電流が小さく、電源配線における電圧降下は問題にならないので、４つのレギュレータＲ３を１箇所にまとめて配置することが可能となっている。
【００２７】
アクティブモードでは、消費電流が大きいので、全てのレギュレータＲ１〜Ｒ３が活性化される。なお、スタンバイモード時にレギュレータＲ１，Ｒ２を非活性化させるのは、スタンバイモード時にレギュレータＲ１，Ｒ２を活性化させると、レギュレータＲ１，Ｒ２において無駄な電流が消費されるからである。
【００２８】
また、電源が遮断された状態からアクティブモードに移行する遮断復帰や電源投入立ち上げの際に、大容量の電源ドメインＤ１，Ｄ２において急にレギュレータＲ１を活性化させると、突入電流が流れ、電源電圧が不安定になる。そこで、それらの場合は、まずレギュレータＲ２を活性化させて電源配線を充電した後にレギュレータＲ１を活性化させる。これにより、電源電圧の安定化を図ることができる。
【００２９】
この半導体チップの設計段階においては、複数種類（本実施の形態２では３種類である）のレギュレータＲ１〜Ｒ３の設計図が予め準備されている。各電源ドメイン毎に、当該電源ドメインの最大負荷電流を供給するために必要であり、かつ当該電源ドメインの動作モードを行なうために必要なレギュレータの種類と数が選択される。
【００３０】
すなわち、電源ドメインＤ１に対しては、電源ドメインＤ１の最大負荷電流（６０ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、３個のレギュレータＲ１と、１個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択された３個のレギュレータＲ１と１個のレギュレータＲ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ１の近傍に分散配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３１】
電源ドメインＤ２に対しては、電源ドメインＤ２の最大負荷電流（１６ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、１個のレギュレータＲ１と、１個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択されたレギュレータＲ１，Ｒ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ２の近傍に配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３２】
電源ドメインＤ３に対しては、電源ドメインＤ３の最大負荷電流（４ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、２個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択された２個のレギュレータＲ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ３の近傍に分散配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３３】
電源ドメインＤ４に対しては、電源ドメインＤ４の最大負荷電流（１ｍＡ）を供給し、スタンバイモードとアクティブモードを実行し、かつ突入電流を抑制するために、１個のレギュレータＲ２と、１個のレギュレータＲ３が選択される。選択された１個のレギュレータＲ２は、電源配線における電圧降下を抑制するために、電源ドメインＤ４の近傍に配置される。選択された１個のレギュレータＲ３は、参照電圧源３の近傍に配置される。
【００３４】
この実施の形態２では、実施の形態１と同じ効果が得られる他、スタンバイモード時における消費電流の低減化を図ることができる。また、遮断復帰や電源投入立ち上げの際に突入電流が発生することを防止することができ、電源電圧の安定化を図ることができる。
【００３５】
［実施の形態２の具体例］
具体的には、電源ドメインＤ１はＣＰＵを含むロジック回路であり、電源ドメインＤ３はＳＲＡＭであり、電源ドメインＤ２，Ｄ４はフラッシュメモリである。フラッシュメモリのメモリセルは、データを記憶するために用いられるＭＯＳ型の第１トランジスタ部と、第１トランジスタ部を選択するためのＭＯＳ型の第２トランジスタ部とを含む。第１トランジスタ部はメモリゲート電極を有し、第２トランジスタ部はコントロール電極を有する。このようなフラッシュメモリは、たとえば国際公開されたＷＯ２００３−０１２８７８号公報に開示されている。
【００３６】
このフラッシュメモリでは、コントロール電極を制御するための電源電圧ＶＣＧには、信頼性の観点から下限電圧が厳しく規定されている。たとえば、電源電圧ＶＣＧの許容範囲は１．５−０．０５Ｖ〜１．５＋０．１５Ｖであるのに対し、フラッシュメモリの他の部分の電源電圧ＶＣＣの許容範囲は１．５±０．１５Ｖである。このため、フラッシュメモリは、電源電圧ＶＣＣを使用する電源ドメインＤ２と、電源電圧ＶＣＧを使用する電源ドメインＤ４とに分割されている。これにより、電源ドメインＤ２の負荷電流変動による電源電圧ＶＣＣの変動が電源ドメインＤ４に及ぶのを防止することができ、電源ドメインＤ４に安定した電源電圧ＶＣＧを供給することができる。なお、電源のオン／オフ制御は、電源ドメインＤ２とＤ４で同時もしくは先にオンした方が後でオフするように行なわれる。
【００３７】
［具体例の変更例］
電源ドメインＤ４の下限電圧の規定が厳しいので、電源ドメインＤ４用のレギュレータＲ２，Ｒ３の出力電圧ＶＣＧを他の電源ドメインＤ１〜Ｄ３用のレギュレータＲ１〜Ｒ３の出力電圧ＶＣＣよりも５０ｍＶだけ高く設定する。電源ドメインＤ４用のレギュレータＲ２，Ｒ３の出力電圧ＶＣＧの典型値は１．５５Ｖとなり、他の電源ドメインＤ１〜Ｄ３用のレギュレータＲ１〜Ｒ３の出力電圧ＶＣＣの典型値は１．５Ｖとなる。これにより、電源ドメインＤ４用のレギュレータＲ２，Ｒ３の出力電圧ＶＣＧの下限値を高く維持できる。
【００３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００３９】
１ 半導体基板、２ 内部回路、３ 参照電圧源、Ｄ１〜Ｄ４ 電源ドメイン、Ｒ１〜Ｒ３ レギュレータ。
【特許請求の範囲】
【請求項１】
複数の電源領域に分割された内部回路と、各電源領域に対応して設けられ、対応の電源領域に電源電圧を与える電源回路とを備えた半導体チップであって、
互いに異なる電流駆動能力を有する複数種類のレギュレータが予め準備されており、
各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要な前記レギュレータの種類と数が選択され、選択された１または２以上のレギュレータによって当該電源領域用の電源回路が構成されている、半導体チップ。
【請求項２】
消費電流の大きさが異なる複数の動作モードを有し、
各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要であり、かつ当該電源領域の動作モードを行なうために必要な前記レギュレータの種類と数が選択され、選択された１または２以上のレギュレータによって当該電源領域用の電源回路が構成されている、請求項１に記載の半導体チップ。
【請求項３】
さらに、前記複数の電源領域に共通に設けられ、参照電圧を発生する参照電圧源を備え、
各レギュレータは、前記参照電圧源で生成された前記参照電圧に基づいて前記電源電圧を生成する、請求項１または請求項２に記載の半導体チップ。
【請求項４】
前記内部回路はフラッシュメモリを含み、
前記フラッシュメモリは、互いに消費電流が異なる複数の電源領域に分割されている、請求項１から請求項３までのいずれかに記載の半導体チップ。
【請求項５】
複数の電源領域に分割された内部回路と、各電源領域に対応して設けられ、対応の電源領域に電源電圧を与える電源回路とを備えた半導体チップの設計方法であって、
互いに異なる電流駆動能力を有する複数種類のレギュレータを予め準備しておき、
各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要な前記レギュレータの種類と数を選択し、選択した１または２以上のレギュレータによって当該電源領域用の電源回路を構成する、半導体チップの設計方法。
【請求項１】
複数の電源領域に分割された内部回路と、各電源領域に対応して設けられ、対応の電源領域に電源電圧を与える電源回路とを備えた半導体チップであって、
互いに異なる電流駆動能力を有する複数種類のレギュレータが予め準備されており、
各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要な前記レギュレータの種類と数が選択され、選択された１または２以上のレギュレータによって当該電源領域用の電源回路が構成されている、半導体チップ。
【請求項２】
消費電流の大きさが異なる複数の動作モードを有し、
各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要であり、かつ当該電源領域の動作モードを行なうために必要な前記レギュレータの種類と数が選択され、選択された１または２以上のレギュレータによって当該電源領域用の電源回路が構成されている、請求項１に記載の半導体チップ。
【請求項３】
さらに、前記複数の電源領域に共通に設けられ、参照電圧を発生する参照電圧源を備え、
各レギュレータは、前記参照電圧源で生成された前記参照電圧に基づいて前記電源電圧を生成する、請求項１または請求項２に記載の半導体チップ。
【請求項４】
前記内部回路はフラッシュメモリを含み、
前記フラッシュメモリは、互いに消費電流が異なる複数の電源領域に分割されている、請求項１から請求項３までのいずれかに記載の半導体チップ。
【請求項５】
複数の電源領域に分割された内部回路と、各電源領域に対応して設けられ、対応の電源領域に電源電圧を与える電源回路とを備えた半導体チップの設計方法であって、
互いに異なる電流駆動能力を有する複数種類のレギュレータを予め準備しておき、
各電源領域毎に、当該電源領域の最大負荷電流を供給するために必要な前記レギュレータの種類と数を選択し、選択した１または２以上のレギュレータによって当該電源領域用の電源回路を構成する、半導体チップの設計方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−４９２９４（Ｐ２０１２−４９２９４Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１０−１８９３５１（Ｐ２０１０−１８９３５１）
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]