半導体装置
【課題】補償容量素子を構成する容量絶縁膜が破壊されることのない半導体装置を提供する。
【解決手段】第1の電圧が供給される第1の電源端子29と、第2の電圧が供給される第2の電源端子23と、容量絶縁膜42と該容量絶縁膜42を挟んで形成される第1及び第2電極とを其々備えており、前記第1及び第2の電源端子間に直列に設けられる複数の補償容量素子4と、奇数番目の前記補償容量素子4と次の偶数番目の前記補償容量素子4とを各々接続する第1の配線層に形成された第1の容量接続配線と、偶数番目の前記補償容量素子4と次の奇数番目の前記補償容量素子4とを各々接続する第2の配線層に形成された第2の容量接続配線と、前記第1及び第2の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線5と、を備える。
【解決手段】第1の電圧が供給される第1の電源端子29と、第2の電圧が供給される第2の電源端子23と、容量絶縁膜42と該容量絶縁膜42を挟んで形成される第1及び第2電極とを其々備えており、前記第1及び第2の電源端子間に直列に設けられる複数の補償容量素子4と、奇数番目の前記補償容量素子4と次の偶数番目の前記補償容量素子4とを各々接続する第1の配線層に形成された第1の容量接続配線と、偶数番目の前記補償容量素子4と次の奇数番目の前記補償容量素子4とを各々接続する第2の配線層に形成された第2の容量接続配線と、前記第1及び第2の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線5と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
一般に、DRAM等の半導体装置では、消費電力の低減化に対応するため、回路素子の動作電源圧力の低電圧化が進められている。具体的には、外部から供給される電源電圧を、半導体装置内部にて所望の電圧まで下げた後に、回路素子に供給することが一般的に行われている。
【0003】
近年、動作電源電圧の低下に伴い、電源電圧の変動が回路動作に与える影響が大きくなることから、電源電圧を安定して供給することが重要になっている。このため、電源電圧供給用の配線と接地電圧供給用の配線間に補償容量素子(キャパシタ)を配置する技術が用いられるようになってきている(特許文献1)。
【0004】
このような補償容量素子は、半導体装置の縦断面方向に形成されているので、単位面積あたりに形成される容量は、他の一般的なトランジスタタイプの補償容量と比較して大きいというメリットがある。
【0005】
なお、特許文献2には、単に複数の単位容量素子を直列した容量素子を備えた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2010−67661号公報
【特許文献2】特開平7−74309号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、特許文献1に記載されるような補償容量素子は、セルコンデンサと同様の工程によって形成されることが多い。そして、近年、セルコンデンサは、微細化やセルコンデンサ容量確保の要求から、容量絶縁膜の厚さが薄くなるという傾向にあり、補償容量素子に用いられる容量絶縁膜の厚さも薄くなってきている。
【0008】
その結果、特許文献1に記載されるように、補償容量素子の一端及び他端に直接電源を接続した場合には、容量絶縁膜がその電源間の電圧に耐え切れず、破壊されてしまうという不都合があった。
【課題を解決するための手段】
【0009】
そこで、本発明は、以下の構成を採用した。
本発明の半導体装置は、第1の電圧が供給される第1の電源端子と、第2の電圧が供給される第2の電源端子と、容量絶縁膜と該容量絶縁膜を挟んで形成される第1及び第2電極とを其々備えており、前記第1及び第2の電源端子間に直列に設けられる複数の補償容量素子と、奇数番目の前記補償容量素子と次の偶数番目の前記補償容量素子とを各々接続する第1の配線層に形成された第1の容量接続配線と、偶数番目の前記補償容量素子と次の奇数番目の前記補償容量素子とを各々接続する第2の配線層に形成された第2の容量接続配線と、前記第1及び第2の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線と、を備える。
【発明の効果】
【0010】
本発明の半導体装置は、第1の電圧が供給される第1の電源端子と、第2の電圧が供給される第2の電源端子との間で、複数の補償容量素子が直列に接続されている。これにより、補償容量素子の容量絶縁膜が破壊されるのを防ぐことができる。
すなわち、従来の半導体装置では、各補償容量素子には、第1電極に第1の電圧(もしくは第2の電圧)が加えられ、第2電極に第2の電圧(もしくは第1の電圧)が加えられていたため、容量絶縁膜は第1の電圧と第2の電圧の電圧差に耐えられず、破壊されることがあった。
これに対し、本発明の半導体装置では、第1の電圧が供給される第1の電源端子と、第2の電圧が供給される第2の電源端子との間に、複数の補償容量素子が直列に設けられているため、各補償容量素子に加えられる電圧差は、第1の電圧と第2の電圧との電圧差を、直列に設けられた補償容量素子の数で割った値となる。したがって、従来の補償容量素子と比較して、本発明の補償容量素子に加えられる電圧差は小さくなり、容量絶縁膜の破壊を防止することが可能となる。
【0011】
また、本発明の半導体装置には、奇数番目の補償容量素子と次の偶数番目の補償容量素子を接続する第1の容量接続配線、及び、偶数番目の補償容量素子と奇数番目の補償容量素子を接続する第2の容量接続配線のいずれか一方に隣接して、シールド配線が設けられている。これにより、第1電極または第2電極へのノイズの影響を除去することができる。すなわち、本発明の補償容量素子は、第1の電源端子と、第2の電源端子間で直列に複数設けられているので、各補償容量素子を構成する第1電極および第2電極の電位は安定していないが、これらを接続する容量接続配線が、シールド配線によってシールドされるので、ノイズの影響を除去することができる。
【図面の簡単な説明】
【0012】
【図1】図1は、本発明の第1の実施形態である半導体装置を用いたDRAMを示す平面図である。
【図2】図2は、図1の領域Gを示す拡大図である。
【図3】図3は、本発明の第1の実施形態である半導体装置を示す断面図である。
【図4】図4は、本発明の第1の実施形態である半導体装置を示す斜視図である。
【図5】図5は、本発明の第1の実施形態である半導体装置を示す回路図である。
【図6】図6は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図7】図7は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図8】図8は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図9】図9は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図10】図10は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図11】図11は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図12】図12は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図13】図13は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図14】図14は、本発明の第2の実施形態である半導体装置を示す斜視図である。
【図15】図15は、本発明の第3の実施形態である半導体装置を示す断面図である。
【図16】図16は、本発明の第4の実施形態である半導体装置を示す断面図である。
【図17】図17は、本発明の第4の実施形態である半導体装置を示す回路図である。
【発明を実施するための形態】
【0013】
以下、本発明の半導体装置について、図面を参照して説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【0014】
[第1の実施形態]
<DRAM>
まず、図1及び図2を参照して、本実施形態の半導体装置1を用いて作製したDRAMについて説明する。図1は、DRAMの半導体チップ11を示す平面図であり、図2は、図1の領域Gを模式的に拡大した図である。なお、本発明は、DRAMに限定されず、その他のメモリ(SRAM、Flash、ReRAM、PRAM)やコントローラのように電源を用いるあらゆる半導体装置に適用可能である。
【0015】
半導体チップ11は、図1に示すように、BANK12と、BANK12以外の周辺領域13に形成された各種のデバイスや回路を有した構成となっている。なお、図1においては、BANK12が8個設けられているが、これに限定されず、4個や16個等であっても構わない。
【0016】
各BANK12の対向する二辺には、それぞれ辺に沿って領域14が形成されており、この領域14には、補償容量素子4(図3参照)が複数配置されている。このように、BANK12の辺に沿って補償容量素子4が設けられたことで、電源補償がより効果的になる。すなわち、BANK12内に設けられたセンスアンプ(SAMP)15(図2参照)において、内部電源電圧VODが用いられることから、実際に内部電源電圧VODが消費される箇所の近くに補償容量素子4を配置することで、電源補償がより効果的になる。
【0017】
また、半導体チップ11の中央に配置されたボンディングパッド16の周囲には、例えば、周辺回路一般に用いられる内部電源VPERI等といった内部電源とは異なる電源についての補償容量素子17が配置されている。補償容量素子17は、補償容量素子4と同様な構造に形成されていてもよく、このように1つの半導体チップ11内に、同様の構造をした補償容量素子が、異なる電源についての補償容量として配置されていても構わない。
【0018】
BANK12は、図2に示すように、複数のメモリセルアレイ領域(Memory cell array)18を備えている。各メモリセルアレイ領域18には、ビット線(図示略)やワード線(図示略)が設けられており、ビット線とワード線の交差部には、それぞれトランジスタ(図示略)およびキャパシタ(セルコンデンサ)(図示略)が設けられている。
なお、図2においては、補償容量素子4を模式的にUNIT37として表している。
【0019】
ワード線は、Xデコーダ(図示略)に入力されたアドレス信号に応じて選択され、ビット線は、Yデコーダ(YDEC)19に入力されたアドレス信号に応じて選択される。
また、BANK12内には、各メモリセルアレイ領域18に対応して、ワード線に出力するサブワードドライバ(SWD)20と、ビット線の電位を増幅するセンスアンプ15が、其々設けられている。
【0020】
また、BANK12の一辺に沿って設けられた補償容量素子4に相当するUNIT37の配置位置については、内部電源電圧VODの発生回路(VODGEN)38と、内部電源電圧VODを用いて動作する負荷回路であるセンスアンプ15の間に設けることが好ましい。これにより、センスアンプ15で消費した(降下した)電圧を発生回路38が補償する前に、補償容量素子4によって補償することができる。
なお、発生回路38では、外部電源電圧VDDと接地電圧VSSを受けて、内部電源電圧VODを発生させている。
【0021】
<半導体装置>
次に、本実施形態の半導体装置1について説明する。半導体装置1は、図3に示すように、半導体基板2上に形成されたトランジスタ3と、トランジスタ3の上方に形成された複数の補償容量素子4(4a,4b,4c)と、下部シールド配線5と、を備えている。なお、図3は、本実施形態の半導体装置1の断面図である。
【0022】
<<トランジスタ>>
トランジスタ3は、半導体基板2のウェル領域6に形成されたソース・ドレイン領域(ソース/ドレイン端子)25と、半導体基板2上に形成されたゲート絶縁膜7と、ゲート絶縁膜7上のゲート電極8とを備えている。
半導体基板2は、例えばP型シリコンからなり、半導体基板2内には、N型のウェル領域6が形成されている。
【0023】
半導体基板2上には、ゲート絶縁膜7が設けられており、ゲート絶縁膜7上にゲート電極8が形成されている。また、ゲート電極8上には、保護絶縁膜9が設けられており、ゲート電極8の側壁には、サイドウォール10が形成されている。なお、ゲート電極8は、コンタクトプラグ21、31、46を介して、下部シールド配線5や、配線22cや、第2電源端子23と電気的に接続されている。
また、ゲート電極8を覆うように、半導体基板2上には、ゲート層間絶縁膜24が形成されている。
【0024】
半導体基板2のウェル領域6内であって、ゲート電極8に対して自己整合となる位置には、例えばP型の不純物が導入された不純物拡散領域であるソース・ドレイン領域25が形成されている。P型の不純物としては、例えばホウ素(B)等を挙げることができる。
ソース・ドレイン領域25は、コンタクトプラグ26、27を介して各種の配線28や、第1電源端子29と接続されている。
【0025】
なお、本実施形態では、プレーナ型MOSトランジスタ3を形成する場合を例として説明したが、これに限定されるものではなく、溝型ゲート電極を有するMOSトランジスタや、縦型MOSトランジスタであっても構わない。また、P型トランジスタ3に限らず、N型トランジスタでもよく、ソース・ドレイン領域25をP型ではなくN型とすることでN型のウェル領域6とショートするように構成しても構わない。
【0026】
<<補償容量素子>>
ゲート層間絶縁膜24上は、配線層となっており、各種の配線28及び下部シールド配線5が設けられている。配線28は、コンタクトプラグ26と電気的に接続するように設けられており、下部シールド配線5は、コンタクトプラグ21と電気的に接続するように設けられている。
なお、コンタクトプラグ26は、ゲート層間絶縁膜24を貫通してソース・ドレイン領域25と電気的に接続するように設けられており、コンタクトプラグ21は、ゲート層間絶縁膜24及び保護絶縁膜9を貫通してゲート電極8と電気的に接続するように設けられている。
【0027】
配線28および下部シールド配線5を覆うように、ゲート層間絶縁膜24上には、層間絶縁膜30が設けられている。なお、下部シールド配線5上には、層間絶縁膜30を貫通して、下部シールド配線5と電気的に接続するようにコンタクトプラグ31が設けられている。
【0028】
層間絶縁膜30上は、配線層となっており、配線(端子)22(22a,22b,22c)が複数設けられている。また、この配線22を覆うようにストッパー膜32が設けられている。なお、配線22cは、コンタクトプラグ31上に設けられている。
【0029】
また、ストッパー膜32上には、層間絶縁膜33が設けられており、層間絶縁膜33上であって、後述する上部電極(第2電極)43(43a,43b,43c)が設けられる領域には、サポート膜34が設けられている。そして、ストッパー膜32,層間絶縁膜33、及びサポート膜34を貫通するようにして補償容量素子4が複数形成されている。なお、サポート膜34上は、容量絶縁膜42を介して配線層となっており、上部電極43の一部が形成されている。
【0030】
各補償容量素子4は、トランジスタ3の上方に形成されており、メモリセルアレイ領域18(図2参照)に形成されたキャパシタと同様な形状をしており、キャパシタと同時に形成しても構わない。
また、各補償容量素子4は、複数の実質的に同一な構成の下部電極(第1電極)41(41a,41b,41c)と、複数の下部電極41上を一体に覆う容量絶縁膜42(42a,42b,42c)と、容量絶縁膜42上に設けられた上部電極43とを有しており、下部電極41と上部電極43によって容量絶縁膜42が挟まれた構成となっている。
【0031】
各下部電極41は、有底筒形状に形成されており、内壁面48(48a,48b,48c)は容量絶縁膜42で覆われており、外壁面49(49a,49b,49c)はストッパー膜32、層間絶縁膜33、及びサポート膜34によって覆われている。
また、1つの補償容量素子4を構成する複数の下部電極41は、1つの配線22によって、電気的に接続されている。例えば、補償容量素子4aを構成する複数の下部電極41aは、全て一つの配線22a上に形成されている。
【0032】
なお、図3においては、各補償容量素子4を構成する下部電極41は2つとして描かれているが、各補償容量素子4を構成する下部電極41の数は、所望する容量から適宜決定すればよい。もっとも、複数配置した際の最外周に形成される下部電極41の形状は、信頼性が低いことから、2行2列(すなわち4個)程度ではなく、図4に示すように、それよりも多い数であることが好ましい。なお、図4は、本実施形態の半導体装置1の一部を省略して示す斜視図である。
【0033】
容量絶縁膜42は、図3に示すように、下部電極41内を充填することがないように、複数の下部電極41の内壁面48を一体として覆うように形成されている。そして、容量絶縁膜42上には、上部電極43が設けられているが、上部電極43は容量絶縁膜42を介して、下部電極41内を充填するように設けられている。すなわち、上部電極43は、筒形状の下部電極41に嵌合する形状に形成されている。
また、上部電極43は、容量絶縁膜42と同様に、補償容量素子4を構成する複数の下部電極41を、容量絶縁膜42を介して、一体として覆うように形成されている。
【0034】
例えば、容量絶縁膜42aは、補償容量素子4aを構成する複数の下部電極41aの内壁面48aを、一体として覆うように形成されている。そして、上部電極43aは、容量絶縁膜42aを介して、複数の下部電極41a内を充填するように形成されている。
このように本実施形態の補償容量素子4は、コップ形状に形成した下部電極41の内壁面48のみをキャパシタ電極として使用する電極構造をした、いわゆるコンケイブ型の容量素子を複数用いた構成となっている。
【0035】
また、補償容量素子4は、図5の回路図に示すように、内部電源電圧VOD(第1の電圧)が供給される第1電源端子29と、接地電圧VSS(第2の電圧)が供給される第2電源端子23との間で、複数個(図5においては、3個)、直列に接続されている。
【0036】
具体的な構造について説明すると、図3に示すように、上部電極43、容量絶縁膜42、層間絶縁膜34を覆うように層間絶縁膜35が設けられている。そして、この層間絶縁膜35上は、配線層となっており、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23が設けられている。
【0037】
第1電源端子29と、複数ある補償容量素子4のうちの1つの補償容量素子4aの上部電極43aは、コンタクトプラグ45を介して電気的に接続されている。
また、第2電源端子23と、第1電源端子29が接続された補償容量素子4以外の補償容量素子4cの下部電極41cは、配線22c及びコンタクトプラグ46を介して電気的に接続されている。
【0038】
また、補償容量素子4aの下部電極41aの下に設けられた配線22aと、補償容量素子4aに隣接して配置された補償容量素子4bの下部電極41bの下に設けられた配線22bとは、一体として成形されており、電気的に接続されている。すなわち、配線22aと配線22bは、一体となって、補償容量素子4aと補償容量素子4bを直列に接続する容量接続配線として機能している。
【0039】
また、補償容量素子4bの上部電極43bと、補償容量素子4cの上部電極43cは、一体として成形されており、電気的に接続されている。すなわち、上部電極43bと上部電極43cは、一体となって、補償容量素子4bと補償容量素子4cを直列に接続する容量接続配線として機能している。
【0040】
このように、第1電源端子29ないし第2電源端子23とは直接接続されていない補償容量素子4bは、下部電極41bが、隣接する補償容量素子4aの下部電極41aと電気的に接続されている。加えて、補償容量素子4bは、上部電極43bが、補償容量素子4aとは別の隣接する補償容量素子4cの上部電極43と、電気的に接続されている。
すなわち、第1電源端子29と第2電源端子23の間で、補償容量素子4は複数直列に設けられている。そして、第1電源端子側から、1番目の補償容量素子4aと次の2番目の補償容量素子4bとは、配線22a,22bによって電気的に接続されている。また、2番目の補償容量素子4bと次の3番目の補償容量素子4cとは、上部電極43b,43cによって電気的に接続されている。
このようにして、図5の回路図に示すように、第1電源端子29と第2電源端子23との間で、複数の補償容量素子4は、直列に接続されている。
【0041】
<<シールド配線>>
また、図3に示すように、下部電極41の下側(半導体基板側)には、下部電極41をノイズ等からシールドする下部シールド配線5が設けられている。具体的には、ゲート層間絶縁膜24上であって、補償容量素子4が設けられる領域の略全面にわたって、下部シールド配線5が設けられていることが好ましい。少なくとも、容量接続配線として機能する配線22a,22bをゲート層間絶縁膜24上に投影した際の領域を覆う(オーバーラップする)ように、下部シールド配線5を形成する。
そして、この下部シールド配線5は、コンタクトプラグ31,46および配線22cを介して第2電源端子23と電気的に接続されおり、接地電圧VSSが供給されている。
すなわち、シールド配線5は、容量接続配線として機能する配線22a,22bに隣接して設けられ、実質的に固定された電圧が供給されている。なお、ここでいう隣接とは、絶縁膜を介して隣に設けられていることを意味している。
【0042】
また、本実施形態では、層間絶縁膜35上に設けられた第2電源端子23が、上部電極43をノイズ等からシールドする。すなわち、上部電極43に隣接した上側(半導体基板の反対側)に設けられた第2電源端子23が、シールド配線として機能している。
したがって、第2電源端子23は、層間絶縁膜35上において、補償容量素子4が設けられる領域の略全面にわたって設けられていることが好ましい。少なくとも、容量接続配線として機能する上部電極43b,43cを層間絶縁膜35上に投影した際の領域を覆う(オーバーラップする)ように、第2電源端子23を形成する。
【0043】
本実施形態では、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間に、補償容量素子4が設けられている。これにより、動作電源電圧の低下に伴い、内部電源電圧VODが変動することを抑制することができ、内部電源電圧VODを安定して供給することができる。
【0044】
加えて、第1電源端子29とトランジスタ3のソース・ドレイン領域25が電気的に接続されるとともに、第2電源端子23とトランジスタ3のゲート電極8が電気的に接続されていることから、トランジスタ3も容量素子として機能する。これにより、より内部電源電圧VODを安定して供給することができるとともに、面積の有効利用を図ることができる。もっとも、面積の有効利用という点からすると、トランジスタ3を形成した領域に、トランジスタ型の容量素子ではなく、その他の機能素子(機能回路)を配置しても構わない。
【0045】
また、半導体装置1は、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間で、複数の補償容量素子4が直列に接続されている。これにより、各補償容量素子4の容量絶縁膜42が破壊されるのを防ぐことができる。
【0046】
すなわち、従来の半導体装置では、各補償容量素子には、上部電極に内部電源電圧(もしくは接地電圧)が加えられ、下部電極に接地電圧(もしくは内部電源電圧)が加えられていたため、容量絶縁膜は内部電源電圧と接地電圧の電圧差に耐えられず、破壊されることがあった。
【0047】
これに対し、本実施形態の半導体装置1では、図5の回路図に示すように、第1電源端子29と第2電源端子23との間に、複数の補償容量素子4が直列に設けられている。これにより、各補償容量素子4に加えられる電圧差は、内部電源電圧VODと接地電圧VSSとの電圧差を、直列に設けられた補償容量素子4の数で割った値となる。したがって、従来の補償容量素子と比較して、本発明の補償容量素子4に加えられる電圧差が小さくなり、容量絶縁膜42の破壊を防止することが可能となる。
【0048】
より詳細に説明すると、接地電圧VSSを0Vとした場合、内部電源電圧VODと接地電圧VSS(0V)の電圧差はVODになり、上部電極43aの電位はVOD、下部電極41a,41bの電位は2/3×VOD、上部電極43b,43cの電位は1/3×VOD、下部電極41cの電位は0Vとなる。したがって、各補償容量素子4に加えられる電圧差は、いずれも1/3×VODとなり、従来と比較して加えられる電圧差が小さくなるので、容量絶縁膜42の破壊を防止することが可能となる。
【0049】
また、本実施形態の半導体装置1には、図1に示すように、配線22または第2電源端子23をシールドするシールド配線が設けられているので、上部電極43または下部電極41へのノイズの影響を除去することができる。
【0050】
すなわち、本実施形態の補償容量素子4を構成する下部電極41a,41bおよび上部電極43b,43cは、第1電源端子29ないし第2電源端子23と直接に電気的に接続されていないので、電位が安定しておらず、ノイズによって電位が上下しやすくなっている。
【0051】
しかしながら、ノイズによる影響を抑制するために、下部電極41aと下部電極41bを直列に接続する配線22a,22bの下側には、下部シールド配線5が設けられており、また、上部電極43b,43cの上側には、シールド配線として機能する第2電源端子23が設けられている。この下部シールド配線5および第2電源端子23は、ともに接地電圧VSSが供給されているので、電位が固定されている。したがって、近くに電位が固定した配線が存在することから、配線22とそれと電気的に接続された下部電極41、および上部電極43はそれぞれ電位が安定し、ノイズによる影響を除去することができる。
【0052】
なお、本実施形態では、第1電源端子29と第2電源端子23との間で、直列に接続される補償容量素子4の数を3つとしたが、これに限定されず、内部電源電圧VODや容量絶縁膜42の耐圧等を考慮して、4つ以上にしても、2つにしても構わない。
また、下部シールド配線5は、接地電圧VSSが供給されるように、第2電源端子23と電気的に接続されているが、必ずしも接地電圧VSSが供給される必要はない。信号配線のように電位の変動が大きい配線でなければ、その他の適宜の電源配線等と電気的に接続されるように構成されていても構わない。また、第2電源端子23をシールド配線として用いたが、層間絶縁膜35上に、第2電源端子とは別に、シールド配線を形成しても構わない。
【0053】
<半導体装置の製造方法>
次に、本実施形態の半導体装置1の製造方法について、詳細に説明する。
まず、図6に示すように、例えばP型シリコンからなる半導体基板2内にN型のウェル領域6を形成する。
その後、半導体基板2上にゲート絶縁膜材料50を形成し、ゲート絶縁膜材料50上にゲート電極材料51と、保護絶縁膜材料52を積層し、パターニングして、ゲート絶縁膜7,ゲート電極8および保護絶縁膜9を形成する。
【0054】
次に、半導体基板2のウェル領域6内で、保護絶縁膜9に対して自己整合となる位置に、すなわち、ゲート電極8に対して自己整合となる位置に、例えばホウ素(B)等のP型不純物を導入して、不純物拡散領域であるソース・ドレイン領域25を形成する。また、ゲート電極8の側面に絶縁膜からなるサイドウォール材料53を形成し、エッチバックすることでサイドウォール10を形成する。
以上のようにして、トランジスタ3が形成される。
【0055】
ゲート絶縁膜材料50としては、例えば酸化シリコン膜を用いることができ、ゲート電極材料51としては、例えばリンを含有した多結晶シリコン膜、タングステン膜(W)、タングステンシリサイド膜(Wsi)および、それらの積層膜等を用いることができる。
保護絶縁膜材料52およびサイドウォール材料53としては、例えば窒化シリコン膜(Si3N4)を用いることができる。
【0056】
トランジスタ3を形成した後は、ゲート電極8を覆うように、半導体基板2上にゲート層間絶縁膜24を、例えば酸化シリコン膜等で形成する。そして、ゲート層間絶縁膜24の上面をCMP法によって研磨し、平坦化する。
【0057】
次に、図7に示すように、ゲート層間絶縁膜24を貫通するようにコンタクトホール54を形成し、ゲート層間絶縁膜24および保護絶縁膜9を貫通するようにコンタクトホール56を形成する。
【0058】
その後、コンタクトホール54,56に、それぞれコンタクトプラグ材料55,57を充填して、ソース・ドレイン領域25に電気的に接続するコンタクトプラグ26と、ゲート電極8に電気的に接続するコンタクトプラグ21を形成する。
コンタクトプラグ材料55,57としては、例えばリンを含有した多結晶シリコン膜や、タングステン膜等を用いる。
【0059】
次に、図8に示すように、ゲート層間絶縁膜24上において、ソース・ドレイン領域25と電気的に接続するように、コンタクトプラグ26上に配線28を形成する。配線28の材料としては、例えば窒化タングステン(WN)やタングステン(W)の積層体を用いることができる。
【0060】
また、ゲート層間絶縁膜24上において、後の工程において補償容量素子4を設ける領域内の略全面にわたって、下部シールド配線5を形成する。すなわち、この下部シールド配線5が形成された領域の上方に補償容量素子4が形成される。下部シールド配線5の材料としては、例えば窒化タングステン(WN)やタングステン(W)の積層体を用いることができる。
なお、この下部シールド配線5は、コンタクトプラグ21を介してゲート電極8と電気的に接続されている。
【0061】
次に、図9に示すように、配線28および下部シールド配線5を覆うように、層間絶縁膜30を、例えば酸化シリコン膜等で形成する。そして、層間絶縁膜30の上面をCMP法によって研磨し、平坦化する。
【0062】
その後、層間絶縁膜30を貫通するようにコンタクトホール58を形成する。そして、コンタクトホール58にコンタクトプラグ材料59を充填して、下部シールド配線5と接続するコンタクトプラグ31を形成する。コンタクトプラグ材料59としては、例えばタングステン膜等を用いる。
【0063】
そして、層間絶縁膜30上に、例えば窒化タングステン膜(WN)、およびタングステン膜(W)を順次堆積して、積層体71を形成する。そして、積層体71をパターニングし、複数の配線22(22a,22b,22c)を形成する。この配線22は、後述する補償容量素子4(4a,4b,4c)の下部電極41(41a,41b,41c)の底面と接続する。
【0064】
なお、パターニングの際は、補償容量素子4aを構成する下部電極41aと接続する配線22aと、補償容量素子4bを構成する下部電極41bと接続する配線22bを、電気的に接続するように一体として形成するようにする。また、配線22a及び配線22bと、補償容量素子4cの下部電極41cと接続する配線22cとが、電気的に分離するように形成する。
【0065】
次に、図10に示すように、配線22を覆うように、例えば40〜100nm程度の膜厚の窒化シリコン膜を、例えばLP−CVD法またはALD法を用いて堆積し、ストッパー膜32を形成する。
【0066】
その後、ストッパー膜32上に、例えば膜厚1〜2μm程度の層間絶縁膜33、および膜厚50〜150nm程度のサポート膜材料72を順次堆積する。
層間絶縁膜33の材料としては、例えば酸化シリコン膜、不純物を含有したBPSG膜や、これらの積層膜を用いることができる。また、サポート膜材料72としては、例えばLP−CVD法またはALD法を用いて堆積した窒化シリコン膜を用いることができる。
【0067】
その後、異方性ドライエッチングを行って、サポート膜材料72、層間絶縁膜33、ストッパー膜32を貫通するように、開孔73を形成する。この際、開孔73の底部73aでは、配線22の上面が露出するようにする。
この開孔73の位置によって、後述する補償容量素子4を構成する下部電極41の数及び位置が規定される。
【0068】
また、層間絶縁膜33の膜厚によって補償容量素子4の高さが規定され、静電容量に反映される。層間絶縁膜33の膜厚を厚くするほど静電容量が増加するが、開孔73の加工が困難になるので、開孔73のアスペクト比(直径に対する円柱の高さ)が15〜25程度となるように膜厚を設定することが好ましい。
【0069】
次に、図11に示すように、CVD法を用いて金属膜を堆積し、サポート膜材料72上および開孔73内に、下部電極膜74を形成する。下部電極膜74の材料としては、例えば窒化チタン(TiN)を用いることができる。この際、下部電極膜74は、開孔73の内部を充填しない膜厚で形成する(例えば開孔73の直径が80nmの場合、下部電極膜74の厚さは10〜20nm程度に形成する)。
【0070】
次に、ドライエッチングにより、開孔73の外部に位置する下部電極膜74を除去する。この際、開孔73のアスペクト比が高い(15以上)の場合には、開孔73の底部73a上を覆う下部電極膜74にはダメージを与えることなく、サポート膜材料72上の下部電極膜74を除去することができる。
以上のようにして、開孔73の内壁を覆うとともに、内壁面48が露出した有底筒形状の下部電極41が形成される。
【0071】
次に、図12に示すように、サポート膜材料72上、及び下部電極41の露出している内壁面48を覆うように、容量絶縁膜材料75を、例えば6〜10nm程度の膜厚で形成する。容量絶縁膜材料75としては、例えば酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)等の高誘電体や、それらの積層体を用いることができる。また、容量絶縁膜材料75の形成には、例えばALD法を用いることができる。
なお、容量絶縁膜材料75は、下部電極41の内部を充填しないように形成する。
【0072】
容量絶縁膜材料75を形成した後に、容量絶縁膜材料75の表面を覆うように上部電極膜76を形成する。上部電極膜76としては、例えば窒化チタン(TiN)を用いることができる。また、上部電極膜76は、導電体の積層構造としてもよく、例えば窒化チタン膜を8〜10nmの膜厚に堆積した後に、ホウ素等の不純物を含有する多結晶シリコン膜およびタングステン膜を順次堆積した積層膜を用いてもよい。
なお、上部電極膜76は、下部電極41の内部を、容量絶縁膜材料75を介して充填するように形成する。
【0073】
次に、上部電極膜76、及び容量絶縁膜材料75のパターニングを行い、複数の上部電極43および容量絶縁膜42を形成する。この際、サポート膜材料72も同時にパターニングし、サポート膜34を形成しておくことが好ましい。サポート膜材料72もパターニングすることで、後の工程でコンタクトプラグ等を形成する際の加工が容易となる。
【0074】
なお、パターニングの際は、補償容量素子4bを構成する上部電極43bと、補償容量素子4cを構成する上部電極43cを、電気的に接続するように一体として形成するようにする。また、上部電極43b及び上部電極43cと、補償容量素子4aを構成する上部電極43aとが、電気的に分離するように形成する。
以上のようにして、複数の下部電極41と、容量絶縁膜42と、上部電極43からなる補償容量素子4が形成される。
【0075】
次に、図13に示すように、上部電極43を覆うように、例えば酸化シリコン等を用いて層間絶縁膜35を形成する。そして、層間絶縁膜35の上面をCMP法によって研磨し、平坦化する。
【0076】
また、層間絶縁膜35を貫通するようにコンタクトホール77を、層間絶縁膜35,33とストッパー膜32を貫通するようにコンタクトホール78を、層間絶縁膜35,33,30とストッパー膜32を貫通するようにコンタクトホール79を形成する。
そして、コンタクトホール77,78,79を、それぞれコンタクトプラグ材料81,82,83で充填することで、上部電極43に接続するコンタクトプラグ45と、配線22cと接続するコンタクトプラグ46と、配線28と接続するコンタクトプラグ27を形成する。
コンタクトプラグ材料81,82,83としては、例えばリンを含有した多結晶シリコン膜や、タングステン膜等を用いる。
【0077】
その後、層間絶縁膜35上において、コンタクトプラグ27およびコンタクトプラグ45に接続する第1電源端子29と、コンタクトプラグ46に接続する第2電源端子23を、例えばアルミニウム(Al)、銅(Cu)等で形成する。
そして、表面の保護膜(図示略)等を形成すれば、図3に示すような半導体装置1が完成する。
【0078】
[第2の実施形態]
<半導体装置>
次に、本発明の第2の実施形態である半導体装置91について説明する。本実施形態は、第1の実施形態の変形例であり、第1の実施形態とは、シールド配線の構成が異なるのみで、他の同様の部分については、適宜説明を省略する。
【0079】
本実施形態の半導体装置91は、第1の実施形態と異なり、図14に示すように、シールド配線として機能する外周シールド配線92を備えており、外周シールド配線92以外の構成は、第1の実施形態と同様である。なお、図14は、本実施形態の半導体装置91の一部を省略して示す斜視図である。
【0080】
具体的には、外周シールド配線92は、半導体基板2からの高さが配線22と略同じ位置に設けられており、図示略のコンタクトプラグ等を介して、第2電源端子23と接続するように形成されている。
【0081】
また、外周シールド配線92は、補償容量素子4aと補償容量素子4bを直列に接続する、電位が固定してい配線22a,22bの外周を囲むように形成されている。
ここで、外周シールド配線92は、配線22a,22bとは直接接しないように形成されているが、シールドとして機能させるため、配線22a,22bとの距離が狭い方が好ましい。
【0082】
本実施形態の半導体装置91も、第1の実施形態と同様に、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間で、複数の補償容量素子4が直列に接続されている。これにより、各補償容量素子4の容量絶縁膜42が破壊されるのを防ぐことができる。
また、下部シールド配線5及び第2電源端子23がシールド配線として機能するので、下部電極41及び上部電極43の電位が安定し、ノイズによる影響を抑制することができる。
【0083】
また、本実施形態では、接地電圧VSSが供給されている外周シールド配線92が、配線22a,22bの外周に設けられているので、第1の実施形態よりも、より配線22a,22bの電位が安定し、下部電極41のノイズによる影響を除去することができる。
【0084】
なお、本実施形態では、外周シールド配線92は、接地電圧VSSが供給されるように、第2電源端子23と電気的に接続されるように構成されているが、必ずしも接地電圧VSSが供給される必要はない。信号配線のように電位の変動が大きい配線でなければ、その他の適宜の電源配線等と電気的に接続されるように構成されていても構わない。
また、外周シールド配線92でのシールド効果が十分に認められる際には、下部シールド配線5を設けなくても構わない。
【0085】
また、外周シールド配線92は、配線22a,22bではなく、補償容量素子4bと補償容量素子4cを直列に接続する配線として機能する、電位が不安定な上部電極43b,43cの外周を囲むように形成してもよい。また、配線22a,22bの外周を囲むものと、上部電極43b,43cの外周を囲むものの2つを用いてもよい。上部電極43b,43cの外周を囲む場合は、例えば外周シールド配線92は、半導体基板2からの高さが、下部電極41の上端よりも上方に形成された上部電極43と略同じ位置に設ければよい。すなわち、サポート膜34上の容量絶縁膜42上の配線層に形成すればよい。
このように上部電極43b,43cの外周を囲む外周シールド配線92を設けることで、第1の実施形態と比較して、より上部電極43の電位が安定し、ノイズの影響を抑制することができる。
【0086】
<半導体装置の製造方法>
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置91も、外周シールド配線92を形成する工程以外は、第1の実施形態と略同様に製造することができる。
外周シールド配線92を形成する際は、第1の実施形態において配線22を形成する際に(図9参照)、少なくとも配線22a,22bの外周を囲むように、層間絶縁膜30上に外周シールド配線92を形成すればよい。
【0087】
具体的に述べると、第1の実施形態では、例えば窒化タングステン膜(WN)、およびタングステン膜(W)を順次堆積した積層体71をパターニングして、配線22を形成した。
本実施形態では、この際に、配線22を形成するとともに、配線22a,22bとは直接接することなく、配線22a,22bの外周を囲むように外周シールド配線92が形成されるように、積相体71をパターニングすればよい。
他の工程については、第1の実施形態と同様に行うことで、半導体装置91が完成する。
【0088】
[第3の実施形態]
<半導体装置>
次に、本発明の第3の実施形態である半導体装置101について説明する。本実施形態は、第1の実施形態の変形例であり、第1の実施形態とは、シールド配線の構成が異なるのみで、他の同様の部分については、適宜説明を省略する。
【0089】
半導体装置101は、図15に示すように、下部シールド配線が設けられておらず、ゲート層間絶縁膜24上に、配線102(102a,102b,102c)が設けられている。なお、本実施形態では、ゲート電極8がシールド配線として機能するので、配線102とゲート電極8の距離は、狭い方が好ましい。
【0090】
ゲート電極8は、補償容量素子4が設けられる領域の略全面にわたって形成されており、コンタクトプラグ21,107、及び配線102cを介して、第2電源端子23と電気的に接続されている。
端子102は、第1の実施形態の配線22と同様に、配線102aと配線102bが、電気的に接続するように一体として形成されており、配線102cは、配線102a及び配線102bと絶縁分離するように形成されている。
【0091】
また、配線102上には、コンタクトプラグ103が形成されており、配線102は、コンタクトプラグ103を介して、補償容量素子4を構成する下部電極41と電気的に接続されている。
【0092】
具体的には、配線102を覆うように層間絶縁膜104が設けられており、層間絶縁膜104上にストッパー膜105が形成されている。
そして、層間絶縁膜104及びストッパー膜105を貫通して、配線102と電気的に接続するようにコンタクトプラグ103が設けられている。なお、コンタクトプラグ103の上端は、ストッパー膜105の上面よりも半導体基板2よりに形成されている。
【0093】
また、補償容量素子4を構成する下部電極41は、底面がコンタクトプラグ103と接続するように形成されている。すなわち、下部電極41a,41b,41cは、それぞれコンタクトプラグ103を介して配線102a,102b,102cと接続されている。
その他の構成は、第1の実施形態と同様である。
【0094】
本実施形態の半導体装置101も、第1の実施形態と同様に、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間で、複数の補償容量素子4が直列に接続されている。これにより、各補償容量素子4の容量絶縁膜42が破壊されるのを防ぐことができる。
【0095】
また、本実施形態では、下部シールド配線は設けられていないが、補償容量素子4aと補償容量素子4bを直列に接続する、電位が不安定な配線102a,102bと、接地電圧VSSが供給されるゲート電極8との距離が短く形成されている。これにより、ゲート電極8がシールド配線として機能し、配線102a,102bの電位が安定し、ひいては下部電極41a,41bの電位が安定し、下部電極41のノイズによる影響を除去することができる。上部電極43については、第1の実施形態と同様に第2電源端子23がシールド配線として機能するので、ノイズによる影響を除去することができる。
【0096】
<半導体装置の製造方法>
次に、本実施形態の半導体装置101の製造方法について説明する。本実施形態の半導体装置101も、第1の実施形態と略同様に製造することができ、同様の部分については適宜説明を省略する。
【0097】
まず、第1の実施形態と同様に、図7に示すように、トランジスタ3を形成した後に、半導体基板2上にゲート層間絶縁膜24を形成し、コンタクトプラグ21,26を形成する。
その後、第1の実施形態では、ゲート層間絶縁膜24上に、配線28及び下部シールド配線5を形成したが、本実施形態ではこの際に、配線28とともに、配線102を形成する。
【0098】
具体的には、ゲート層間絶縁膜上に、例えば窒化タングステン膜(WN)、およびタングステン膜(W)を順次堆積した積層体を形成し、パターニングすることで、配線28及び配線102を形成する。
この際、配線102aと配線102bが、電気的に接続するように一体として形成されるようにパターニングするとともに、配線102cが、配線102a及び配線102bと絶縁分離されるようにパターニングする。
【0099】
次に、配線102を覆うように、ゲート層間絶縁膜24上に層間絶縁膜104を形成し、層間絶縁膜上にストッパー膜105を順次形成する。
その後、ストッパー膜105及び層間絶縁膜104を貫通するようにコンタクトホール106を形成し、該コンタクトホール106内にコンタクトプラグ材料108を充填することで、配線102と電気的に接続されたコンタクトプラグ103を形成する。この際、コンタクトプラグ103の上端が、ストッパー膜105の上面よりも、半導体基板2よりに形成されるようにする。
【0100】
その後、第1の実施形態と同様に、層間絶縁膜33、サポート膜材料74を順次形成し、コンタクトプラグ103の上端が開口するように開孔73を形成して、開孔73内に下部電極41を形成する。その後は、第1の実施形態と同様に行うことで、半導体装置101が完成する。
【0101】
[第4の実施形態]
<半導体装置>
次に、本発明の第4の実施形態である半導体装置111について説明する。本実施形態は、第1の実施形態の変形例であり、同様の部分については、適宜説明を省略する。
【0102】
第1の実施形態では、コンケイブ型の容量素子を有する補償容量素子を用いていたが、本実施形態では、コップ形状に形成した下部電極の内壁面と外壁面の両方をキャパシタ電極として使用する電極構造をした、いわゆるクラウン型の容量素子を有する補償容量素子を用いた。
【0103】
半導体装置111を構成する補償容量素子116(116a,116b)は、図16に示すように、複数の有底筒形状の下部電極112(112a,112b)と、下部電極112の内壁面127(127a,127b)及び外壁面128(128a,128b)を覆う容量絶縁膜113(113a,113b)と、容量絶縁膜113上に設けられた上部電極114(114a,114b)とから概略構成されている。
なお、図16は、本実施形態の半導体装置111の層間絶縁膜30よりも上層を示す断面図である。また、半導体装置111の層間絶縁膜30よりも下層の部分は、第1の実施形態と同様の構成をしているので、説明を省略する。
【0104】
補償容量素子116を構成する下部電極112は、内壁面127が容量絶縁膜113に覆われている。また、下部電極112の外壁面128であって、同一の補償容量素子116を構成する他の下部電極112の外壁面128と対向している外壁面129(129a,129b)は、容量絶縁膜113で覆われており、他の下部電極112の外壁面128と対向していない外壁面130(130a,130b)は、ストッパー膜123、層間絶縁膜125、及びサポート膜124に覆われている。
【0105】
例えば、補償容量素子116aは、複数の下部電極112aを備えているところ、その最外周に配置された下部電極112aの外壁面128aであって、補償容量素子116aの外側に対向している外壁面130aのみが、ストッパー膜123、層間絶縁膜125、及びサポート膜124に覆われている。
一方、最外周に配置されていない下部電極112aの外壁面128a(129a)及び、最外周に配置された下部電極112aであって、補償容量素子116aの内側に対向している外壁面129aは、容量絶縁膜で覆われている。
【0106】
また、容量絶縁膜113は、下部電極112内及び下部電極112間内を充填することがないように、複数の下部電極112を一体として覆うように形成されている。
また、容量絶縁膜113上には、上部電極114が設けられているが、上部電極114は、容量絶縁膜113を介して下部電極112内及び下部電極112間内を充填するように設けられている。なお、上部電極114は、容量絶縁膜113と同様に、補償容量素子116を構成する複数の下部電極112を、容量絶縁膜113を介して一体として覆おうように形成されている。
【0107】
補償容量素子113を構成する複数の下部電極112の底面は、それぞれ配線115(115a,115b)と接するように形成されており、各補償容量素子116を構成する下部電極112は、配線115によって電気的に接続されている。また、配線115aと配線115bは、電気的に接続されるように一体として形成されている。
【0108】
また、補償容量慮素子116を覆うように、層間絶縁膜30上には層間絶縁膜122が設けられており、層間絶縁膜122上には、内部電源電圧VODが供給される第1電源端子117と、接地電圧VSSが供給される第2電源端子118が設けられている。
なお、第2電源端子118は、第1の実施形態と異なり、複数の補償容量素子116が設けられる領域全面にわたって形成されているのではなく、補償容量素子116bが設けられる領域の一部を覆うように形成されているに過ぎない。
【0109】
第1電源端子117は、コンタクトプラグ120を介して、補償容量素子116aを構成する上部電極114aと電気的に接続されるように構成されている。
また、第2電源端子118は、コンタクトプラグ129を介して、補償容量素子116bを構成する上部電極114bと電気的に接続されるように構成されており、また、コンタクトプラグ121を介して、下部シールド配線5と電気的に接続されるように構成されている。
【0110】
本実施形態の半導体装置111も、第1の実施形態と同様に、図17の回路図に示すように、内部電源電圧VODが供給される第1電源端子117と、接地電圧VSSが供給される第2電源端子118との間で、2つの補償容量素子116が直列に接続されている。これにより、各補償容量素子116の容量絶縁膜113が破壊されるのを防ぐことができる。
【0111】
また、本実施形態では、補償容量素子116が、クラウン型の電極構造に形成されているので、第1の実施形態と比較して、相対的に単位面積当たりの容量を大きくすることができ、補償容量素子116を小型化することが可能である。
また、本実施形態では、上部電極114aと上部電極114bに、それぞれ第1電源端子117および第2電源端子118が電気的に接続されているので、電位が安定することから、第2電源端子118をシールド配線として機能させなくても問題ない。また、補償容量素子116aと補償容量素子116bを直列に接続する、電位が安定しない下部電極112については、第1の実施形態と同様に、下部シールド配線5によってシールドされるので、ノイズによる影響を抑制することができる。
【0112】
なお、本実施形態では、補償容量素子116を2つ直列に接続する場合について説明したが、必ずしも2つである必要はなく、3つ以上でも構わない。
また、3つ以上の補償容量素子を用いると、電位が安定しない上部電極が形成され得るが、その場合は、第1の実施形態と同様に、第2電源端子を、補償容量素子が形成される領域の略全面にわたって形成するのが好ましい。
【0113】
<半導体装置の製造方法>
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置111も、下部電極112の外壁面128を露出させる工程以外は、第1の実施形態と略同様に製造することができる。
下部電極112の外壁面128を露出させる方法としては、公知のクラウン型のキャパシタを形成する方法を用いればよいが、例えば第1の実施形態と同様に、開孔73に下部電極膜74を形成した後に(図11参照)、露出させたい外壁面129を覆っている層間絶縁膜33を、例えば希釈フッ酸を薬液として湿式エッチングによって除去すればよい。この際、図16に示すように、ストッパー膜123が、薬液の浸透を阻止するので、不必要に層間絶縁膜をエッチングすることを防止することができる。他の工程は、第1の実施形態と同様に行うことで、本実施形態の半導体装置111が完成する。
【0114】
以上、本発明を実施形態に基き説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、本実施形態では、補償容量素子は、セルコンデンサと略同様な形状で構成したが、これに限定されず、上層の電極と下層の電極の間に絶縁膜が設けられているのであれば、適用可能である。また、上部電極および下部電極の両方について、それぞれシールドするシールド配線を設けることが好ましいが、一方をシールドするシールド配線のみを設けた場合であっても、ノイズによる影響を抑制するという本発明の効果は得られる。
【産業上の利用可能性】
【0115】
本発明は、半導体装置に関するものなので、半導体装置を製造する製造業において幅広く利用することができる。
【符号の説明】
【0116】
1,91,101,111・・・半導体装置、2・・・半導体基板、4,116・・・補償容量素子、5・・・下部シールド配線、7・・・ゲート絶縁膜、8・・・ゲート電極、13・・・周辺領域、18・・・メモリセルアレイ領域、22,102,115・・・配線、23,118・・・第2電源端子、24・・・ゲート層間絶縁膜、29,117・・・第1電源端子、41,112・・・下部電極、42,113・・・容量絶縁膜、43,114・・・上部電極、48,127・・・下部電極の内壁面、49,128・・・下部電極の外壁面、92・・・外周シールド配線
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
一般に、DRAM等の半導体装置では、消費電力の低減化に対応するため、回路素子の動作電源圧力の低電圧化が進められている。具体的には、外部から供給される電源電圧を、半導体装置内部にて所望の電圧まで下げた後に、回路素子に供給することが一般的に行われている。
【0003】
近年、動作電源電圧の低下に伴い、電源電圧の変動が回路動作に与える影響が大きくなることから、電源電圧を安定して供給することが重要になっている。このため、電源電圧供給用の配線と接地電圧供給用の配線間に補償容量素子(キャパシタ)を配置する技術が用いられるようになってきている(特許文献1)。
【0004】
このような補償容量素子は、半導体装置の縦断面方向に形成されているので、単位面積あたりに形成される容量は、他の一般的なトランジスタタイプの補償容量と比較して大きいというメリットがある。
【0005】
なお、特許文献2には、単に複数の単位容量素子を直列した容量素子を備えた半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2010−67661号公報
【特許文献2】特開平7−74309号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、特許文献1に記載されるような補償容量素子は、セルコンデンサと同様の工程によって形成されることが多い。そして、近年、セルコンデンサは、微細化やセルコンデンサ容量確保の要求から、容量絶縁膜の厚さが薄くなるという傾向にあり、補償容量素子に用いられる容量絶縁膜の厚さも薄くなってきている。
【0008】
その結果、特許文献1に記載されるように、補償容量素子の一端及び他端に直接電源を接続した場合には、容量絶縁膜がその電源間の電圧に耐え切れず、破壊されてしまうという不都合があった。
【課題を解決するための手段】
【0009】
そこで、本発明は、以下の構成を採用した。
本発明の半導体装置は、第1の電圧が供給される第1の電源端子と、第2の電圧が供給される第2の電源端子と、容量絶縁膜と該容量絶縁膜を挟んで形成される第1及び第2電極とを其々備えており、前記第1及び第2の電源端子間に直列に設けられる複数の補償容量素子と、奇数番目の前記補償容量素子と次の偶数番目の前記補償容量素子とを各々接続する第1の配線層に形成された第1の容量接続配線と、偶数番目の前記補償容量素子と次の奇数番目の前記補償容量素子とを各々接続する第2の配線層に形成された第2の容量接続配線と、前記第1及び第2の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線と、を備える。
【発明の効果】
【0010】
本発明の半導体装置は、第1の電圧が供給される第1の電源端子と、第2の電圧が供給される第2の電源端子との間で、複数の補償容量素子が直列に接続されている。これにより、補償容量素子の容量絶縁膜が破壊されるのを防ぐことができる。
すなわち、従来の半導体装置では、各補償容量素子には、第1電極に第1の電圧(もしくは第2の電圧)が加えられ、第2電極に第2の電圧(もしくは第1の電圧)が加えられていたため、容量絶縁膜は第1の電圧と第2の電圧の電圧差に耐えられず、破壊されることがあった。
これに対し、本発明の半導体装置では、第1の電圧が供給される第1の電源端子と、第2の電圧が供給される第2の電源端子との間に、複数の補償容量素子が直列に設けられているため、各補償容量素子に加えられる電圧差は、第1の電圧と第2の電圧との電圧差を、直列に設けられた補償容量素子の数で割った値となる。したがって、従来の補償容量素子と比較して、本発明の補償容量素子に加えられる電圧差は小さくなり、容量絶縁膜の破壊を防止することが可能となる。
【0011】
また、本発明の半導体装置には、奇数番目の補償容量素子と次の偶数番目の補償容量素子を接続する第1の容量接続配線、及び、偶数番目の補償容量素子と奇数番目の補償容量素子を接続する第2の容量接続配線のいずれか一方に隣接して、シールド配線が設けられている。これにより、第1電極または第2電極へのノイズの影響を除去することができる。すなわち、本発明の補償容量素子は、第1の電源端子と、第2の電源端子間で直列に複数設けられているので、各補償容量素子を構成する第1電極および第2電極の電位は安定していないが、これらを接続する容量接続配線が、シールド配線によってシールドされるので、ノイズの影響を除去することができる。
【図面の簡単な説明】
【0012】
【図1】図1は、本発明の第1の実施形態である半導体装置を用いたDRAMを示す平面図である。
【図2】図2は、図1の領域Gを示す拡大図である。
【図3】図3は、本発明の第1の実施形態である半導体装置を示す断面図である。
【図4】図4は、本発明の第1の実施形態である半導体装置を示す斜視図である。
【図5】図5は、本発明の第1の実施形態である半導体装置を示す回路図である。
【図6】図6は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図7】図7は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図8】図8は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図9】図9は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図10】図10は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図11】図11は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図12】図12は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図13】図13は、本発明の第1の実施形態である半導体装置の製造工程を示す断面図である。
【図14】図14は、本発明の第2の実施形態である半導体装置を示す斜視図である。
【図15】図15は、本発明の第3の実施形態である半導体装置を示す断面図である。
【図16】図16は、本発明の第4の実施形態である半導体装置を示す断面図である。
【図17】図17は、本発明の第4の実施形態である半導体装置を示す回路図である。
【発明を実施するための形態】
【0013】
以下、本発明の半導体装置について、図面を参照して説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【0014】
[第1の実施形態]
<DRAM>
まず、図1及び図2を参照して、本実施形態の半導体装置1を用いて作製したDRAMについて説明する。図1は、DRAMの半導体チップ11を示す平面図であり、図2は、図1の領域Gを模式的に拡大した図である。なお、本発明は、DRAMに限定されず、その他のメモリ(SRAM、Flash、ReRAM、PRAM)やコントローラのように電源を用いるあらゆる半導体装置に適用可能である。
【0015】
半導体チップ11は、図1に示すように、BANK12と、BANK12以外の周辺領域13に形成された各種のデバイスや回路を有した構成となっている。なお、図1においては、BANK12が8個設けられているが、これに限定されず、4個や16個等であっても構わない。
【0016】
各BANK12の対向する二辺には、それぞれ辺に沿って領域14が形成されており、この領域14には、補償容量素子4(図3参照)が複数配置されている。このように、BANK12の辺に沿って補償容量素子4が設けられたことで、電源補償がより効果的になる。すなわち、BANK12内に設けられたセンスアンプ(SAMP)15(図2参照)において、内部電源電圧VODが用いられることから、実際に内部電源電圧VODが消費される箇所の近くに補償容量素子4を配置することで、電源補償がより効果的になる。
【0017】
また、半導体チップ11の中央に配置されたボンディングパッド16の周囲には、例えば、周辺回路一般に用いられる内部電源VPERI等といった内部電源とは異なる電源についての補償容量素子17が配置されている。補償容量素子17は、補償容量素子4と同様な構造に形成されていてもよく、このように1つの半導体チップ11内に、同様の構造をした補償容量素子が、異なる電源についての補償容量として配置されていても構わない。
【0018】
BANK12は、図2に示すように、複数のメモリセルアレイ領域(Memory cell array)18を備えている。各メモリセルアレイ領域18には、ビット線(図示略)やワード線(図示略)が設けられており、ビット線とワード線の交差部には、それぞれトランジスタ(図示略)およびキャパシタ(セルコンデンサ)(図示略)が設けられている。
なお、図2においては、補償容量素子4を模式的にUNIT37として表している。
【0019】
ワード線は、Xデコーダ(図示略)に入力されたアドレス信号に応じて選択され、ビット線は、Yデコーダ(YDEC)19に入力されたアドレス信号に応じて選択される。
また、BANK12内には、各メモリセルアレイ領域18に対応して、ワード線に出力するサブワードドライバ(SWD)20と、ビット線の電位を増幅するセンスアンプ15が、其々設けられている。
【0020】
また、BANK12の一辺に沿って設けられた補償容量素子4に相当するUNIT37の配置位置については、内部電源電圧VODの発生回路(VODGEN)38と、内部電源電圧VODを用いて動作する負荷回路であるセンスアンプ15の間に設けることが好ましい。これにより、センスアンプ15で消費した(降下した)電圧を発生回路38が補償する前に、補償容量素子4によって補償することができる。
なお、発生回路38では、外部電源電圧VDDと接地電圧VSSを受けて、内部電源電圧VODを発生させている。
【0021】
<半導体装置>
次に、本実施形態の半導体装置1について説明する。半導体装置1は、図3に示すように、半導体基板2上に形成されたトランジスタ3と、トランジスタ3の上方に形成された複数の補償容量素子4(4a,4b,4c)と、下部シールド配線5と、を備えている。なお、図3は、本実施形態の半導体装置1の断面図である。
【0022】
<<トランジスタ>>
トランジスタ3は、半導体基板2のウェル領域6に形成されたソース・ドレイン領域(ソース/ドレイン端子)25と、半導体基板2上に形成されたゲート絶縁膜7と、ゲート絶縁膜7上のゲート電極8とを備えている。
半導体基板2は、例えばP型シリコンからなり、半導体基板2内には、N型のウェル領域6が形成されている。
【0023】
半導体基板2上には、ゲート絶縁膜7が設けられており、ゲート絶縁膜7上にゲート電極8が形成されている。また、ゲート電極8上には、保護絶縁膜9が設けられており、ゲート電極8の側壁には、サイドウォール10が形成されている。なお、ゲート電極8は、コンタクトプラグ21、31、46を介して、下部シールド配線5や、配線22cや、第2電源端子23と電気的に接続されている。
また、ゲート電極8を覆うように、半導体基板2上には、ゲート層間絶縁膜24が形成されている。
【0024】
半導体基板2のウェル領域6内であって、ゲート電極8に対して自己整合となる位置には、例えばP型の不純物が導入された不純物拡散領域であるソース・ドレイン領域25が形成されている。P型の不純物としては、例えばホウ素(B)等を挙げることができる。
ソース・ドレイン領域25は、コンタクトプラグ26、27を介して各種の配線28や、第1電源端子29と接続されている。
【0025】
なお、本実施形態では、プレーナ型MOSトランジスタ3を形成する場合を例として説明したが、これに限定されるものではなく、溝型ゲート電極を有するMOSトランジスタや、縦型MOSトランジスタであっても構わない。また、P型トランジスタ3に限らず、N型トランジスタでもよく、ソース・ドレイン領域25をP型ではなくN型とすることでN型のウェル領域6とショートするように構成しても構わない。
【0026】
<<補償容量素子>>
ゲート層間絶縁膜24上は、配線層となっており、各種の配線28及び下部シールド配線5が設けられている。配線28は、コンタクトプラグ26と電気的に接続するように設けられており、下部シールド配線5は、コンタクトプラグ21と電気的に接続するように設けられている。
なお、コンタクトプラグ26は、ゲート層間絶縁膜24を貫通してソース・ドレイン領域25と電気的に接続するように設けられており、コンタクトプラグ21は、ゲート層間絶縁膜24及び保護絶縁膜9を貫通してゲート電極8と電気的に接続するように設けられている。
【0027】
配線28および下部シールド配線5を覆うように、ゲート層間絶縁膜24上には、層間絶縁膜30が設けられている。なお、下部シールド配線5上には、層間絶縁膜30を貫通して、下部シールド配線5と電気的に接続するようにコンタクトプラグ31が設けられている。
【0028】
層間絶縁膜30上は、配線層となっており、配線(端子)22(22a,22b,22c)が複数設けられている。また、この配線22を覆うようにストッパー膜32が設けられている。なお、配線22cは、コンタクトプラグ31上に設けられている。
【0029】
また、ストッパー膜32上には、層間絶縁膜33が設けられており、層間絶縁膜33上であって、後述する上部電極(第2電極)43(43a,43b,43c)が設けられる領域には、サポート膜34が設けられている。そして、ストッパー膜32,層間絶縁膜33、及びサポート膜34を貫通するようにして補償容量素子4が複数形成されている。なお、サポート膜34上は、容量絶縁膜42を介して配線層となっており、上部電極43の一部が形成されている。
【0030】
各補償容量素子4は、トランジスタ3の上方に形成されており、メモリセルアレイ領域18(図2参照)に形成されたキャパシタと同様な形状をしており、キャパシタと同時に形成しても構わない。
また、各補償容量素子4は、複数の実質的に同一な構成の下部電極(第1電極)41(41a,41b,41c)と、複数の下部電極41上を一体に覆う容量絶縁膜42(42a,42b,42c)と、容量絶縁膜42上に設けられた上部電極43とを有しており、下部電極41と上部電極43によって容量絶縁膜42が挟まれた構成となっている。
【0031】
各下部電極41は、有底筒形状に形成されており、内壁面48(48a,48b,48c)は容量絶縁膜42で覆われており、外壁面49(49a,49b,49c)はストッパー膜32、層間絶縁膜33、及びサポート膜34によって覆われている。
また、1つの補償容量素子4を構成する複数の下部電極41は、1つの配線22によって、電気的に接続されている。例えば、補償容量素子4aを構成する複数の下部電極41aは、全て一つの配線22a上に形成されている。
【0032】
なお、図3においては、各補償容量素子4を構成する下部電極41は2つとして描かれているが、各補償容量素子4を構成する下部電極41の数は、所望する容量から適宜決定すればよい。もっとも、複数配置した際の最外周に形成される下部電極41の形状は、信頼性が低いことから、2行2列(すなわち4個)程度ではなく、図4に示すように、それよりも多い数であることが好ましい。なお、図4は、本実施形態の半導体装置1の一部を省略して示す斜視図である。
【0033】
容量絶縁膜42は、図3に示すように、下部電極41内を充填することがないように、複数の下部電極41の内壁面48を一体として覆うように形成されている。そして、容量絶縁膜42上には、上部電極43が設けられているが、上部電極43は容量絶縁膜42を介して、下部電極41内を充填するように設けられている。すなわち、上部電極43は、筒形状の下部電極41に嵌合する形状に形成されている。
また、上部電極43は、容量絶縁膜42と同様に、補償容量素子4を構成する複数の下部電極41を、容量絶縁膜42を介して、一体として覆うように形成されている。
【0034】
例えば、容量絶縁膜42aは、補償容量素子4aを構成する複数の下部電極41aの内壁面48aを、一体として覆うように形成されている。そして、上部電極43aは、容量絶縁膜42aを介して、複数の下部電極41a内を充填するように形成されている。
このように本実施形態の補償容量素子4は、コップ形状に形成した下部電極41の内壁面48のみをキャパシタ電極として使用する電極構造をした、いわゆるコンケイブ型の容量素子を複数用いた構成となっている。
【0035】
また、補償容量素子4は、図5の回路図に示すように、内部電源電圧VOD(第1の電圧)が供給される第1電源端子29と、接地電圧VSS(第2の電圧)が供給される第2電源端子23との間で、複数個(図5においては、3個)、直列に接続されている。
【0036】
具体的な構造について説明すると、図3に示すように、上部電極43、容量絶縁膜42、層間絶縁膜34を覆うように層間絶縁膜35が設けられている。そして、この層間絶縁膜35上は、配線層となっており、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23が設けられている。
【0037】
第1電源端子29と、複数ある補償容量素子4のうちの1つの補償容量素子4aの上部電極43aは、コンタクトプラグ45を介して電気的に接続されている。
また、第2電源端子23と、第1電源端子29が接続された補償容量素子4以外の補償容量素子4cの下部電極41cは、配線22c及びコンタクトプラグ46を介して電気的に接続されている。
【0038】
また、補償容量素子4aの下部電極41aの下に設けられた配線22aと、補償容量素子4aに隣接して配置された補償容量素子4bの下部電極41bの下に設けられた配線22bとは、一体として成形されており、電気的に接続されている。すなわち、配線22aと配線22bは、一体となって、補償容量素子4aと補償容量素子4bを直列に接続する容量接続配線として機能している。
【0039】
また、補償容量素子4bの上部電極43bと、補償容量素子4cの上部電極43cは、一体として成形されており、電気的に接続されている。すなわち、上部電極43bと上部電極43cは、一体となって、補償容量素子4bと補償容量素子4cを直列に接続する容量接続配線として機能している。
【0040】
このように、第1電源端子29ないし第2電源端子23とは直接接続されていない補償容量素子4bは、下部電極41bが、隣接する補償容量素子4aの下部電極41aと電気的に接続されている。加えて、補償容量素子4bは、上部電極43bが、補償容量素子4aとは別の隣接する補償容量素子4cの上部電極43と、電気的に接続されている。
すなわち、第1電源端子29と第2電源端子23の間で、補償容量素子4は複数直列に設けられている。そして、第1電源端子側から、1番目の補償容量素子4aと次の2番目の補償容量素子4bとは、配線22a,22bによって電気的に接続されている。また、2番目の補償容量素子4bと次の3番目の補償容量素子4cとは、上部電極43b,43cによって電気的に接続されている。
このようにして、図5の回路図に示すように、第1電源端子29と第2電源端子23との間で、複数の補償容量素子4は、直列に接続されている。
【0041】
<<シールド配線>>
また、図3に示すように、下部電極41の下側(半導体基板側)には、下部電極41をノイズ等からシールドする下部シールド配線5が設けられている。具体的には、ゲート層間絶縁膜24上であって、補償容量素子4が設けられる領域の略全面にわたって、下部シールド配線5が設けられていることが好ましい。少なくとも、容量接続配線として機能する配線22a,22bをゲート層間絶縁膜24上に投影した際の領域を覆う(オーバーラップする)ように、下部シールド配線5を形成する。
そして、この下部シールド配線5は、コンタクトプラグ31,46および配線22cを介して第2電源端子23と電気的に接続されおり、接地電圧VSSが供給されている。
すなわち、シールド配線5は、容量接続配線として機能する配線22a,22bに隣接して設けられ、実質的に固定された電圧が供給されている。なお、ここでいう隣接とは、絶縁膜を介して隣に設けられていることを意味している。
【0042】
また、本実施形態では、層間絶縁膜35上に設けられた第2電源端子23が、上部電極43をノイズ等からシールドする。すなわち、上部電極43に隣接した上側(半導体基板の反対側)に設けられた第2電源端子23が、シールド配線として機能している。
したがって、第2電源端子23は、層間絶縁膜35上において、補償容量素子4が設けられる領域の略全面にわたって設けられていることが好ましい。少なくとも、容量接続配線として機能する上部電極43b,43cを層間絶縁膜35上に投影した際の領域を覆う(オーバーラップする)ように、第2電源端子23を形成する。
【0043】
本実施形態では、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間に、補償容量素子4が設けられている。これにより、動作電源電圧の低下に伴い、内部電源電圧VODが変動することを抑制することができ、内部電源電圧VODを安定して供給することができる。
【0044】
加えて、第1電源端子29とトランジスタ3のソース・ドレイン領域25が電気的に接続されるとともに、第2電源端子23とトランジスタ3のゲート電極8が電気的に接続されていることから、トランジスタ3も容量素子として機能する。これにより、より内部電源電圧VODを安定して供給することができるとともに、面積の有効利用を図ることができる。もっとも、面積の有効利用という点からすると、トランジスタ3を形成した領域に、トランジスタ型の容量素子ではなく、その他の機能素子(機能回路)を配置しても構わない。
【0045】
また、半導体装置1は、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間で、複数の補償容量素子4が直列に接続されている。これにより、各補償容量素子4の容量絶縁膜42が破壊されるのを防ぐことができる。
【0046】
すなわち、従来の半導体装置では、各補償容量素子には、上部電極に内部電源電圧(もしくは接地電圧)が加えられ、下部電極に接地電圧(もしくは内部電源電圧)が加えられていたため、容量絶縁膜は内部電源電圧と接地電圧の電圧差に耐えられず、破壊されることがあった。
【0047】
これに対し、本実施形態の半導体装置1では、図5の回路図に示すように、第1電源端子29と第2電源端子23との間に、複数の補償容量素子4が直列に設けられている。これにより、各補償容量素子4に加えられる電圧差は、内部電源電圧VODと接地電圧VSSとの電圧差を、直列に設けられた補償容量素子4の数で割った値となる。したがって、従来の補償容量素子と比較して、本発明の補償容量素子4に加えられる電圧差が小さくなり、容量絶縁膜42の破壊を防止することが可能となる。
【0048】
より詳細に説明すると、接地電圧VSSを0Vとした場合、内部電源電圧VODと接地電圧VSS(0V)の電圧差はVODになり、上部電極43aの電位はVOD、下部電極41a,41bの電位は2/3×VOD、上部電極43b,43cの電位は1/3×VOD、下部電極41cの電位は0Vとなる。したがって、各補償容量素子4に加えられる電圧差は、いずれも1/3×VODとなり、従来と比較して加えられる電圧差が小さくなるので、容量絶縁膜42の破壊を防止することが可能となる。
【0049】
また、本実施形態の半導体装置1には、図1に示すように、配線22または第2電源端子23をシールドするシールド配線が設けられているので、上部電極43または下部電極41へのノイズの影響を除去することができる。
【0050】
すなわち、本実施形態の補償容量素子4を構成する下部電極41a,41bおよび上部電極43b,43cは、第1電源端子29ないし第2電源端子23と直接に電気的に接続されていないので、電位が安定しておらず、ノイズによって電位が上下しやすくなっている。
【0051】
しかしながら、ノイズによる影響を抑制するために、下部電極41aと下部電極41bを直列に接続する配線22a,22bの下側には、下部シールド配線5が設けられており、また、上部電極43b,43cの上側には、シールド配線として機能する第2電源端子23が設けられている。この下部シールド配線5および第2電源端子23は、ともに接地電圧VSSが供給されているので、電位が固定されている。したがって、近くに電位が固定した配線が存在することから、配線22とそれと電気的に接続された下部電極41、および上部電極43はそれぞれ電位が安定し、ノイズによる影響を除去することができる。
【0052】
なお、本実施形態では、第1電源端子29と第2電源端子23との間で、直列に接続される補償容量素子4の数を3つとしたが、これに限定されず、内部電源電圧VODや容量絶縁膜42の耐圧等を考慮して、4つ以上にしても、2つにしても構わない。
また、下部シールド配線5は、接地電圧VSSが供給されるように、第2電源端子23と電気的に接続されているが、必ずしも接地電圧VSSが供給される必要はない。信号配線のように電位の変動が大きい配線でなければ、その他の適宜の電源配線等と電気的に接続されるように構成されていても構わない。また、第2電源端子23をシールド配線として用いたが、層間絶縁膜35上に、第2電源端子とは別に、シールド配線を形成しても構わない。
【0053】
<半導体装置の製造方法>
次に、本実施形態の半導体装置1の製造方法について、詳細に説明する。
まず、図6に示すように、例えばP型シリコンからなる半導体基板2内にN型のウェル領域6を形成する。
その後、半導体基板2上にゲート絶縁膜材料50を形成し、ゲート絶縁膜材料50上にゲート電極材料51と、保護絶縁膜材料52を積層し、パターニングして、ゲート絶縁膜7,ゲート電極8および保護絶縁膜9を形成する。
【0054】
次に、半導体基板2のウェル領域6内で、保護絶縁膜9に対して自己整合となる位置に、すなわち、ゲート電極8に対して自己整合となる位置に、例えばホウ素(B)等のP型不純物を導入して、不純物拡散領域であるソース・ドレイン領域25を形成する。また、ゲート電極8の側面に絶縁膜からなるサイドウォール材料53を形成し、エッチバックすることでサイドウォール10を形成する。
以上のようにして、トランジスタ3が形成される。
【0055】
ゲート絶縁膜材料50としては、例えば酸化シリコン膜を用いることができ、ゲート電極材料51としては、例えばリンを含有した多結晶シリコン膜、タングステン膜(W)、タングステンシリサイド膜(Wsi)および、それらの積層膜等を用いることができる。
保護絶縁膜材料52およびサイドウォール材料53としては、例えば窒化シリコン膜(Si3N4)を用いることができる。
【0056】
トランジスタ3を形成した後は、ゲート電極8を覆うように、半導体基板2上にゲート層間絶縁膜24を、例えば酸化シリコン膜等で形成する。そして、ゲート層間絶縁膜24の上面をCMP法によって研磨し、平坦化する。
【0057】
次に、図7に示すように、ゲート層間絶縁膜24を貫通するようにコンタクトホール54を形成し、ゲート層間絶縁膜24および保護絶縁膜9を貫通するようにコンタクトホール56を形成する。
【0058】
その後、コンタクトホール54,56に、それぞれコンタクトプラグ材料55,57を充填して、ソース・ドレイン領域25に電気的に接続するコンタクトプラグ26と、ゲート電極8に電気的に接続するコンタクトプラグ21を形成する。
コンタクトプラグ材料55,57としては、例えばリンを含有した多結晶シリコン膜や、タングステン膜等を用いる。
【0059】
次に、図8に示すように、ゲート層間絶縁膜24上において、ソース・ドレイン領域25と電気的に接続するように、コンタクトプラグ26上に配線28を形成する。配線28の材料としては、例えば窒化タングステン(WN)やタングステン(W)の積層体を用いることができる。
【0060】
また、ゲート層間絶縁膜24上において、後の工程において補償容量素子4を設ける領域内の略全面にわたって、下部シールド配線5を形成する。すなわち、この下部シールド配線5が形成された領域の上方に補償容量素子4が形成される。下部シールド配線5の材料としては、例えば窒化タングステン(WN)やタングステン(W)の積層体を用いることができる。
なお、この下部シールド配線5は、コンタクトプラグ21を介してゲート電極8と電気的に接続されている。
【0061】
次に、図9に示すように、配線28および下部シールド配線5を覆うように、層間絶縁膜30を、例えば酸化シリコン膜等で形成する。そして、層間絶縁膜30の上面をCMP法によって研磨し、平坦化する。
【0062】
その後、層間絶縁膜30を貫通するようにコンタクトホール58を形成する。そして、コンタクトホール58にコンタクトプラグ材料59を充填して、下部シールド配線5と接続するコンタクトプラグ31を形成する。コンタクトプラグ材料59としては、例えばタングステン膜等を用いる。
【0063】
そして、層間絶縁膜30上に、例えば窒化タングステン膜(WN)、およびタングステン膜(W)を順次堆積して、積層体71を形成する。そして、積層体71をパターニングし、複数の配線22(22a,22b,22c)を形成する。この配線22は、後述する補償容量素子4(4a,4b,4c)の下部電極41(41a,41b,41c)の底面と接続する。
【0064】
なお、パターニングの際は、補償容量素子4aを構成する下部電極41aと接続する配線22aと、補償容量素子4bを構成する下部電極41bと接続する配線22bを、電気的に接続するように一体として形成するようにする。また、配線22a及び配線22bと、補償容量素子4cの下部電極41cと接続する配線22cとが、電気的に分離するように形成する。
【0065】
次に、図10に示すように、配線22を覆うように、例えば40〜100nm程度の膜厚の窒化シリコン膜を、例えばLP−CVD法またはALD法を用いて堆積し、ストッパー膜32を形成する。
【0066】
その後、ストッパー膜32上に、例えば膜厚1〜2μm程度の層間絶縁膜33、および膜厚50〜150nm程度のサポート膜材料72を順次堆積する。
層間絶縁膜33の材料としては、例えば酸化シリコン膜、不純物を含有したBPSG膜や、これらの積層膜を用いることができる。また、サポート膜材料72としては、例えばLP−CVD法またはALD法を用いて堆積した窒化シリコン膜を用いることができる。
【0067】
その後、異方性ドライエッチングを行って、サポート膜材料72、層間絶縁膜33、ストッパー膜32を貫通するように、開孔73を形成する。この際、開孔73の底部73aでは、配線22の上面が露出するようにする。
この開孔73の位置によって、後述する補償容量素子4を構成する下部電極41の数及び位置が規定される。
【0068】
また、層間絶縁膜33の膜厚によって補償容量素子4の高さが規定され、静電容量に反映される。層間絶縁膜33の膜厚を厚くするほど静電容量が増加するが、開孔73の加工が困難になるので、開孔73のアスペクト比(直径に対する円柱の高さ)が15〜25程度となるように膜厚を設定することが好ましい。
【0069】
次に、図11に示すように、CVD法を用いて金属膜を堆積し、サポート膜材料72上および開孔73内に、下部電極膜74を形成する。下部電極膜74の材料としては、例えば窒化チタン(TiN)を用いることができる。この際、下部電極膜74は、開孔73の内部を充填しない膜厚で形成する(例えば開孔73の直径が80nmの場合、下部電極膜74の厚さは10〜20nm程度に形成する)。
【0070】
次に、ドライエッチングにより、開孔73の外部に位置する下部電極膜74を除去する。この際、開孔73のアスペクト比が高い(15以上)の場合には、開孔73の底部73a上を覆う下部電極膜74にはダメージを与えることなく、サポート膜材料72上の下部電極膜74を除去することができる。
以上のようにして、開孔73の内壁を覆うとともに、内壁面48が露出した有底筒形状の下部電極41が形成される。
【0071】
次に、図12に示すように、サポート膜材料72上、及び下部電極41の露出している内壁面48を覆うように、容量絶縁膜材料75を、例えば6〜10nm程度の膜厚で形成する。容量絶縁膜材料75としては、例えば酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)等の高誘電体や、それらの積層体を用いることができる。また、容量絶縁膜材料75の形成には、例えばALD法を用いることができる。
なお、容量絶縁膜材料75は、下部電極41の内部を充填しないように形成する。
【0072】
容量絶縁膜材料75を形成した後に、容量絶縁膜材料75の表面を覆うように上部電極膜76を形成する。上部電極膜76としては、例えば窒化チタン(TiN)を用いることができる。また、上部電極膜76は、導電体の積層構造としてもよく、例えば窒化チタン膜を8〜10nmの膜厚に堆積した後に、ホウ素等の不純物を含有する多結晶シリコン膜およびタングステン膜を順次堆積した積層膜を用いてもよい。
なお、上部電極膜76は、下部電極41の内部を、容量絶縁膜材料75を介して充填するように形成する。
【0073】
次に、上部電極膜76、及び容量絶縁膜材料75のパターニングを行い、複数の上部電極43および容量絶縁膜42を形成する。この際、サポート膜材料72も同時にパターニングし、サポート膜34を形成しておくことが好ましい。サポート膜材料72もパターニングすることで、後の工程でコンタクトプラグ等を形成する際の加工が容易となる。
【0074】
なお、パターニングの際は、補償容量素子4bを構成する上部電極43bと、補償容量素子4cを構成する上部電極43cを、電気的に接続するように一体として形成するようにする。また、上部電極43b及び上部電極43cと、補償容量素子4aを構成する上部電極43aとが、電気的に分離するように形成する。
以上のようにして、複数の下部電極41と、容量絶縁膜42と、上部電極43からなる補償容量素子4が形成される。
【0075】
次に、図13に示すように、上部電極43を覆うように、例えば酸化シリコン等を用いて層間絶縁膜35を形成する。そして、層間絶縁膜35の上面をCMP法によって研磨し、平坦化する。
【0076】
また、層間絶縁膜35を貫通するようにコンタクトホール77を、層間絶縁膜35,33とストッパー膜32を貫通するようにコンタクトホール78を、層間絶縁膜35,33,30とストッパー膜32を貫通するようにコンタクトホール79を形成する。
そして、コンタクトホール77,78,79を、それぞれコンタクトプラグ材料81,82,83で充填することで、上部電極43に接続するコンタクトプラグ45と、配線22cと接続するコンタクトプラグ46と、配線28と接続するコンタクトプラグ27を形成する。
コンタクトプラグ材料81,82,83としては、例えばリンを含有した多結晶シリコン膜や、タングステン膜等を用いる。
【0077】
その後、層間絶縁膜35上において、コンタクトプラグ27およびコンタクトプラグ45に接続する第1電源端子29と、コンタクトプラグ46に接続する第2電源端子23を、例えばアルミニウム(Al)、銅(Cu)等で形成する。
そして、表面の保護膜(図示略)等を形成すれば、図3に示すような半導体装置1が完成する。
【0078】
[第2の実施形態]
<半導体装置>
次に、本発明の第2の実施形態である半導体装置91について説明する。本実施形態は、第1の実施形態の変形例であり、第1の実施形態とは、シールド配線の構成が異なるのみで、他の同様の部分については、適宜説明を省略する。
【0079】
本実施形態の半導体装置91は、第1の実施形態と異なり、図14に示すように、シールド配線として機能する外周シールド配線92を備えており、外周シールド配線92以外の構成は、第1の実施形態と同様である。なお、図14は、本実施形態の半導体装置91の一部を省略して示す斜視図である。
【0080】
具体的には、外周シールド配線92は、半導体基板2からの高さが配線22と略同じ位置に設けられており、図示略のコンタクトプラグ等を介して、第2電源端子23と接続するように形成されている。
【0081】
また、外周シールド配線92は、補償容量素子4aと補償容量素子4bを直列に接続する、電位が固定してい配線22a,22bの外周を囲むように形成されている。
ここで、外周シールド配線92は、配線22a,22bとは直接接しないように形成されているが、シールドとして機能させるため、配線22a,22bとの距離が狭い方が好ましい。
【0082】
本実施形態の半導体装置91も、第1の実施形態と同様に、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間で、複数の補償容量素子4が直列に接続されている。これにより、各補償容量素子4の容量絶縁膜42が破壊されるのを防ぐことができる。
また、下部シールド配線5及び第2電源端子23がシールド配線として機能するので、下部電極41及び上部電極43の電位が安定し、ノイズによる影響を抑制することができる。
【0083】
また、本実施形態では、接地電圧VSSが供給されている外周シールド配線92が、配線22a,22bの外周に設けられているので、第1の実施形態よりも、より配線22a,22bの電位が安定し、下部電極41のノイズによる影響を除去することができる。
【0084】
なお、本実施形態では、外周シールド配線92は、接地電圧VSSが供給されるように、第2電源端子23と電気的に接続されるように構成されているが、必ずしも接地電圧VSSが供給される必要はない。信号配線のように電位の変動が大きい配線でなければ、その他の適宜の電源配線等と電気的に接続されるように構成されていても構わない。
また、外周シールド配線92でのシールド効果が十分に認められる際には、下部シールド配線5を設けなくても構わない。
【0085】
また、外周シールド配線92は、配線22a,22bではなく、補償容量素子4bと補償容量素子4cを直列に接続する配線として機能する、電位が不安定な上部電極43b,43cの外周を囲むように形成してもよい。また、配線22a,22bの外周を囲むものと、上部電極43b,43cの外周を囲むものの2つを用いてもよい。上部電極43b,43cの外周を囲む場合は、例えば外周シールド配線92は、半導体基板2からの高さが、下部電極41の上端よりも上方に形成された上部電極43と略同じ位置に設ければよい。すなわち、サポート膜34上の容量絶縁膜42上の配線層に形成すればよい。
このように上部電極43b,43cの外周を囲む外周シールド配線92を設けることで、第1の実施形態と比較して、より上部電極43の電位が安定し、ノイズの影響を抑制することができる。
【0086】
<半導体装置の製造方法>
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置91も、外周シールド配線92を形成する工程以外は、第1の実施形態と略同様に製造することができる。
外周シールド配線92を形成する際は、第1の実施形態において配線22を形成する際に(図9参照)、少なくとも配線22a,22bの外周を囲むように、層間絶縁膜30上に外周シールド配線92を形成すればよい。
【0087】
具体的に述べると、第1の実施形態では、例えば窒化タングステン膜(WN)、およびタングステン膜(W)を順次堆積した積層体71をパターニングして、配線22を形成した。
本実施形態では、この際に、配線22を形成するとともに、配線22a,22bとは直接接することなく、配線22a,22bの外周を囲むように外周シールド配線92が形成されるように、積相体71をパターニングすればよい。
他の工程については、第1の実施形態と同様に行うことで、半導体装置91が完成する。
【0088】
[第3の実施形態]
<半導体装置>
次に、本発明の第3の実施形態である半導体装置101について説明する。本実施形態は、第1の実施形態の変形例であり、第1の実施形態とは、シールド配線の構成が異なるのみで、他の同様の部分については、適宜説明を省略する。
【0089】
半導体装置101は、図15に示すように、下部シールド配線が設けられておらず、ゲート層間絶縁膜24上に、配線102(102a,102b,102c)が設けられている。なお、本実施形態では、ゲート電極8がシールド配線として機能するので、配線102とゲート電極8の距離は、狭い方が好ましい。
【0090】
ゲート電極8は、補償容量素子4が設けられる領域の略全面にわたって形成されており、コンタクトプラグ21,107、及び配線102cを介して、第2電源端子23と電気的に接続されている。
端子102は、第1の実施形態の配線22と同様に、配線102aと配線102bが、電気的に接続するように一体として形成されており、配線102cは、配線102a及び配線102bと絶縁分離するように形成されている。
【0091】
また、配線102上には、コンタクトプラグ103が形成されており、配線102は、コンタクトプラグ103を介して、補償容量素子4を構成する下部電極41と電気的に接続されている。
【0092】
具体的には、配線102を覆うように層間絶縁膜104が設けられており、層間絶縁膜104上にストッパー膜105が形成されている。
そして、層間絶縁膜104及びストッパー膜105を貫通して、配線102と電気的に接続するようにコンタクトプラグ103が設けられている。なお、コンタクトプラグ103の上端は、ストッパー膜105の上面よりも半導体基板2よりに形成されている。
【0093】
また、補償容量素子4を構成する下部電極41は、底面がコンタクトプラグ103と接続するように形成されている。すなわち、下部電極41a,41b,41cは、それぞれコンタクトプラグ103を介して配線102a,102b,102cと接続されている。
その他の構成は、第1の実施形態と同様である。
【0094】
本実施形態の半導体装置101も、第1の実施形態と同様に、内部電源電圧VODが供給される第1電源端子29と、接地電圧VSSが供給される第2電源端子23との間で、複数の補償容量素子4が直列に接続されている。これにより、各補償容量素子4の容量絶縁膜42が破壊されるのを防ぐことができる。
【0095】
また、本実施形態では、下部シールド配線は設けられていないが、補償容量素子4aと補償容量素子4bを直列に接続する、電位が不安定な配線102a,102bと、接地電圧VSSが供給されるゲート電極8との距離が短く形成されている。これにより、ゲート電極8がシールド配線として機能し、配線102a,102bの電位が安定し、ひいては下部電極41a,41bの電位が安定し、下部電極41のノイズによる影響を除去することができる。上部電極43については、第1の実施形態と同様に第2電源端子23がシールド配線として機能するので、ノイズによる影響を除去することができる。
【0096】
<半導体装置の製造方法>
次に、本実施形態の半導体装置101の製造方法について説明する。本実施形態の半導体装置101も、第1の実施形態と略同様に製造することができ、同様の部分については適宜説明を省略する。
【0097】
まず、第1の実施形態と同様に、図7に示すように、トランジスタ3を形成した後に、半導体基板2上にゲート層間絶縁膜24を形成し、コンタクトプラグ21,26を形成する。
その後、第1の実施形態では、ゲート層間絶縁膜24上に、配線28及び下部シールド配線5を形成したが、本実施形態ではこの際に、配線28とともに、配線102を形成する。
【0098】
具体的には、ゲート層間絶縁膜上に、例えば窒化タングステン膜(WN)、およびタングステン膜(W)を順次堆積した積層体を形成し、パターニングすることで、配線28及び配線102を形成する。
この際、配線102aと配線102bが、電気的に接続するように一体として形成されるようにパターニングするとともに、配線102cが、配線102a及び配線102bと絶縁分離されるようにパターニングする。
【0099】
次に、配線102を覆うように、ゲート層間絶縁膜24上に層間絶縁膜104を形成し、層間絶縁膜上にストッパー膜105を順次形成する。
その後、ストッパー膜105及び層間絶縁膜104を貫通するようにコンタクトホール106を形成し、該コンタクトホール106内にコンタクトプラグ材料108を充填することで、配線102と電気的に接続されたコンタクトプラグ103を形成する。この際、コンタクトプラグ103の上端が、ストッパー膜105の上面よりも、半導体基板2よりに形成されるようにする。
【0100】
その後、第1の実施形態と同様に、層間絶縁膜33、サポート膜材料74を順次形成し、コンタクトプラグ103の上端が開口するように開孔73を形成して、開孔73内に下部電極41を形成する。その後は、第1の実施形態と同様に行うことで、半導体装置101が完成する。
【0101】
[第4の実施形態]
<半導体装置>
次に、本発明の第4の実施形態である半導体装置111について説明する。本実施形態は、第1の実施形態の変形例であり、同様の部分については、適宜説明を省略する。
【0102】
第1の実施形態では、コンケイブ型の容量素子を有する補償容量素子を用いていたが、本実施形態では、コップ形状に形成した下部電極の内壁面と外壁面の両方をキャパシタ電極として使用する電極構造をした、いわゆるクラウン型の容量素子を有する補償容量素子を用いた。
【0103】
半導体装置111を構成する補償容量素子116(116a,116b)は、図16に示すように、複数の有底筒形状の下部電極112(112a,112b)と、下部電極112の内壁面127(127a,127b)及び外壁面128(128a,128b)を覆う容量絶縁膜113(113a,113b)と、容量絶縁膜113上に設けられた上部電極114(114a,114b)とから概略構成されている。
なお、図16は、本実施形態の半導体装置111の層間絶縁膜30よりも上層を示す断面図である。また、半導体装置111の層間絶縁膜30よりも下層の部分は、第1の実施形態と同様の構成をしているので、説明を省略する。
【0104】
補償容量素子116を構成する下部電極112は、内壁面127が容量絶縁膜113に覆われている。また、下部電極112の外壁面128であって、同一の補償容量素子116を構成する他の下部電極112の外壁面128と対向している外壁面129(129a,129b)は、容量絶縁膜113で覆われており、他の下部電極112の外壁面128と対向していない外壁面130(130a,130b)は、ストッパー膜123、層間絶縁膜125、及びサポート膜124に覆われている。
【0105】
例えば、補償容量素子116aは、複数の下部電極112aを備えているところ、その最外周に配置された下部電極112aの外壁面128aであって、補償容量素子116aの外側に対向している外壁面130aのみが、ストッパー膜123、層間絶縁膜125、及びサポート膜124に覆われている。
一方、最外周に配置されていない下部電極112aの外壁面128a(129a)及び、最外周に配置された下部電極112aであって、補償容量素子116aの内側に対向している外壁面129aは、容量絶縁膜で覆われている。
【0106】
また、容量絶縁膜113は、下部電極112内及び下部電極112間内を充填することがないように、複数の下部電極112を一体として覆うように形成されている。
また、容量絶縁膜113上には、上部電極114が設けられているが、上部電極114は、容量絶縁膜113を介して下部電極112内及び下部電極112間内を充填するように設けられている。なお、上部電極114は、容量絶縁膜113と同様に、補償容量素子116を構成する複数の下部電極112を、容量絶縁膜113を介して一体として覆おうように形成されている。
【0107】
補償容量素子113を構成する複数の下部電極112の底面は、それぞれ配線115(115a,115b)と接するように形成されており、各補償容量素子116を構成する下部電極112は、配線115によって電気的に接続されている。また、配線115aと配線115bは、電気的に接続されるように一体として形成されている。
【0108】
また、補償容量慮素子116を覆うように、層間絶縁膜30上には層間絶縁膜122が設けられており、層間絶縁膜122上には、内部電源電圧VODが供給される第1電源端子117と、接地電圧VSSが供給される第2電源端子118が設けられている。
なお、第2電源端子118は、第1の実施形態と異なり、複数の補償容量素子116が設けられる領域全面にわたって形成されているのではなく、補償容量素子116bが設けられる領域の一部を覆うように形成されているに過ぎない。
【0109】
第1電源端子117は、コンタクトプラグ120を介して、補償容量素子116aを構成する上部電極114aと電気的に接続されるように構成されている。
また、第2電源端子118は、コンタクトプラグ129を介して、補償容量素子116bを構成する上部電極114bと電気的に接続されるように構成されており、また、コンタクトプラグ121を介して、下部シールド配線5と電気的に接続されるように構成されている。
【0110】
本実施形態の半導体装置111も、第1の実施形態と同様に、図17の回路図に示すように、内部電源電圧VODが供給される第1電源端子117と、接地電圧VSSが供給される第2電源端子118との間で、2つの補償容量素子116が直列に接続されている。これにより、各補償容量素子116の容量絶縁膜113が破壊されるのを防ぐことができる。
【0111】
また、本実施形態では、補償容量素子116が、クラウン型の電極構造に形成されているので、第1の実施形態と比較して、相対的に単位面積当たりの容量を大きくすることができ、補償容量素子116を小型化することが可能である。
また、本実施形態では、上部電極114aと上部電極114bに、それぞれ第1電源端子117および第2電源端子118が電気的に接続されているので、電位が安定することから、第2電源端子118をシールド配線として機能させなくても問題ない。また、補償容量素子116aと補償容量素子116bを直列に接続する、電位が安定しない下部電極112については、第1の実施形態と同様に、下部シールド配線5によってシールドされるので、ノイズによる影響を抑制することができる。
【0112】
なお、本実施形態では、補償容量素子116を2つ直列に接続する場合について説明したが、必ずしも2つである必要はなく、3つ以上でも構わない。
また、3つ以上の補償容量素子を用いると、電位が安定しない上部電極が形成され得るが、その場合は、第1の実施形態と同様に、第2電源端子を、補償容量素子が形成される領域の略全面にわたって形成するのが好ましい。
【0113】
<半導体装置の製造方法>
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置111も、下部電極112の外壁面128を露出させる工程以外は、第1の実施形態と略同様に製造することができる。
下部電極112の外壁面128を露出させる方法としては、公知のクラウン型のキャパシタを形成する方法を用いればよいが、例えば第1の実施形態と同様に、開孔73に下部電極膜74を形成した後に(図11参照)、露出させたい外壁面129を覆っている層間絶縁膜33を、例えば希釈フッ酸を薬液として湿式エッチングによって除去すればよい。この際、図16に示すように、ストッパー膜123が、薬液の浸透を阻止するので、不必要に層間絶縁膜をエッチングすることを防止することができる。他の工程は、第1の実施形態と同様に行うことで、本実施形態の半導体装置111が完成する。
【0114】
以上、本発明を実施形態に基き説明したが、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、本実施形態では、補償容量素子は、セルコンデンサと略同様な形状で構成したが、これに限定されず、上層の電極と下層の電極の間に絶縁膜が設けられているのであれば、適用可能である。また、上部電極および下部電極の両方について、それぞれシールドするシールド配線を設けることが好ましいが、一方をシールドするシールド配線のみを設けた場合であっても、ノイズによる影響を抑制するという本発明の効果は得られる。
【産業上の利用可能性】
【0115】
本発明は、半導体装置に関するものなので、半導体装置を製造する製造業において幅広く利用することができる。
【符号の説明】
【0116】
1,91,101,111・・・半導体装置、2・・・半導体基板、4,116・・・補償容量素子、5・・・下部シールド配線、7・・・ゲート絶縁膜、8・・・ゲート電極、13・・・周辺領域、18・・・メモリセルアレイ領域、22,102,115・・・配線、23,118・・・第2電源端子、24・・・ゲート層間絶縁膜、29,117・・・第1電源端子、41,112・・・下部電極、42,113・・・容量絶縁膜、43,114・・・上部電極、48,127・・・下部電極の内壁面、49,128・・・下部電極の外壁面、92・・・外周シールド配線
【特許請求の範囲】
【請求項1】
第1の電圧が供給される第1の電源端子と、
第2の電圧が供給される第2の電源端子と、
容量絶縁膜と該容量絶縁膜を挟んで形成される第1及び第2電極とを其々備えており、前記第1及び第2の電源端子間に直列に設けられる複数の補償容量素子と、
奇数番目の前記補償容量素子と次の偶数番目の前記補償容量素子とを各々接続する第1の配線層に形成された第1の容量接続配線と、
偶数番目の前記補償容量素子と次の奇数番目の前記補償容量素子とを各々接続する第2の配線層に形成された第2の容量接続配線と、
前記第1及び第2の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線と、を備える半導体装置。
【請求項2】
前記シールド配線は、前記第1の配線層に前記第1の容量接続配線を囲って設けられていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記シールド配線は、前記第1の配線層に隣接する第3の配線層に前記第1の容量接続配線とオーバーラップして設けられていることを特徴とする請求項1に記載の半導体装置。
【請求項4】
前記第2の配線層に隣接する第4の配線層に前記第2の容量接続配線とオーバーラップして設けられる追加のシールド配線を備えることを特徴とする請求項2又は請求項3に記載の半導体装置。
【請求項5】
前記複数の補償容量素子が設けられる領域の下方に、前記第1の電圧が供給されるゲート端子及び前記第2の電圧が供給されるソース/ドレイン端子を備えるトランジスタが設けられることを特徴とする請求項1に記載の半導体装置。
【請求項6】
前記複数の補償容量素子における、其々の前記第1電極は有底筒形状であって、其々の前記第2電極は前記容量絶縁膜を挟んで筒に嵌合する形状であることを特徴とする請求項1に記載の半導体装置。
【請求項7】
複数の補償容量素子を備えた半導体装置であって、
前記複数の補償容量素子は、それぞれ第1電極と、該第1電極上に設けられた容量絶縁膜と、該容量絶縁膜上に設けられた第2電極と、を有し、
前記複数の補償容量素子は、第1の電圧が供給される第1電源端子と第2の電圧が供給される第2電源端子との間で、直列に接続するように設けられており、
前記複数の補償容量素子を直列に接続する配線が、シールド配線によってシールドされていることを特徴とする半導体装置。
【請求項8】
一つの前記補償容量素子を構成する第1電極と、他の前記補償容量素子を構成する第1電極とが、電気的に接続されるとともに、
前記一つの補償容量素子を構成する第2電極と、前記他の補償容量素子以外の前記補償容量素子を構成する第2電極とが、電気的に接続されることで、前記複数の補償容量素子が、直列に接続されていることを特徴とする請求項7に記載の半導体装置。
【請求項9】
前記シールド配線が、前記第1電極の下側に設けられていることを特徴とする請求項7または請求項8に記載の半導体装置。
【請求項10】
前記シールド配線が、前記第2電極の上側に設けられていることを特徴とする請求項7ないし請求項9のいずれか1項に記載の半導体装置。
【請求項11】
前記シールド配線が、前記複数の補償容量素子を直列に接続する前記配線の外周を囲んでいることを特徴とする請求項7ないし請求項10のいずれか1項に記載の半導体装置。
【請求項12】
前記第1電極が、有底筒形状に形成されており、
前記容量絶縁膜が、前記第1電極の内壁面を覆うように形成されていることを特徴とする請求項7ないし請求項11のいずれか1項に記載の半導体装置。
【請求項13】
前記第1電極が、有底筒形状に形成されており、
前記容量絶縁膜が、前記第1電極の内壁面および外壁面を覆うように形成されていることを特徴とする請求項7ないし請求項11のいずれか1項に記載の半導体装置。
【請求項14】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を覆うゲート層間絶縁膜と、を有し、
前記ゲート層間絶縁膜の上方に前記補償容量素子が形成されていることを特徴とする請求項7ないし請求項13のいずれか1項に記載の半導体装置。
【請求項15】
前記ゲート電極が、シールド配線として機能することを特徴とする請求項14に記載の半導体装置。
【請求項16】
前記第1の電圧が、内部電源電圧であり、
前記第2の電圧が、接地電圧であることを特徴とする請求項7ないし請求項15のいずれか1項に記載の半導体装置。
【請求項17】
前記第1の電圧が、発生回路によって生じるとともに、センスアンプによって消費される電圧であり、
前記補償容量素子が、前記センスアンプと発生回路の間に形成されていることを特徴とする請求項7ないし請求項16のいずれか1項に記載の半導体装置。
【請求項18】
第1の電圧が供給される第1電源端子と、
第2の電圧が供給される第2電源端子と、
前記第1電源端子と前記第2電源端子の間に直列に接続された複数の容量素子と、を備え、
前記複数の容量素子間を接続する配線が、シールド配線でシールドされていることを特徴とする半導体装置。
【請求項19】
前記第1の電圧が、内部電源電圧であり、
前記第2の電圧が、接地電圧であることを特徴とする請求項18に記載の半導体装置。
【請求項1】
第1の電圧が供給される第1の電源端子と、
第2の電圧が供給される第2の電源端子と、
容量絶縁膜と該容量絶縁膜を挟んで形成される第1及び第2電極とを其々備えており、前記第1及び第2の電源端子間に直列に設けられる複数の補償容量素子と、
奇数番目の前記補償容量素子と次の偶数番目の前記補償容量素子とを各々接続する第1の配線層に形成された第1の容量接続配線と、
偶数番目の前記補償容量素子と次の奇数番目の前記補償容量素子とを各々接続する第2の配線層に形成された第2の容量接続配線と、
前記第1及び第2の容量接続配線のいずれか一方に隣接して設けられ、実質的に固定された電圧が供給されるシールド配線と、を備える半導体装置。
【請求項2】
前記シールド配線は、前記第1の配線層に前記第1の容量接続配線を囲って設けられていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記シールド配線は、前記第1の配線層に隣接する第3の配線層に前記第1の容量接続配線とオーバーラップして設けられていることを特徴とする請求項1に記載の半導体装置。
【請求項4】
前記第2の配線層に隣接する第4の配線層に前記第2の容量接続配線とオーバーラップして設けられる追加のシールド配線を備えることを特徴とする請求項2又は請求項3に記載の半導体装置。
【請求項5】
前記複数の補償容量素子が設けられる領域の下方に、前記第1の電圧が供給されるゲート端子及び前記第2の電圧が供給されるソース/ドレイン端子を備えるトランジスタが設けられることを特徴とする請求項1に記載の半導体装置。
【請求項6】
前記複数の補償容量素子における、其々の前記第1電極は有底筒形状であって、其々の前記第2電極は前記容量絶縁膜を挟んで筒に嵌合する形状であることを特徴とする請求項1に記載の半導体装置。
【請求項7】
複数の補償容量素子を備えた半導体装置であって、
前記複数の補償容量素子は、それぞれ第1電極と、該第1電極上に設けられた容量絶縁膜と、該容量絶縁膜上に設けられた第2電極と、を有し、
前記複数の補償容量素子は、第1の電圧が供給される第1電源端子と第2の電圧が供給される第2電源端子との間で、直列に接続するように設けられており、
前記複数の補償容量素子を直列に接続する配線が、シールド配線によってシールドされていることを特徴とする半導体装置。
【請求項8】
一つの前記補償容量素子を構成する第1電極と、他の前記補償容量素子を構成する第1電極とが、電気的に接続されるとともに、
前記一つの補償容量素子を構成する第2電極と、前記他の補償容量素子以外の前記補償容量素子を構成する第2電極とが、電気的に接続されることで、前記複数の補償容量素子が、直列に接続されていることを特徴とする請求項7に記載の半導体装置。
【請求項9】
前記シールド配線が、前記第1電極の下側に設けられていることを特徴とする請求項7または請求項8に記載の半導体装置。
【請求項10】
前記シールド配線が、前記第2電極の上側に設けられていることを特徴とする請求項7ないし請求項9のいずれか1項に記載の半導体装置。
【請求項11】
前記シールド配線が、前記複数の補償容量素子を直列に接続する前記配線の外周を囲んでいることを特徴とする請求項7ないし請求項10のいずれか1項に記載の半導体装置。
【請求項12】
前記第1電極が、有底筒形状に形成されており、
前記容量絶縁膜が、前記第1電極の内壁面を覆うように形成されていることを特徴とする請求項7ないし請求項11のいずれか1項に記載の半導体装置。
【請求項13】
前記第1電極が、有底筒形状に形成されており、
前記容量絶縁膜が、前記第1電極の内壁面および外壁面を覆うように形成されていることを特徴とする請求項7ないし請求項11のいずれか1項に記載の半導体装置。
【請求項14】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を覆うゲート層間絶縁膜と、を有し、
前記ゲート層間絶縁膜の上方に前記補償容量素子が形成されていることを特徴とする請求項7ないし請求項13のいずれか1項に記載の半導体装置。
【請求項15】
前記ゲート電極が、シールド配線として機能することを特徴とする請求項14に記載の半導体装置。
【請求項16】
前記第1の電圧が、内部電源電圧であり、
前記第2の電圧が、接地電圧であることを特徴とする請求項7ないし請求項15のいずれか1項に記載の半導体装置。
【請求項17】
前記第1の電圧が、発生回路によって生じるとともに、センスアンプによって消費される電圧であり、
前記補償容量素子が、前記センスアンプと発生回路の間に形成されていることを特徴とする請求項7ないし請求項16のいずれか1項に記載の半導体装置。
【請求項18】
第1の電圧が供給される第1電源端子と、
第2の電圧が供給される第2電源端子と、
前記第1電源端子と前記第2電源端子の間に直列に接続された複数の容量素子と、を備え、
前記複数の容量素子間を接続する配線が、シールド配線でシールドされていることを特徴とする半導体装置。
【請求項19】
前記第1の電圧が、内部電源電圧であり、
前記第2の電圧が、接地電圧であることを特徴とする請求項18に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2012−49237(P2012−49237A)
【公開日】平成24年3月8日(2012.3.8)
【国際特許分類】
【出願番号】特願2010−188311(P2010−188311)
【出願日】平成22年8月25日(2010.8.25)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成24年3月8日(2012.3.8)
【国際特許分類】
【出願日】平成22年8月25日(2010.8.25)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]