【課題】 この発明は、スキャンＦ／Ｆを使用した半導体装置のテストにおいて、消費電力を低減した低消費電力テスト回路を提供することを課題とする。
【解決手段】 この発明は、スキャンＦ／Ｆ１１，１２と遅延要素１４との間に、テスト動作時又はテスト動作におけるスキャン動作時にのみスキャンデータを遅延要素１４に与えるゲート回路１３を挿入して構成される。 （もっと読む）

【課題】 電圧制御圧電発振器において、直流カット容量と基板間に生じる寄生容量を除去するために、可変容量素子の上部に直流カット容量を積み重ねる構成では、従来可変容量素子としてＭＯＳコンデンサが使用されていたため、広い周波数可変幅を得ることが難しかった。
【解決手段】 半導体基板１０１上にバリキャップダイオード１０２を形成した後、さらにその上部に直流カット容量１０３を積み重ねて形成することにより、直流カット容量１０３と基板１０１間に生じる寄生容量を除去しながら、なおかつ可変容量素子としてバリキャップダイオードを使用することが可能になり、従来品と比べてより広い周波数可変幅を持った電圧制御圧電発振器の提供が可能になった。 （もっと読む）

【課題】 アナログセルレイアウトの設計制約を設計者の熟練度に依らずに回路図データから自動予測することができるようにすること。
【解決手段】 回路図作成部１にて作成されたアナログ回路図のデータが回路図記憶部２に書き込まれる。回路接続情報抽出部３では、回路図記憶部２に記憶されるアナログ回路図データから抽出された回路接続情報が回路接続情報記憶部４に書き込まれる。設計制約予測抽出部５では、回路接続情報記憶部４に記憶される回路接続情報からペアリングの必要な素子が予測・抽出され、回路接続情報に設計制約として付加され、回路接続情報記憶部６に書き込まれる。自動配置部９では、回路接続情報記憶部６に記憶される設計制約を含む回路接続情報に基づきレイアウトセルの配置が実行される。自動配線部１１では、配置後レイアウト記憶部１０に記憶されたレイアウトセル間の配線が実行される。 （もっと読む）

【課題】 強度低下や寸法増大を抑えながら、バイアホールの接地インダクタンスを低減できる半導体装置とその製造方法およびＭＭＩＣを提供する。
【解決手段】 このマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、その接地電極８が、３個のバイアホール１１からなるバイアホール群１２を有し、この３個のバイアホール１１は、その内側に充填されたメッキ金属１０ａが近接されて形成され、その相互作用によって高周波的な電磁界結合が発生して、接地インダクタンスが低減された。 （もっと読む）

【課題】 リードレスＨＥＭＴの電極の半田付けの状態を目視で確認できるようにする。
【解決手段】 ＨＥＭＴ１のＧ、Ｄ、Ｓ電極を半田付けする基板のマイクロストリップライン２、３およびグランドパターン４（フットパターン）にスルーホール５を設け、ＨＥＭＴの電極に半田付けされた半田を各スルーホールに流入させる。これにより、基板の裏面側からスルーホールを目視することによって各電極の半田付けの状態を確認することができる。なお、スルーホールによってインダクタンス成分ができるので、基板裏面のＧ、Ｄ電極のスルーホールのランドパターンとグランドパターンとの間にチップコンデンサを接続し、またはランドパターンをオープンスタブに形成し、インダクタンス成分とでＬＰＦやトラップを形成し、インピーダンス特性の劣化防止や異常発振を防止する。 （もっと読む）

【課題】半導体集積回路上に配置される複数の配線のクロストークノイズの影響を極力無くすレイアウト方法提供する。
【解決手段】配線毎にクロストークノイズを発生する時刻および期間を計算する第１の計算工程と、配線毎に前記クロストークノイズが禁止される時刻および期間を計算する第２の計算工程と、配線毎にクロストークノイズを発生する時刻および期間とクロストークノイズが禁止される時刻および期間とを比較する時刻・期間比較工程と、比較工程で、クロストークノイズを発生する時刻および期間とクロストークノイズが禁止される時刻および期間に重なりがない場合は、配線を隣接配線として配置する配線配置工程とを備えるレイアウト方法。 （もっと読む）

【課題】 バスのピッチ幅を広くすることなく信号線間のクロストークノイズを低減する。
【解決手段】 ２次元レイアウトにおいて、隣接信号線ＢＵＳ＿Ａ＜０：Ｌ＞およびＢＵＳ＿Ｂ＜０：Ｍ＞は、異なるバスに属するする信号線となるようにバス信号線を配置する。異なるバスは、それぞれ異なるタイミングで変化する信号を伝達し、同一バス内の信号線は実質的に同一タイミングで変化する信号を伝達する。 （もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 複数の容量を有するＤ／Ａ変換回路であって、複数の容量は、第１電極と、第１電極に接している第１誘電体と、第１誘電体に接している第２電極と、第２電極に接している第２誘電体と、第２誘電体に接している第３電極とをそれぞれ有しており、第２電極は、第１電極及び第３電極と重なっており、第２電極は、第１電極及び第３電極と重なっている部分において開口部を有しており、第２電極が有する開口部において、第１誘電体及び第２誘電体にコンタクトホールが形成されており、コンタクトホールを介して第１電極と第３電極が接続されていることを特徴とするＤ／Ａ変換回路。 （もっと読む）

【課題】 本発明の目的は、高速・低消費電力の半導体集積回路を提供することにある。
【解決手段】 動作状態にある回路と待機状態にある回路を混在するようにして、回路毎にバックゲート電圧を設定可能にする。
【効果】 待機時には小電流とし低消費電力性を得て、動作時には大電流として高速性を得ることができる。 （もっと読む）