【課題】 チップ面積の使用効率が高いとともにクロストークノイズの発生が少ないセル配置や配線を容易に得ることができる配置配線方法を提供する。
【解決手段】 クロストークを生じやすい配線３ａを、Ｎ倍間隔（Ｎ≧２）の配線グリッド１ｂ上に置くＮ倍過程と、クロストークを生じやすい配線３ａ以外の他の配線３ｂを通常間隔の配線グリッド１ａ上に置く通常過程とを経る。 （もっと読む）

【課題】 半導体装置の高集積化、高速度化が進んでも、保護回路を構成するトランジスタがその機能を十分果たすことが可能な構造を提供する。
【解決手段】 保護回路が形成された第１導電型ウエル領域５ａと、この第１導電型ウエル領域５ａに上部は素子分離領域２に隔てられ、素子分離領域２の底面より下では、接合されている高不純物濃度の第２導電型ウエル領域４とを備えている。第１導電型ウエル領域は、素子分離領域を越えて第２導電型ウエル領域に入り込んでいるか素子分離領域の幅の半分より第２導電型領域側に入り込んでいる。過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになる。 （もっと読む）

【課題】 データが重畳された搬送波より駆動電源を得る半導体集積回路において、得られた電源電圧が過電圧状態となった場合でも誤判別なくデータを復調することができ、また、搬送波から供給される電源を効率的に利用することができる半導体集積回路等を提供する。
【解決手段】 電源回路１１１として二電圧整流回路を用いるとともに、データの復調に用いる電圧値の高い側の電源（ＶＤＤＨ）が所定の電圧値以上にならないように制御する電圧調整回路１１２に、抵抗１４１及び容量素子１４２を設け、搬送波の振幅が変化することによりＶＤＤＨの電圧値が変化した場合に、基準電圧としてレギュレータ回路１１２１に入力される電圧値を変化させるようにする。 （もっと読む）

【課題】 比抵抗の低い半導体基板の上であっても、その上に形成した高周波用伝送線路の伝送損失を抑制できるようにする。
【解決手段】 信号線１０３およびグランド線１０４と半導体基板１０１との間に介在する絶縁膜１０２と、信号線１０３の両側の半導体基板１０１に形成された溝１０５とを備え、信号線１０３およびグランド線１０５は、半導体基板１０１に接している辺より半導体基板１０１に垂直な隣辺の方が長い長方形状の断面を有する。 （もっと読む）

【課題】 抵抗の低い半導体基板の上であっても、その上に形成した伝送線路の伝送損失を抑制できるようにする。
【解決手段】 半導体基板１０１上に信号線１０２とグランド線１０３とからなる伝送線路が形成され、その信号線１０２の両脇の半導体基板１０１に溝１０４を備え、また、信号線１０２およびグランド線１０３は、半導体基板１０１主面に平行な底面に対し、隣接する側面の方が面積が広くなるように形成されている。 （もっと読む）

【課題】 半導体基板上のパターン密度の疎密によるトランジスタ特性のばらつきを抑制する。
【解決手段】 半導体基板１上の正規のＰｏｌｙ−Ｒ１２等の回路素子に加えて、回路素子のパターン密度が均一になるように、半導体チップ内のほぼ全面にわたって、ダミーの機能素子となるＰｏｌｙ−Ｒ１２ａのパターンを配置する。さらに、このダミー用のＰｏｌｙ−Ｒ１２ａを、アルミ被りによる抵抗値の変動を抑制するためにＬＰ−ＳｉＮ膜１７に覆われた構造とし、アルミ配線による抵抗値の変動を抑えるとともに、パターン密度の疎密による抵抗値、トランジスタ特性の変動を低減する。これにより、パターン密度の疎密によるトランジスタ特性のばらつきをなくし、さらに、アルミ被りによるＰｏｌｙ−Ｒへの影響や、赤外線吸収の素子疎密によるウェーハ内温度差を抑制する。 （もっと読む）

【課題】 データをフレキシブルに利用しうる状態で格納した集積回路装置の設計用データベース及びこれを利用した集積回路装置の設計方法を提供する。
【解決手段】 設計データの格納層であるＶＣＤＢ１００（ＶＣデータベース）と、制御システムであるＶＣＤＢＭＳ２００（ＶＣＤＢマネージメントシステム）とを備えている。ＶＣＤＢ１００には、ＶＣクラスタ３００と、テストベクタクラスタ３０４と、目的別機能検証モデル３２０とが含まれている。ＶＣＤＢ１００内には、共用テストクラスタ４１０と周辺モデルクラスタ４２０とを含むシステム検証用データベース４０２が配置されている。ＶＣＤＢＭＳ２００内には、テストシナリオ，目的別機能検証モデル，システム検証モデルなどの生成を行なう機能検証支援手段５００や、ＶＣインターフェース合成手段７００などが配設されている。 （もっと読む）

【課題】 電源電圧が低下しても安定してワード線電位に用いられる昇圧電圧を供給する。
【解決手段】 第２昇圧回路１６は、第１昇圧回路１５が生成するワード線電位となる昇圧電源Ｖ_PPよりも高いレベルの昇圧電圧Ｖ_PP＋αを生成し、静電容量素子１７に電荷が蓄積される。電源電圧Ｖ_CCの低下によって昇圧電圧Ｖ_PPがしきい値よりも低くとなると、制御信号出力部１８から制御信号Ｃがスイッチング部１９に出力され、静電容量素子１７に蓄積されていた電荷が電源電圧Ｖ_PPとして補給される。電源電圧Ｖ_PPがしきい値よりも高くなると制御信号Ｃが停止され、スイッチング部１９がＯＦＦとなる。昇圧電圧補償制御部ＳＨＣがこれらの制御を繰り返すことにより、電源電圧Ｖ_CCが変動しても昇圧電圧Ｖ_PPを安定して供給することができる。 （もっと読む）

【課題】 レイアウト設計上の自由度が大きく、しかも経済的に形成できる構成を備えた配線構造、インダクタ及びそれらの形成方法を提供する。
【解決手段】 本多層インダクタ６０は、１層目のインダクタ６４と、第１の層間絶縁膜６６を介して１層目のインダクタ上に形成された２層面のインダクタ６８と、第２の層間絶縁膜７０を介して２層目のインダクタ上に形成された３層目のインダクタ７２とを備えている。１層目のインダクタは、第１の層間絶縁膜を貫通するコンタクト７６を介して２層目のインダクタに接続されている。２層目のインダクタは、第２の層間絶縁膜を貫通するコンタクト７８を介して３層目のインダクタに接続されている。３層目のインダクタは、コイル巻線が接続配線７４上をエアーブリッジ構造で跨いでいる。接続配線は、コイル巻線の下を通り、コイル巻線の中心部の接続端からコイル巻線に電気的に接触することなく多層インダクタの外部に出ることができる。 （もっと読む）