半導体装置及びその製造方法
【課題】 半導体装置の高集積化、高速度化が進んでも、保護回路を構成するトランジスタがその機能を十分果たすことが可能な構造を提供する。
【解決手段】 保護回路が形成された第１導電型ウエル領域５ａと、この第１導電型ウエル領域５ａに上部は素子分離領域２に隔てられ、素子分離領域２の底面より下では、接合されている高不純物濃度の第２導電型ウエル領域４とを備えている。第１導電型ウエル領域は、素子分離領域を越えて第２導電型ウエル領域に入り込んでいるか素子分離領域の幅の半分より第２導電型領域側に入り込んでいる。過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになる。
【解決手段】 保護回路が形成された第１導電型ウエル領域５ａと、この第１導電型ウエル領域５ａに上部は素子分離領域２に隔てられ、素子分離領域２の底面より下では、接合されている高不純物濃度の第２導電型ウエル領域４とを備えている。第１導電型ウエル領域は、素子分離領域を越えて第２導電型ウエル領域に入り込んでいるか素子分離領域の幅の半分より第２導電型領域側に入り込んでいる。過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになる。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、静電破壊から本体回路を保護する保護回路を備えた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、ＩＣやＬＳＩなどの半導体装置は、高集積化、高速度化が進められている。そのため、トランジスタのソース／ドレイン領域の高濃度化が図られている。その為、電界緩和したＬＤＤトランジスタと保護回路として用いるＣｏｎｖ．トランジスタの耐圧差が無くなっており、サージ印加時に静電破壊を防止するために保護回路として用いられる保護トランジスタよりも先に本体破壊している。図８は、従来の半導体装置に形成された本体回路を静電破壊から保護する保護回路を示す回路図である。そして図９は、その本体回路に用いるＬＤＤ(LightlyDoped Drain) 構造のＭＯＳトランジスタの断面図であり、図１０は、保護回路に用いるコンベンショナルな構造のＭＯＳトランジスタの断面図である。本発明は、トランジスタが形成されるウエル領域に特徴があり、従って図８及び図９に示される保護回路及びトランジスタは、本発明用としても利用される。図８において、半導体基板に形成された本体回路は、例えば、メモリ、ロジックなどからなり、主として図９に示されるＬＤＤ化されたトランジスタを用いている。本体回路とその外部端子との間には保護回路が接続されている。保護回路は、ＭＯＳトランジスタＰＴｒから構成されている。
【０００３】図９の本体回路のトランジスタには、例えば、Ｐ型もしくはＮ型シリコン半導体基板１１を使用する。半導体基板１１には、例えば、ＳＴＩ(Shallow TrenchIsolation)構造の素子分離領域１２が形成されている。素子分離領域１２に囲まれた素子領域は、Ｐウエル領域１３で構成されている。このＰウエル領域１３に隣接し、素子分離領域１２に隔てられた隣接の素子領域にはＰウエルもしくはＮウエル領域１４が形成されている。素子分離領域は、ＬＯＣＯＳ構造などを用いることも可能である。これらのウエル領域の不純物濃度は、例えば、１０17／ｃｍ3 程度である。Ｐウエル領域１３には、例えば、不純物濃度が１０20／ｃｍ3 程度のＮ型ソース領域１５及びＮ型ドレイン領域１５ａが形成され、さらにソース領域１５やドレイン領域１５ａより低濃度のＬＤＤ構造１６がそれらの先端に形成されトランジスタの耐圧を高めている。ソース領域１５及びドレイン領域１５ａ間の上にゲート酸化膜１７を介してポリシリコンなどからなるゲート電極１８が形成されており、このゲート電極１８の側壁にはシリコン窒化膜などからなる側壁絶縁膜１９が形成されている。
【０００４】一方、図１０に示す従来の保護回路に用いるトランジスタは、図９と同じく、例えば、Ｐ型もしくはＮ型シリコン半導体基板２１を用いる。半導体基板２１には、例えば、ＳＴＩ構造の素子分離領域２２が形成されている。素子分離領域２２に囲まれた素子領域は、Ｐウエル領域２３で構成されている。このＰウエル領域２３に隣接し、素子分離領域２２に隔てられた隣接の素子領域にはＰウエルもしくはＮウエル領域２４が形成されている。これらのウエル領域の不純物濃度は、例えば、１０17／ｃｍ3 程度である。Ｐウエル領域２３には、例えば、不純物濃度が１０20／ｃｍ3 程度のＮ型ソース領域２５及びＮ型ドレイン領域２５ａが形成されている。ソース領域２５及びドレイン領域２５ａ間の上にゲート酸化膜２７を介してポリシリコンなどからなるゲート電極２８が形成されており、このゲート電極２８の側壁にはシリコン窒化膜などを材料とする側壁絶縁膜２９が形成されている。
【０００５】
【発明が解決しようとする課題】従来、半導体装置は、静電破壊から半導体装置の本体回路を守るために図８に示すように保護回路を用いている。そして、保護回路としては、本体回路がＬＤＤ構造のＭＯＳトランジスタを用いているのに対して、例えば、図１０に示すコンベンショナルな構造のＮＭＯＳトランジスタ（Ｃｏｎｖ）を用いていた。図１１にも示すように、従来のＬＤＤ構造のトランジスタ（従来のＬＤＤ）は、耐圧が高いので、コンベンショナルな構造のＭＯＳトランジスタ（Ｃｏｎｖ）との耐圧差が大きく、この耐圧差を利用して本体回路に加わる過電流を半導体基板に逃がすようにしている。しかし、現状のＬＤＤ構造のトランジスタ（ＬＤＤ）は、ゲート長が細く、ショートチャネル効果の抑制と駆動力を稼ぐためにＬＤＤ領域の不純物濃度を上げている。そのため現状のＬＤＤ構造のトランジスタ（ＬＤＤ）の耐圧が下がり、上記耐圧差が著しく小さくなっている。
【０００６】このように、半導体装置の高集積化、高速度化の結果、本体回路に用いるトランジスタにＬＤＤ構造を採用しても、本体回路の高集積化、高速度化されたトランジスタ（ＬＤＤ）と保護回路のトランジスタ（Ｃｏｎｖ）との耐圧差は、従来のＬＤＤ構造のトランジスタを用いた場合に比較して非常に小さくなっている。図１１１１は、縦軸に電流Ｉ（Ａ）、横軸に耐圧Ｖ（Ｖ）をとっている。従来のＬＤＤ構造のトランジスタより現状のＬＤＤ構造のトランジスタ耐圧は低く、その結果保護回路のトランジスタとの耐圧差が小さくなり、保護回路としての機能が十分でなく、本体回路に過電流が流れてしまう恐れがあるという問題が生じているのが現状である。本発明は、このような事情によりなされたものであり、半導体装置の高集積化、高速度化が進んでも、保護回路を構成するトランジスタがその機能を十分果たすことが可能な半導体装置及びその製造方法を提供する。
【０００７】
【課題を解決するための手段】本発明は、保護回路が形成された第１導電型ウエル領域と、この第１導電型ウエル領域に上部は素子分離領域に隔てられ、素子分離領域の底面より下では、接合されている高不純物濃度の第２導電型ウエル領域とを備えた半導体装置において、前記第１導電型ウエル領域は、前記素子分離領域を越えて前記第２導電型ウエル領域に入り込んでいること、もしくは前記素子分離領域の幅の半分より前記第２導電型領域側に入り込んでいるを特徴としている。本体回路の外部端子に過電流が加わったときに過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになる。つまり、第２導電型ウエル領域に入り込んだ部分との間の距離は、ソース／ドレイン領域間の距離（ゲート長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。
【０００８】すなわち、本発明の半導体装置は、複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴としている。前記第２導電型ウエル領域の内、所定の領域には保護回路が形成されているようにしても良い。前記保護回路は、第１導電型ＭＯＳトランジスタから構成されているようにしても良い。前記第１導電型ウエル領域は、前記第２導電型ウエル領域より不純物濃度が高いようにしても良い。前記保護回路が形成されている前記第２導電型ウエル領域に隣接する前記第１導電型ウエル領域の不純物濃度は、前記保護回路が形成されている第２導電型ウエル領域とは隣接していない前記第１導電型ウエル領域より不純物濃度が高いようにしても良い。また、本発明の半導体装置は、複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴としている。
【０００９】また、本発明の半導体装置は、複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成されたＮウエル領域と、前記半導体基板に形成され、前Ｎウエル領域とは前記素子分離領域により分離されているＰウエル領域とを備え、前記Ｎウエル領域は、前記素子分離領域の幅の半分より前記Ｐウエル領域側に入り込んでおり、且つ前記Ｐウエル領域のドレイン領域と前記Ｎウエル領域のＰウエル領域に入り込んだ部分との間の距離は、前記ソース／ドレイン領域間のチャネル長より短くなるように形成されていることを特徴としている。このように構成することにより、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−Ｎウエル領域のＰウエル領域に入り込んだ部分間）を形成することになり、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる。本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴としている。前記第２導電型ウエル領域の内、所定の領域に保護回路を形成する工程をさらに備えているようにしても良い。
【００１０】また、本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴としている。また、本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいるようにすることを特徴としている。
【００１１】また、本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴とする半導体装置の製造方法。
【００１２】
【発明の実施の形態】以下、図面を参照して発明の実施の形態を説明する。まず、図１乃至図４を参照して第１の実施例を説明する。図１は、半導体装置の保護回路部分を示す概略断面図、図２乃至図４は、半導体装置の製造工程断面図である。この半導体装置は、トランジスタ形成のために、例えば、Ｐ型もしくはＮ型シリコン半導体基板１を用いる。半導体基板１には、例えば、シリコン酸化物が埋め込まれたＳＴＩ構造の素子分離領域２が形成されている。素子分離領域２に囲まれた素子領域は、Ｐウエル領域４で構成されている。このＰウエル領域４に隣接し、素子分離領域２に隔てられた隣接の素子領域にはＮウエル領域５ａが形成されている。Ｐウエル領域４の不純物濃度は、例えば、１０17／ｃｍ3 程度であり、Ｐウエル領域４に隣接するＮウエル領域５ａの不純物濃度は、Ｐウエル領域４の約３倍程度である。Ｐウエル領域４には、例えば、不純物濃度が１０20／ｃｍ3 程度のＮ型ソース領域８ａ及びＮ型ドレイン領域８などの不純物拡散領域が形成されている。ソース領域８ａ及びドレイン領域８間の上にゲート酸化膜（ＳｉＯ2 ）６ａを介してポリシリコンなどからなるゲート電極６が形成されており、このゲート電極６の側壁にはシリコン窒化膜などからなる側壁絶縁膜７が形成されている。
【００１３】ソース領域８ａ及びＮウエル領域５ａは、接地（ＧＮＤ）されている。また、ドレイン領域８は、電源９に接続されている。Ｐウエル領域４に隣接し、素子分離領域２に隔てられた他方の素子領域にはＰウエルもしくはＮウエル領域５ｃが形成されている。ＰウエルもしくはＮウエル領域５ｃの不純物濃度は、例えば、１０17／ｃｍ3 程度である。Ｎウエル領域５ａは、素子分離領域２の底部を越えてＰウエル領域に入り込んでいる。このように構成された結果、外部端子９に過電流が加わったときに、過電流は、保護回路を構成するトランジスタのソース領域８ａ−ドレイン領域８間を流れずに、ドレイン領域８から空乏層が延びてＮウエル領域のＰウエル領域に入り込んだ部分５ｂに接触して、ドレイン領域８とＰウエル領域に入り込んだ部分５ｂとの間を流れるようになる。つまり、ドレイン領域８とＮウエル領域５ａのＰウエル領域に入り込んだ部分５ｂとの間の距離は、ソース／ドレイン領域８ａ、８間の距離（チャネル長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域８−Ｎウエル領域５ａのＰウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる（図１２参照）。
【００１４】次に、図２乃至図４を参照して図１の半導体装置の製造工程を説明する。まず、Ｐ型もしくはＮ型シリコン半導体基板１の表面領域をＲＩＥ(ReactiveIon Etching)などによりエッチングして、素子分離領域を形成するために所定のパターンの溝を形成する。次に、半導体基板１表面及び溝中にＣＶＤ(ChemicalVapour Deposition)法などによりシリコン酸化膜（ＴＥＯＳ膜）を堆積させる。このシリコン酸化膜を表面からＣＭＰ(Chemical Mechanical Polishing) 法により研磨して溝以外のシリコン酸化膜を除去し、溝にシリコン酸化膜が埋め込まれたＳＴＩ構造の素子分離領域２が形成される。素子分離領域２は、複数の素子領域を区画している（図２R>２（ａ））。次に、半導体基板１上にリソグラフィ法によりフォトレジスト３を形成し、これをパターニングしてＰウエル領域を形成する素子領域の表面を開口させる。そして、この開口された素子領域にＢ＋などの不純物イオンを注入してＰウエル領域４を形成する（図２（ｂ））。その後、フォトレジスト３を除去してから、半導体基板１上に再度リソグラフィ法によりフォトレジスト３ａを形成し、これをパターニングしてＮウエル領域を形成する素子領域の表面を開口させる。
【００１５】そして、この開口された素子領域にＰ＋などの不純物イオンを注入して先に形成したＰウエル領域４に隣接するＮウエル領域５を形成する。このときのドーズ量は、Ｐウエル領域４を形成したときの約３倍である（図３（ａ））。次に、フォトレジスト３ａを取り除いてから半導体基板１を加熱処理すると、Ｎウエル領域５は、Ｐウエル領域４の約３倍のドーズ量を受けているので、領域が拡大してＰウエル領域４に入って行き、Ｐウエル領域への入り込み部分５ｂを有するＮウエル領域５ａが形成される（図３（ｂ））。次に、隣接するＮウエル領域５ａが入り込んでいるＰウエル領域４に保護回路として用いられるコンベンショナルな構造のＭＯＳトランジスタを形成する。Ｐウエル領域４表面に熱処理によりゲート酸化膜（ＳｉＯ2 ）６ａを形成する。そして、半導体基板１上に形成されたポリシリコン膜をリソグラフィ法によりパターニングしてゲート酸化膜６ａ上にポリシリコンからなるゲート電極６を形成する。このゲート電極６を含む半導体基板１上に窒化シリコン膜（ＳｉＮ）を堆積させ、これをＲＩＥ法などにより異方性エッチングを行ってゲート側壁にシリコン窒化膜を材料とする側壁絶縁膜７を形成し、その他の部分に存在するシリコン窒化膜を除去する（図４（ａ））。
【００１６】次に、半導体基板１にリソグラフィ法により、Ｐウエル領域４中にＡｓ＋、Ｐ＋などのＮ型不純物イオンを注入してＮ型不純物拡散領域を形成し、これをソース領域８ａ、ドレイン領域８とする（図４（ｂ））。その後、Ｎウエル領域５ａ及びソース領域８ａを接地（ＧＮＤ）にする（図１参照）。ドレイン領域とＮウエル領域のＰウエル領域に入り込んだ部分との間の距離は、ソース／ドレイン領域間の距離（チャネル長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−Ｎウエル領域のＰウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる。
【００１７】次に、図５乃至図７を参照して第２の実施例を説明する。図５乃至図７は、半導体装置の製造工程断面図である。この実施例は、製造工程に特徴がある。この半導体装置は、保護回路が形成されたＰウエル領域に隣接し、素子分離領域に隔てられたＮウエル領域の不純物濃度分布が第１の実施例の半導体装置とは相違しているが、その他の構成は同じである。すなわち、Ｐウエル領域３４及びＮウエル領域３５ａの不純物濃度は、例えば、１０17／ｃｍ3 程度であり、Ｐウエル領域３４に隣接するＮウエル領域３５ａのＰウエル領域３４への入り込み部分３５ｂ及びその近傍を含む部分３５ｄは不純物濃度がＰウエル領域３４より高くなっている（図７参照）。
【００１８】まず、Ｐ型もしくはＮ型シリコン半導体基板３１を用い、半導体基板３１上にリソグラフィ法によりフォトレジストを形成し、これをパターニングしてＰウエル領域を形成する素子領域の表面を開口させ、この開口された素子領域にＢ＋などの不純物イオンを注入してＰウエル領域３４を形成する。この工程までは、第１の実施例（図２（ａ）及び図２（ｂ））と同じであるので、図示はしない。その後、フォトレジストを除去してから、半導体基板１上に再度リソグラフィ法によりフォトレジスト３３ａを形成し、これをパターニングしてＮウエル領域を形成する素子領域の表面を開口させる。そして、この開口された素子領域にＰ＋などの不純物イオンを注入して先に形成したＰウエル領域３４に隣接するＮウエル領域３５を形成する。このときのドーズ量は、Ｐウエル領域３４を形成したときと同じである（図５（ａ））。次に、フォトレジスト３３ａを除去してから、半導体基板３１上にリソグラフィ法によりフォトレジスト３３ｂを形成し、これをパターニングしてＮウエル領域を形成する素子領域の表面を再度開口させる。
【００１９】そして、この開口された素子領域にＰ＋などの不純物イオンを注入してＮウエル領域３５の底部に高濃度領域３５ｄを形成する（図５（ｂ））。次に、フォトレジスト３３ｂを取り除いてから半導体基板３１を加熱処理すると、高濃度領域３５ｄは、領域が拡大してＰウエル領域３４に入って行き、Ｐウエル領域への入り込み部分３５ｂを有するＮウエル領域３５ａが形成される（図６（ａ））。次に、隣接するＮウエル領域３５ａが入り込んでいるＰウエル領域３４に保護回路として用いられるコンベンショナルな構造のＭＯＳトランジスタを形成する。Ｐウエル領域３４の表面に熱酸化によるゲート酸化膜（ＳｉＯ2 ）３６ａを形成する。そして、半導体基板３１上に形成されたポリシリコン膜をリソグラフィ法によりパターニングしてゲート酸化膜３６ａ上にポリシリコンからなるゲート電極３６を形成する。このゲート電極３６を含む半導体基板３１上に窒化シリコン膜（ＳｉＮ）を堆積させ、これをＲＩＥ法などにより異方性エッチングを行ってゲート側壁にシリコン窒化膜を材料とする側壁絶縁膜３７を形成し、その他の部分に存在するシリコン窒化膜を除去する（図６（ｂ））。次に、半導体基板３１にリソグラフィ法により、Ｐウエル領域３４中にＡｓ＋、Ｐ＋などのＮ型不純物イオンを注入してＮ型不純物拡散領域を形成し、これをソース領域３８ａ、ドレイン領域３８とする。その後Ｎウエル領域３５ａ及びソース領域３８ａを接地（ＧＮＤ）にする（図７）。
【００２０】ドレイン領域とＮウエル領域のＰウエル領域に入り込んだ部分との間の距離は、ソース／ドレイン領域間の距離（チャネル長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−Ｎウエル領域のＰウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる。図１３は、図１に示された保護回路をメモリなどの半導体装置の周辺回路に接続させた半導体基板の断面図である。周辺回路にはＰウエル領域、Ｎウエル領域にＭＯＳトランジスタＴｒ１、Ｔｒ２が形成されている。保護回路にはゲート電極とソース領域８ａとが短絡されたＭＯＳトランジスタＴｒがＰウエル領域４に形成され、素子分離領域（ＳＴＩ）２を介して隣接しているＮウエル領域５ａは、高濃度領域（例えば、Ｐウエル領域の３倍程度）となっている。このＮウエル領域５ａは、接地（ＧＮＤ）されており、通常はトランジスタが形成されていない。外部から半導体装置に流れ込む過電流は、保護回路のドレイン領域８からＮウエル領域５ｂに流れて周辺回路を保護している。
【００２１】
【発明の効果】本発明は、以上の構成により、本体回路の外部端子に過電流が加わったときに過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになるので、保護回路を構成するトランジスタの保護機能を向上させることが可能になる。
【図面の簡単な説明】
【図１】第１の実施例の装置の断面図。
【図２】第１の実施例の半導体装置の製造工程断面図。
【図３】第１の実施例の半導体装置の製造工程断面図。
【図４】第１の実施例の半導体装置の製造工程断面図。
【図５】第２の実施例の半導体装置の製造工程断面図。
【図６】第２の実施例の半導体装置の製造工程断面図。
【図７】第２の実施例の半導体装置の断面図。
【図８】本発明及び従来の保護回路を示す回路図。
【図９】 本発明及び従来の半導体装置に用いるＬＤＤ構造のＭＯＳトランジスタの断面図。
【図１０】 従来の保護回路に用いるコンベンショナルな構造のＭＯＳトランジスタの断面図。
【図１１】本発明及び従来のＬＤＤ構造のトランジスタとコンベンショナルな構造のＭＯＳトランジスタ（Ｃｏｎｖ）との耐圧差を示す特性図。
【図１２】本発明のＮウエル領域の耐圧を示す特性図。
【図１３】本発明の保護回路を接続した半導体装置の断面図。
【符号の説明】
１、１１、２１、３１・・・半導体基板、 ２、１２、２２、３２・・・素子分離領域、 ３、３ａ、３３ａ、３３ｂ・・・フォトレジスト、４、１３、２３、３４・・・Ｐウエル領域、 ５、５ａ、５ｃ、１４、２４、３５、３５ａ、３５ｃ・・・Ｎウエル領域、 ５ｂ・・・Ｎウエル領域の入り込み部、 ６、１８、２８・・・ゲート電極、 ６ａ、１７、２７、３６ａ・・・ゲート酸化膜、 ７、１９、２９、３７・・・側壁絶縁膜、 ８、１５ａ、２５ａ、３８・・・ドレイン領域、 ８ａ、１５、２５、３８ａ・・・ソース領域、 ９・・・電源、 ３５ｄ・・・Ｎウエル領域の高濃度領域。
【０００１】
【発明の属する技術分野】本発明は、静電破壊から本体回路を保護する保護回路を備えた半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、ＩＣやＬＳＩなどの半導体装置は、高集積化、高速度化が進められている。そのため、トランジスタのソース／ドレイン領域の高濃度化が図られている。その為、電界緩和したＬＤＤトランジスタと保護回路として用いるＣｏｎｖ．トランジスタの耐圧差が無くなっており、サージ印加時に静電破壊を防止するために保護回路として用いられる保護トランジスタよりも先に本体破壊している。図８は、従来の半導体装置に形成された本体回路を静電破壊から保護する保護回路を示す回路図である。そして図９は、その本体回路に用いるＬＤＤ(LightlyDoped Drain) 構造のＭＯＳトランジスタの断面図であり、図１０は、保護回路に用いるコンベンショナルな構造のＭＯＳトランジスタの断面図である。本発明は、トランジスタが形成されるウエル領域に特徴があり、従って図８及び図９に示される保護回路及びトランジスタは、本発明用としても利用される。図８において、半導体基板に形成された本体回路は、例えば、メモリ、ロジックなどからなり、主として図９に示されるＬＤＤ化されたトランジスタを用いている。本体回路とその外部端子との間には保護回路が接続されている。保護回路は、ＭＯＳトランジスタＰＴｒから構成されている。
【０００３】図９の本体回路のトランジスタには、例えば、Ｐ型もしくはＮ型シリコン半導体基板１１を使用する。半導体基板１１には、例えば、ＳＴＩ(Shallow TrenchIsolation)構造の素子分離領域１２が形成されている。素子分離領域１２に囲まれた素子領域は、Ｐウエル領域１３で構成されている。このＰウエル領域１３に隣接し、素子分離領域１２に隔てられた隣接の素子領域にはＰウエルもしくはＮウエル領域１４が形成されている。素子分離領域は、ＬＯＣＯＳ構造などを用いることも可能である。これらのウエル領域の不純物濃度は、例えば、１０17／ｃｍ3 程度である。Ｐウエル領域１３には、例えば、不純物濃度が１０20／ｃｍ3 程度のＮ型ソース領域１５及びＮ型ドレイン領域１５ａが形成され、さらにソース領域１５やドレイン領域１５ａより低濃度のＬＤＤ構造１６がそれらの先端に形成されトランジスタの耐圧を高めている。ソース領域１５及びドレイン領域１５ａ間の上にゲート酸化膜１７を介してポリシリコンなどからなるゲート電極１８が形成されており、このゲート電極１８の側壁にはシリコン窒化膜などからなる側壁絶縁膜１９が形成されている。
【０００４】一方、図１０に示す従来の保護回路に用いるトランジスタは、図９と同じく、例えば、Ｐ型もしくはＮ型シリコン半導体基板２１を用いる。半導体基板２１には、例えば、ＳＴＩ構造の素子分離領域２２が形成されている。素子分離領域２２に囲まれた素子領域は、Ｐウエル領域２３で構成されている。このＰウエル領域２３に隣接し、素子分離領域２２に隔てられた隣接の素子領域にはＰウエルもしくはＮウエル領域２４が形成されている。これらのウエル領域の不純物濃度は、例えば、１０17／ｃｍ3 程度である。Ｐウエル領域２３には、例えば、不純物濃度が１０20／ｃｍ3 程度のＮ型ソース領域２５及びＮ型ドレイン領域２５ａが形成されている。ソース領域２５及びドレイン領域２５ａ間の上にゲート酸化膜２７を介してポリシリコンなどからなるゲート電極２８が形成されており、このゲート電極２８の側壁にはシリコン窒化膜などを材料とする側壁絶縁膜２９が形成されている。
【０００５】
【発明が解決しようとする課題】従来、半導体装置は、静電破壊から半導体装置の本体回路を守るために図８に示すように保護回路を用いている。そして、保護回路としては、本体回路がＬＤＤ構造のＭＯＳトランジスタを用いているのに対して、例えば、図１０に示すコンベンショナルな構造のＮＭＯＳトランジスタ（Ｃｏｎｖ）を用いていた。図１１にも示すように、従来のＬＤＤ構造のトランジスタ（従来のＬＤＤ）は、耐圧が高いので、コンベンショナルな構造のＭＯＳトランジスタ（Ｃｏｎｖ）との耐圧差が大きく、この耐圧差を利用して本体回路に加わる過電流を半導体基板に逃がすようにしている。しかし、現状のＬＤＤ構造のトランジスタ（ＬＤＤ）は、ゲート長が細く、ショートチャネル効果の抑制と駆動力を稼ぐためにＬＤＤ領域の不純物濃度を上げている。そのため現状のＬＤＤ構造のトランジスタ（ＬＤＤ）の耐圧が下がり、上記耐圧差が著しく小さくなっている。
【０００６】このように、半導体装置の高集積化、高速度化の結果、本体回路に用いるトランジスタにＬＤＤ構造を採用しても、本体回路の高集積化、高速度化されたトランジスタ（ＬＤＤ）と保護回路のトランジスタ（Ｃｏｎｖ）との耐圧差は、従来のＬＤＤ構造のトランジスタを用いた場合に比較して非常に小さくなっている。図１１１１は、縦軸に電流Ｉ（Ａ）、横軸に耐圧Ｖ（Ｖ）をとっている。従来のＬＤＤ構造のトランジスタより現状のＬＤＤ構造のトランジスタ耐圧は低く、その結果保護回路のトランジスタとの耐圧差が小さくなり、保護回路としての機能が十分でなく、本体回路に過電流が流れてしまう恐れがあるという問題が生じているのが現状である。本発明は、このような事情によりなされたものであり、半導体装置の高集積化、高速度化が進んでも、保護回路を構成するトランジスタがその機能を十分果たすことが可能な半導体装置及びその製造方法を提供する。
【０００７】
【課題を解決するための手段】本発明は、保護回路が形成された第１導電型ウエル領域と、この第１導電型ウエル領域に上部は素子分離領域に隔てられ、素子分離領域の底面より下では、接合されている高不純物濃度の第２導電型ウエル領域とを備えた半導体装置において、前記第１導電型ウエル領域は、前記素子分離領域を越えて前記第２導電型ウエル領域に入り込んでいること、もしくは前記素子分離領域の幅の半分より前記第２導電型領域側に入り込んでいるを特徴としている。本体回路の外部端子に過電流が加わったときに過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになる。つまり、第２導電型ウエル領域に入り込んだ部分との間の距離は、ソース／ドレイン領域間の距離（ゲート長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。
【０００８】すなわち、本発明の半導体装置は、複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴としている。前記第２導電型ウエル領域の内、所定の領域には保護回路が形成されているようにしても良い。前記保護回路は、第１導電型ＭＯＳトランジスタから構成されているようにしても良い。前記第１導電型ウエル領域は、前記第２導電型ウエル領域より不純物濃度が高いようにしても良い。前記保護回路が形成されている前記第２導電型ウエル領域に隣接する前記第１導電型ウエル領域の不純物濃度は、前記保護回路が形成されている第２導電型ウエル領域とは隣接していない前記第１導電型ウエル領域より不純物濃度が高いようにしても良い。また、本発明の半導体装置は、複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴としている。
【０００９】また、本発明の半導体装置は、複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成されたＮウエル領域と、前記半導体基板に形成され、前Ｎウエル領域とは前記素子分離領域により分離されているＰウエル領域とを備え、前記Ｎウエル領域は、前記素子分離領域の幅の半分より前記Ｐウエル領域側に入り込んでおり、且つ前記Ｐウエル領域のドレイン領域と前記Ｎウエル領域のＰウエル領域に入り込んだ部分との間の距離は、前記ソース／ドレイン領域間のチャネル長より短くなるように形成されていることを特徴としている。このように構成することにより、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−Ｎウエル領域のＰウエル領域に入り込んだ部分間）を形成することになり、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる。本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴としている。前記第２導電型ウエル領域の内、所定の領域に保護回路を形成する工程をさらに備えているようにしても良い。
【００１０】また、本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴としている。また、本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいるようにすることを特徴としている。
【００１１】また、本発明の半導体装置の製造方法は、半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴とする半導体装置の製造方法。
【００１２】
【発明の実施の形態】以下、図面を参照して発明の実施の形態を説明する。まず、図１乃至図４を参照して第１の実施例を説明する。図１は、半導体装置の保護回路部分を示す概略断面図、図２乃至図４は、半導体装置の製造工程断面図である。この半導体装置は、トランジスタ形成のために、例えば、Ｐ型もしくはＮ型シリコン半導体基板１を用いる。半導体基板１には、例えば、シリコン酸化物が埋め込まれたＳＴＩ構造の素子分離領域２が形成されている。素子分離領域２に囲まれた素子領域は、Ｐウエル領域４で構成されている。このＰウエル領域４に隣接し、素子分離領域２に隔てられた隣接の素子領域にはＮウエル領域５ａが形成されている。Ｐウエル領域４の不純物濃度は、例えば、１０17／ｃｍ3 程度であり、Ｐウエル領域４に隣接するＮウエル領域５ａの不純物濃度は、Ｐウエル領域４の約３倍程度である。Ｐウエル領域４には、例えば、不純物濃度が１０20／ｃｍ3 程度のＮ型ソース領域８ａ及びＮ型ドレイン領域８などの不純物拡散領域が形成されている。ソース領域８ａ及びドレイン領域８間の上にゲート酸化膜（ＳｉＯ2 ）６ａを介してポリシリコンなどからなるゲート電極６が形成されており、このゲート電極６の側壁にはシリコン窒化膜などからなる側壁絶縁膜７が形成されている。
【００１３】ソース領域８ａ及びＮウエル領域５ａは、接地（ＧＮＤ）されている。また、ドレイン領域８は、電源９に接続されている。Ｐウエル領域４に隣接し、素子分離領域２に隔てられた他方の素子領域にはＰウエルもしくはＮウエル領域５ｃが形成されている。ＰウエルもしくはＮウエル領域５ｃの不純物濃度は、例えば、１０17／ｃｍ3 程度である。Ｎウエル領域５ａは、素子分離領域２の底部を越えてＰウエル領域に入り込んでいる。このように構成された結果、外部端子９に過電流が加わったときに、過電流は、保護回路を構成するトランジスタのソース領域８ａ−ドレイン領域８間を流れずに、ドレイン領域８から空乏層が延びてＮウエル領域のＰウエル領域に入り込んだ部分５ｂに接触して、ドレイン領域８とＰウエル領域に入り込んだ部分５ｂとの間を流れるようになる。つまり、ドレイン領域８とＮウエル領域５ａのＰウエル領域に入り込んだ部分５ｂとの間の距離は、ソース／ドレイン領域８ａ、８間の距離（チャネル長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域８−Ｎウエル領域５ａのＰウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる（図１２参照）。
【００１４】次に、図２乃至図４を参照して図１の半導体装置の製造工程を説明する。まず、Ｐ型もしくはＮ型シリコン半導体基板１の表面領域をＲＩＥ(ReactiveIon Etching)などによりエッチングして、素子分離領域を形成するために所定のパターンの溝を形成する。次に、半導体基板１表面及び溝中にＣＶＤ(ChemicalVapour Deposition)法などによりシリコン酸化膜（ＴＥＯＳ膜）を堆積させる。このシリコン酸化膜を表面からＣＭＰ(Chemical Mechanical Polishing) 法により研磨して溝以外のシリコン酸化膜を除去し、溝にシリコン酸化膜が埋め込まれたＳＴＩ構造の素子分離領域２が形成される。素子分離領域２は、複数の素子領域を区画している（図２R>２（ａ））。次に、半導体基板１上にリソグラフィ法によりフォトレジスト３を形成し、これをパターニングしてＰウエル領域を形成する素子領域の表面を開口させる。そして、この開口された素子領域にＢ＋などの不純物イオンを注入してＰウエル領域４を形成する（図２（ｂ））。その後、フォトレジスト３を除去してから、半導体基板１上に再度リソグラフィ法によりフォトレジスト３ａを形成し、これをパターニングしてＮウエル領域を形成する素子領域の表面を開口させる。
【００１５】そして、この開口された素子領域にＰ＋などの不純物イオンを注入して先に形成したＰウエル領域４に隣接するＮウエル領域５を形成する。このときのドーズ量は、Ｐウエル領域４を形成したときの約３倍である（図３（ａ））。次に、フォトレジスト３ａを取り除いてから半導体基板１を加熱処理すると、Ｎウエル領域５は、Ｐウエル領域４の約３倍のドーズ量を受けているので、領域が拡大してＰウエル領域４に入って行き、Ｐウエル領域への入り込み部分５ｂを有するＮウエル領域５ａが形成される（図３（ｂ））。次に、隣接するＮウエル領域５ａが入り込んでいるＰウエル領域４に保護回路として用いられるコンベンショナルな構造のＭＯＳトランジスタを形成する。Ｐウエル領域４表面に熱処理によりゲート酸化膜（ＳｉＯ2 ）６ａを形成する。そして、半導体基板１上に形成されたポリシリコン膜をリソグラフィ法によりパターニングしてゲート酸化膜６ａ上にポリシリコンからなるゲート電極６を形成する。このゲート電極６を含む半導体基板１上に窒化シリコン膜（ＳｉＮ）を堆積させ、これをＲＩＥ法などにより異方性エッチングを行ってゲート側壁にシリコン窒化膜を材料とする側壁絶縁膜７を形成し、その他の部分に存在するシリコン窒化膜を除去する（図４（ａ））。
【００１６】次に、半導体基板１にリソグラフィ法により、Ｐウエル領域４中にＡｓ＋、Ｐ＋などのＮ型不純物イオンを注入してＮ型不純物拡散領域を形成し、これをソース領域８ａ、ドレイン領域８とする（図４（ｂ））。その後、Ｎウエル領域５ａ及びソース領域８ａを接地（ＧＮＤ）にする（図１参照）。ドレイン領域とＮウエル領域のＰウエル領域に入り込んだ部分との間の距離は、ソース／ドレイン領域間の距離（チャネル長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−Ｎウエル領域のＰウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる。
【００１７】次に、図５乃至図７を参照して第２の実施例を説明する。図５乃至図７は、半導体装置の製造工程断面図である。この実施例は、製造工程に特徴がある。この半導体装置は、保護回路が形成されたＰウエル領域に隣接し、素子分離領域に隔てられたＮウエル領域の不純物濃度分布が第１の実施例の半導体装置とは相違しているが、その他の構成は同じである。すなわち、Ｐウエル領域３４及びＮウエル領域３５ａの不純物濃度は、例えば、１０17／ｃｍ3 程度であり、Ｐウエル領域３４に隣接するＮウエル領域３５ａのＰウエル領域３４への入り込み部分３５ｂ及びその近傍を含む部分３５ｄは不純物濃度がＰウエル領域３４より高くなっている（図７参照）。
【００１８】まず、Ｐ型もしくはＮ型シリコン半導体基板３１を用い、半導体基板３１上にリソグラフィ法によりフォトレジストを形成し、これをパターニングしてＰウエル領域を形成する素子領域の表面を開口させ、この開口された素子領域にＢ＋などの不純物イオンを注入してＰウエル領域３４を形成する。この工程までは、第１の実施例（図２（ａ）及び図２（ｂ））と同じであるので、図示はしない。その後、フォトレジストを除去してから、半導体基板１上に再度リソグラフィ法によりフォトレジスト３３ａを形成し、これをパターニングしてＮウエル領域を形成する素子領域の表面を開口させる。そして、この開口された素子領域にＰ＋などの不純物イオンを注入して先に形成したＰウエル領域３４に隣接するＮウエル領域３５を形成する。このときのドーズ量は、Ｐウエル領域３４を形成したときと同じである（図５（ａ））。次に、フォトレジスト３３ａを除去してから、半導体基板３１上にリソグラフィ法によりフォトレジスト３３ｂを形成し、これをパターニングしてＮウエル領域を形成する素子領域の表面を再度開口させる。
【００１９】そして、この開口された素子領域にＰ＋などの不純物イオンを注入してＮウエル領域３５の底部に高濃度領域３５ｄを形成する（図５（ｂ））。次に、フォトレジスト３３ｂを取り除いてから半導体基板３１を加熱処理すると、高濃度領域３５ｄは、領域が拡大してＰウエル領域３４に入って行き、Ｐウエル領域への入り込み部分３５ｂを有するＮウエル領域３５ａが形成される（図６（ａ））。次に、隣接するＮウエル領域３５ａが入り込んでいるＰウエル領域３４に保護回路として用いられるコンベンショナルな構造のＭＯＳトランジスタを形成する。Ｐウエル領域３４の表面に熱酸化によるゲート酸化膜（ＳｉＯ2 ）３６ａを形成する。そして、半導体基板３１上に形成されたポリシリコン膜をリソグラフィ法によりパターニングしてゲート酸化膜３６ａ上にポリシリコンからなるゲート電極３６を形成する。このゲート電極３６を含む半導体基板３１上に窒化シリコン膜（ＳｉＮ）を堆積させ、これをＲＩＥ法などにより異方性エッチングを行ってゲート側壁にシリコン窒化膜を材料とする側壁絶縁膜３７を形成し、その他の部分に存在するシリコン窒化膜を除去する（図６（ｂ））。次に、半導体基板３１にリソグラフィ法により、Ｐウエル領域３４中にＡｓ＋、Ｐ＋などのＮ型不純物イオンを注入してＮ型不純物拡散領域を形成し、これをソース領域３８ａ、ドレイン領域３８とする。その後Ｎウエル領域３５ａ及びソース領域３８ａを接地（ＧＮＤ）にする（図７）。
【００２０】ドレイン領域とＮウエル領域のＰウエル領域に入り込んだ部分との間の距離は、ソース／ドレイン領域間の距離（チャネル長）より短くなるように形成されている。そして、過電流がソース／ドレイン領域間よりも流れ易い通路（ドレイン領域−Ｎウエル領域のＰウエル領域に入り込んだ部分間）を形成することにより、保護回路を構成するトランジスタの保護機能を向上させることができる。従来よりＮウエル領域の耐圧が小さいのでＬＤＤ構造のトランジスタとの耐圧差を大きくすることができる。図１３は、図１に示された保護回路をメモリなどの半導体装置の周辺回路に接続させた半導体基板の断面図である。周辺回路にはＰウエル領域、Ｎウエル領域にＭＯＳトランジスタＴｒ１、Ｔｒ２が形成されている。保護回路にはゲート電極とソース領域８ａとが短絡されたＭＯＳトランジスタＴｒがＰウエル領域４に形成され、素子分離領域（ＳＴＩ）２を介して隣接しているＮウエル領域５ａは、高濃度領域（例えば、Ｐウエル領域の３倍程度）となっている。このＮウエル領域５ａは、接地（ＧＮＤ）されており、通常はトランジスタが形成されていない。外部から半導体装置に流れ込む過電流は、保護回路のドレイン領域８からＮウエル領域５ｂに流れて周辺回路を保護している。
【００２１】
【発明の効果】本発明は、以上の構成により、本体回路の外部端子に過電流が加わったときに過電流は保護回路のトランジスタのソース／ドレイン領域間を流れずに、ドレイン領域から空乏層が延びて第１導電型ウエル領域の第２導電型ウエル領域に入り込んだ部分に接触して、ドレイン領域と第２導電型ウエル領域に入り込んだ部分との間を流れるようになるので、保護回路を構成するトランジスタの保護機能を向上させることが可能になる。
【図面の簡単な説明】
【図１】第１の実施例の装置の断面図。
【図２】第１の実施例の半導体装置の製造工程断面図。
【図３】第１の実施例の半導体装置の製造工程断面図。
【図４】第１の実施例の半導体装置の製造工程断面図。
【図５】第２の実施例の半導体装置の製造工程断面図。
【図６】第２の実施例の半導体装置の製造工程断面図。
【図７】第２の実施例の半導体装置の断面図。
【図８】本発明及び従来の保護回路を示す回路図。
【図９】 本発明及び従来の半導体装置に用いるＬＤＤ構造のＭＯＳトランジスタの断面図。
【図１０】 従来の保護回路に用いるコンベンショナルな構造のＭＯＳトランジスタの断面図。
【図１１】本発明及び従来のＬＤＤ構造のトランジスタとコンベンショナルな構造のＭＯＳトランジスタ（Ｃｏｎｖ）との耐圧差を示す特性図。
【図１２】本発明のＮウエル領域の耐圧を示す特性図。
【図１３】本発明の保護回路を接続した半導体装置の断面図。
【符号の説明】
１、１１、２１、３１・・・半導体基板、 ２、１２、２２、３２・・・素子分離領域、 ３、３ａ、３３ａ、３３ｂ・・・フォトレジスト、４、１３、２３、３４・・・Ｐウエル領域、 ５、５ａ、５ｃ、１４、２４、３５、３５ａ、３５ｃ・・・Ｎウエル領域、 ５ｂ・・・Ｎウエル領域の入り込み部、 ６、１８、２８・・・ゲート電極、 ６ａ、１７、２７、３６ａ・・・ゲート酸化膜、 ７、１９、２９、３７・・・側壁絶縁膜、 ８、１５ａ、２５ａ、３８・・・ドレイン領域、 ８ａ、１５、２５、３８ａ・・・ソース領域、 ９・・・電源、 ３５ｄ・・・Ｎウエル領域の高濃度領域。
【特許請求の範囲】
【請求項１】 複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴とする半導体装置。
【請求項２】 前記第２導電型ウエル領域の内、所定の領域には保護回路が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】 前記保護回路は、第１導電型ＭＯＳトランジスタから構成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】 前記第１導電型ウエル領域は、前記第２導電型ウエル領域より不純物濃度が高いことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】 前記保護回路が形成されている前記第２導電型ウエル領域に隣接する前記第１導電型ウエル領域の不純物濃度は、前記保護回路が形成されている第２導電型ウエル領域とは隣接していない前記第１導電型ウエル領域より不純物濃度が高いことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項６】 複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴とする半導体装置。
【請求項７】 複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成されたＮウエル領域と、前記半導体基板に形成され、前Ｎウエル領域とは前記素子分離領域により分離されているＰウエル領域とを備え、前記Ｎウエル領域は、前記素子分離領域の幅の半分より前記Ｐウエル領域側に入り込んでおり、且つ前記Ｐウエル領域のドレイン領域と前記Ｎウエル領域のＰウエル領域に入り込んだ部分との間の距離は、前記ソース／ドレイン領域間のチャネル長より短くなるように形成されていることを特徴とする半導体装置。
【請求項８】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴とする半導体装置の製造方法。
【請求項９】 前記第２導電型ウエル領域の内、所定の領域に保護回路を形成する工程をさらに備えたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴とする半導体装置の製造方法。
【請求項１１】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいるようにすることを特徴とする半導体装置の製造方法。
【請求項１２】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴とする半導体装置の製造方法。
【請求項１】 複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴とする半導体装置。
【請求項２】 前記第２導電型ウエル領域の内、所定の領域には保護回路が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】 前記保護回路は、第１導電型ＭＯＳトランジスタから構成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】 前記第１導電型ウエル領域は、前記第２導電型ウエル領域より不純物濃度が高いことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】 前記保護回路が形成されている前記第２導電型ウエル領域に隣接する前記第１導電型ウエル領域の不純物濃度は、前記保護回路が形成されている第２導電型ウエル領域とは隣接していない前記第１導電型ウエル領域より不純物濃度が高いことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項６】 複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成された第１導電型ウエル領域と、前記半導体基板に形成され、前記第１導電型ウエル領域とは前記素子分離領域により分離されている第２導電型ウエル領域とを備え、前記第１導電型ウエル領域は、前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴とする半導体装置。
【請求項７】 複数の素子領域が素子分離領域により区画されて形成されている半導体基板と、前記半導体基板に形成されたＮウエル領域と、前記半導体基板に形成され、前Ｎウエル領域とは前記素子分離領域により分離されているＰウエル領域とを備え、前記Ｎウエル領域は、前記素子分離領域の幅の半分より前記Ｐウエル領域側に入り込んでおり、且つ前記Ｐウエル領域のドレイン領域と前記Ｎウエル領域のＰウエル領域に入り込んだ部分との間の距離は、前記ソース／ドレイン領域間のチャネル長より短くなるように形成されていることを特徴とする半導体装置。
【請求項８】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴とする半導体装置の製造方法。
【請求項９】 前記第２導電型ウエル領域の内、所定の領域に保護回路を形成する工程をさらに備えたことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域を越えて前記第２導電型ウエル領域に入り込むようにすることを特徴とする半導体装置の製造方法。
【請求項１１】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物をイオン注入して第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物をイオン注入して第２導電型ウエル領域を形成する工程とを備え、前記第１導電型ウエル領域のイオン注入量は、前記第２導電型ウエル領域のイオン注入量より多くして前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいるようにすることを特徴とする半導体装置の製造方法。
【請求項１２】 半導体基板に素子分離領域により区画された複数の素子領域を形成する工程と、前記半導体基板の所定素子領域に第１導電型不純物を拡散させて第１導電型ウエル領域を形成する工程と、前記半導体基板の他の素子領域に第２導電型不純物を拡散させて第２導電型ウエル領域を形成する工程と、前記第１導電型ウエル領域に第１導電型イオンを注入し、加熱拡散させる工程とを備え、前記イオン注入、加熱拡散工程により前記第１導電型ウエル領域が前記素子分離領域の幅の半分より前記第２導電型ウエル領域側に入り込んでいることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図４】
【図８】
【図３】
【図５】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図６】
【図１３】
【図２】
【図４】
【図８】
【図３】
【図５】
【図７】
【図９】
【図１０】
【図１１】
【図１２】
【図６】
【図１３】
【公開番号】特開２００１−１６８２０４（Ｐ２００１−１６８２０４Ａ）
【公開日】平成１３年６月２２日（２００１．６．２２）
【国際特許分類】
【出願番号】特願平１１−３５２８０２
【出願日】平成１１年１２月１３日（１９９９．１２．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１３年６月２２日（２００１．６．２２）
【国際特許分類】
【出願日】平成１１年１２月１３日（１９９９．１２．１３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]