【課題】増加されたメモリ容量を具現できるメモリ装置を提供する。
【解決手段】メモリ装置は、水平な共通導電領域の上に配置され、前記共通導電領域に一端が電気的に連結され、互いに離隔水平な第１選択ラインの上で互いに平行に延長され前記水平な第１選択ラインと交差し前記垂直な半導体柱の側面に対向する側面を包含する水平な第１選択ラインと、前記水平な第１選択ラインと前記垂直な半導体柱との間に、そして前記水平な第２選択ラインと前記垂直な半導体柱との間に介在される少なくとも１つの誘電パターンを包含する選択構造体を含む。前記メモリ装置は、前記選択構造体の上に配置され前記垂直な半導体柱に電気的に連結されたメモリセルを含むメモリセルアレイをさらに含む。 （もっと読む）

【課題】共通データバスを共有する複数のローカルメモリユニットが重複してデータを転送すること、あるいは、複数のローカルメモリユニットに対して重複してデータを転送することを抑制した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセルを含む複数のローカルメモリユニットＬＭＵ＜０＞〜ＬＭＵ＜７＞を備える。共通データバスＤＢは、複数のローカルメモリユニットに共有され、複数のローカルメモリユニットからデータを転送し、あるいは、複数のローカルメモリユニットへデータを転送する。タイミングコントローラＴ／Ｃはローカルメモリユニットの単位で配置するのではなく、インターリーブ動作を行なう単位（ローカルメモリユニットＬＭＵ＜０＞〜ＬＭＵ＜７＞のグループ）に対して1つ配置する。これにより読出しデータまたは書込みデータは、共通データバスＤＢにおいて衝突しない。 （もっと読む）

【課題】スピン注入トルク磁気抵抗ランダム・アクセス・メモリ(ＳＴＴ−ＭＲＡＭ)のメモリセル寸法を縮小する。
【解決手段】ワード・ラインＷＬに対して実質的に平行にかつビット・ラインＢＬに対して実質的に垂直にソース・ラインＳＬを配列することによって、縮小されたビット・セル寸法が達成される。さらに、１つの実施の形態では、書込み動作時に、無効な書込み動作を防止するために、選択されないビット・セルのビット・ラインにハイ論理／電圧レベルが印加される。 （もっと読む）

【課題】磁気トンネル接合を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを提供する。
【解決手段】磁気トンネル接合２は、シンセティック記憶層２３、可逆性であるセンス磁化方向２１１を呈するセンス層２１、及びこのセンス層とこの記憶層との間のトンネル障壁層２２から構成される。正味の漂遊局所磁界が、前記記憶層を前記センス層に結合させる。前記正味の漂遊局所磁界は、センス層に結合する前記正味の漂遊局所磁界が５０エルステッド未満であるような漂遊局所磁界である。また、ＭＲＡＭセルに書き込み、ＭＲＡＭセルを読み出すための方法に関する。当該開示されたＭＲＡＭセルは、従来のＭＲＡＭセルに比べてより低い消費電力で書き込まれ且つ読み出され得る。 （もっと読む）

【課題】環境負荷が小さく且つクラックの発生が抑制された液体噴射ヘッド、液体噴射装置、及び圧電素子を提供する。
【解決手段】弾性膜５０、密着層５６、第１電極６０、圧電体層７０、及び第２電極８０を備えた圧電素子３００を具備し、圧電体層７０は、少なくともビスマス、バリウム、鉄、及びチタンを含むペロブスカイト型構造の複合酸化物からなり、チタンとバリウムのモル比（Ｔｉ／Ｂａ）が１．１７以上１．４５以下である。 （もっと読む）

【課題】強誘電体材料層の電気特性をより一層向上させることが可能な強誘電体材料層の製造方法を提供する。
【解決手段】本発明の１つの強誘電体材料層の製造方法は、基材上にゾルゲル溶液を塗布することにより、強誘電体材料の前駆体層を形成する強誘電体材料前駆体層形成工程と、その前駆体層を１２０℃〜２５０℃の範囲内にある第１温度で乾燥させる乾燥工程と、その前駆体層を第１温度よりも高く、かつ、１５０℃〜３００℃の範囲内にある第２温度に加熱した状態で前述の前駆体層に対して型押し加工を施す型押し工程と、その前駆体層を第２温度よりも高い第３温度で熱処理することにより、その前駆体層から強誘電体材料層を形成する強誘電体材料層形成工程とを、この順序で含む。 （もっと読む）

【課題】書き込み電流を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１２と、記憶層１２上に設けられた非磁性層１３と、非磁性層１３上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１４とを含む。記憶層１２の面積は、参照層１４の面積より大きく、記憶層１２の端部の磁化は、記憶層１２の中央部の磁化より小さい。 （もっと読む）

【課題】信頼性が高い記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置は、下部電極層と、前記下部電極層上に設けられた絶縁性の芯材層と、前記芯材層上に設けられ、前記芯材層の側面上には設けられていない上部電極層と、前記芯材層の側面上に設けられ、前記下部電極層及び前記上部電極層に接し、複数の微小導電体が隙間を介して集合した抵抗変化層と、を備える。 （もっと読む）

【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路ＢＬＤＵ，ＢＬＤＤ，ＢＬＢＤＵ，ＢＬＢＤＤは、電流磁界またはスピン注入によってトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢを第１の磁化状態に初期設定するために、制御信号線ＢＬ，ＢＬＢに直流電流を流す。電源配線ＤＬは、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに近接して設けられる。ここで、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢは、電源配線ＤＬに直流電流が流れるときに生じる電流磁界によって第２の磁化状態に変化する。センスアンプ１０は、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢが第１の磁化状態から第２の磁化状態に変化したか否かを判定するために、制御信号線ＢＬ，ＢＬＢを介してトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに流れる電流を検出する。 （もっと読む）

【課題】少なくともＢｉ、Ｂａ、Ｆｅ及びＴｉを含む圧電体層を有する圧電素子、液体噴射ヘッド及び液体噴射装置の性能を向上させることにある。
【解決手段】少なくともビスマス、バリウム、鉄及びチタンを含むペロブスカイト型酸化物を形成するための圧電体前駆体溶液は、少なくとも、ビスマス塩、バリウム塩、鉄塩、並びに、チタンの部分アルコキシド（チタンにアルコキシ基及び該アルコキシ基以外の官能基が結合したチタン化合物）を含む。圧電セラミックスの製造方法は、前記圧電体前駆体溶液を塗布する工程と、該塗布した前駆体溶液を結晶化させてペロブスカイト型酸化物を含む圧電セラミックスを形成する工程と、を備える。圧電素子の製造方法は、前記圧電セラミックスに電極を形成する工程を備える。液体噴射ヘッドの製造方法は、前記圧電素子の製造方法により圧電素子を形成する工程を備える。 （もっと読む）