【課題】
【解決手段】 制御（ワードゲート）およびその制御ゲートの側壁上のフローティングゲートから成る電気的にプログラム可能なＥＰＲＯＭの製造方法。独特な材料選択およびブロッキングマスクシーケンスにより、二重側壁スペーサ形成、つまりディスポーズされるスペーサおよび最終的なポリシリコンスペーサゲートを含み、該フローティングゲート下に極めて短いチャネルを有する側壁フローティングゲートが、デリケートなＣＭＯＳプロセス環境内で簡単かつ安全に製造可能になる。 （もっと読む）

【課題】本発明は、素子間分離にＳＴＩ構造を採用する不揮発性半導体記憶装置において、ソース領域をより確実に接続できるようにすることを最も主要な特徴とする。
【解決手段】たとえば、Ｐ型シリコン基板１１の表面部に、浅い第一の埋め込み素子分離絶縁膜２２と、この第一の埋め込み素子分離絶縁膜２２よりも深い、第二の埋め込み素子分離絶縁膜２３とからなる素子分離領域２４を形成する。そして、第一の埋め込み素子分離絶縁膜２２を除去した後に、その底部とメモリセルトランジスタのソース領域とに不純物をイオン注入する。こうして、第一の埋め込み素子分離絶縁膜２２のアスペクト比を下げ、トレンチ溝の側壁部分に対しても十分に拡散層を形成できるようにすることで、ソース線ＳＬとなる、連続したＮ⁺ 型ソース領域１９の形成を可能とする構成となっている。 （もっと読む）

【目的】上下のＰｔ電極の間にＰＺＴ薄膜が挟まれた構造を持つＰＺＴ薄膜の製造方法に於いて、アニール後のＰｂ含有量をＰＺＴ薄膜の深さ方向にほぼ一様とし、良好な強誘電体特性を得る。
【構成】アニール前、ＰＺＴ前駆体薄膜は１０４から１０９の６層で形成されており、ＰＺＴ前駆体薄膜のＰｂ含有量が、下部電極１０３側のＰＺＴ前駆体薄膜１０４から表面側すなわち上部電極１１０側に行くにつれ増加している。アニール後のＰｂ含有量の深さ方向分布はほぼ一様となる。
【効果】不揮発性メモリや、光スイッチ、キャパシタ、赤外線センサ、超音波センサ、薄膜圧電振動子として利用できる （もっと読む）

【課題】ＮＡＮＤセル型ＥＥＰＲＯＭのデータ消去後に、ビット線コンタクト部とセルＰウエルとの接合の順方向電流によるラッチアップを防止する。
【解決手段】ＮＡＮＤセル型ＥＥＰＲＯＭにおいて、浮遊ゲートおよび制御ゲートを有する不揮発性のメモリセルを少なくとも１つ含むメモリセルユニットと、メモリセルユニットが形成されるメモリセルウエルCPWELL、CNWELLと、メモリセルユニットの一端に接続された第１の信号線ＢＬi と、メモリセルユニットの他端に接続された第２の信号線CELSRCと、メモリセルの記憶データを消去する際、メモリセルウエルに消去電圧を所定期間印加して消去動作を行わせた後、第１の信号線および第２の信号線をフローティング状態にして、メモリセルウエルの消去電圧を放電させるように制御する制御回路を具備する。 （もっと読む）

【課題】 ＬＯＣＯＳ酸化膜から成る素子分離膜形成技術の改善を図ることで、データの書き込み効率、消去効率及び読み出し電流のバラツキを低減する。
【解決手段】 一導電型のシリコン基板上に形成される表面に凹凸のない素子分離領域２と、該素子分離領域２以外の活性領域に形成され、かつ当該素子分離領域２上にその端部が配置されるフローティングゲート４と、該フローティングゲート４を被覆する絶縁膜と、該絶縁膜を介して前記フローティングゲート４の一端部上に重なるように形成されるコントロールゲート６と、前記フローティングゲート４及び前記コントロールゲート６に隣接する前記シリコン基板の表面に形成される逆導電型の拡散領域とを備えたものである。 （もっと読む）

強誘電体薄膜キャパシタをメモリキャパシタとして用いる強誘電体メモリ素子において、上部保護電極、上部電極８上の劣化防止層、強誘電体層７／電極６、８の界面劣化防止層の一つあるいは複数を設置し、あるいは強誘電体層７／上部電極８界面の変性層を低減する工程を設置することにより、強誘電体特性劣化の小さい強誘電体薄膜キャパシタを供給し、超寿命の強誘電体メモリ素子を実現する。
【効果】膜疲労及び刷り込みの生じにくい長寿命の強誘電体薄膜キャパシタを提供する。 （もっと読む）

【課題】 不揮発性半導体記憶装置の加工の容易化及び高速化と微細化とを両立させる。
【解決手段】 メモリセル用のトランジスタ１１がＳｉ層３８に形成されており、拡散層４６ｓに接続されているソース線である多結晶Ｓｉ膜３４と、拡散層４６ｄに接続されているビット線であるポリサイド層４９とが、Ｓｉ層３８の互いに反対の面側に設けられている。このため、多結晶Ｓｉ膜３４及びポリサイド層４９を平面的に互いに重畳させて配置することができて、これらの幅を十分に広くしてもメモリセル面積を縮小することができる。 （もっと読む）

【課題】 微細なサイズの強誘電体容量に低電圧を印加した際の分極特性を改善し、低電圧での動作を可能とし、かつ歩留りのよい高集積な強誘電体メモリ装置を提供する。
【解決手段】 メモリ内容を記憶させる前段階において、メモリ動作時に強誘電体容量Ｃに印加される通常の電圧ＶＣＣよりも高い電圧Ｖｅｘ（Ｖｅｘ＞ＶＣＣ）をあらかじめ強誘電体容量Ｃに印加する。強誘電体容量Ｃに高電圧Ｖｅｘを印加することにより、強誘電体容量Ｃのドメインを再配列することができる。そのため、サイズの縮小による強誘電体容量Ｃの欠陥の増加等により分極反転を阻害されたドメインが、再配列により分極反転が可能となる。このような作用により小さいサイズの強誘電体容量における低電圧印加時の分極特性が改善される。この分極特性を改善した後、メモリ内容を書き込んでメモリ装置として使用する。 （もっと読む）