【課題】本発明が解決しようとする課題は、パワーアンプ、特に静電誘導トランジスタを最終段に用いたオーディオ用パワーアンプの最終段のトランジスタに流れる電流を制限した回路を提供することである。
【解決手段】本発明による静電誘導トランジスタを用いたパワーアンプ回路の過大電流制限回路では、２つの出力段静電誘導トランジスタの間に挿入した電流検出素子と、この検出素子で検出した電流の大きさを増幅する増幅器と、増幅器の出力で前記出力段静電誘導トランジスタのゲート・ソース間の電圧を変えるスイッチとを有することで、電流が過大になったことを検知して、制限する作用をするものである。 （もっと読む）

【課題】整合の自由度を拡張し低消費電力と低歪みとを満たす最適なインピーダンスを実現し、さらに、１／２発振の誘発を抑え、高周波信号のノイズ特性を低減する高周波信号出力回路を提供する。
【解決手段】高周波信号出力回路１０において、信号入力端１００から入力された高周波信号は、第１の整合用キャパシタ１０２と第２の整合用キャパシタ１０４とを介して、トランジスタ１０１のベースに入力される。トランジスタ１０１へのベースバイアスは、バイアス回路１０７からシャントインダクタ１０３とベース電流調整用抵抗１０５とを介して供給される。シャントインダクタ１０３は、十分大きな容量値を有するバイパスコンデンサ１０６を介して接地されているため、シャントインダクタ１０３に分岐された高周波信号をグランドへ逃がす機能と、バイアス回路１０７からの直流信号をトランジスタ１０１のベースへ伝達する機能とを有する。 （もっと読む）

【課題】増幅器において、出力波形の歪低減と低雑音を両立させる。
【解決手段】増幅器において、バイポーラトランジスタＱ１のエミッタと、ＮＭＯＳトランジスタＱ２のゲートおよびドレインと、ＮＭＯＳトランジスタＱ３のゲートとが接続され、Ｑ２のソースとＱ３のソースとが接地端子３に接続され、Ｑ２とＱ３とでカレントミラー回路が構成される。抵抗素子Ｒ１は、電源端子１とＱ１のコレクタとの間に接続される。抵抗素子Ｒ２は、バイアス供給端子４とＱ３のドレインとの間に接続される。抵抗素子Ｒ３は、Ｑ３のドレインとＱ１のベースとの間に接続され、帰還回路を構成する。Ｑ１のベースは、容量素子Ｃ１を介して入力端子５に接続される。Ｑ１のコレクタは、出力端子２に接続される。 （もっと読む）

【課題】アイドル電流の温度係数を大きくすることが可能な増幅回路を提供する。
【解決手段】信号を増幅して出力するトランジスタＱ１を有する増幅段回路１１と、トランジスタＱ１と実質的に同じ層構造をなし、コレクタが電圧供給端子Ｖｄｃに接続され、エミッタがトランジスタＱ１のベースに接続されたトランジスタＱ２、アノードがトランジスタＱ２のエミッタに接続され、カソードが接地され、トランジスタＱ２のオン電圧よりも低いオン電圧を有するダイオードＤ１、及び、制御電圧供給端子Ｖｃｏｎから供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、トランジスタＱ２のベースに供給する電圧供給回路２３を有し、トランジスタＱ１と同一基板上に形成されたバイアス回路２１とを備える。 （もっと読む）

【課題】温度に依存する素子特性のばらつき及び増幅用トランジスタのエミッタ端子への漏れ込み帰還が発生することを防止し、高い安定性を有する電力増幅回路を提供する。
【解決手段】出力整合回路３０の接地容量１０４を増幅用トランジスタ７の接地端子でなく、バイアス回路４０の接地端子に接地する一方で、増幅用トランジスタ７のベース端子を接地抵抗１０３経由で接地する。これにより、漏れ電流が増幅用トランジスタ７に帰還することがなくなり、また、増幅用トランジスタ７のベース端子に流れ込む、バイアス電流の温度変化による変動も接地抵抗１０３経由でグランドに流すことで電力増幅回路の温度特性のばらつきを最小化できる。 （もっと読む）

【目的】 増幅器の入力におけるパイロット信号レベルの安定化が図れる安価で小型な増幅器ユニットを提供する。
【構成】 主信号にカップラを介して該主信号とは異なる周波数のパイロット信号を合成（注入）し、該主信号及び該パイロット信号を増幅器で増幅する増幅器ユニットにおいて、前記主信号の入力端子と前記カップラの入力端子との間にサーキュレータの入力ポートと出力ポートを接続し、該サーキュレータのアイソレーションポートと接地との間に移相器を設けた。この構成により、増幅器の入力で一部反射されたパイロット信号の位相を所要に調整して後、再度増幅器の入力でパイロット信号の主成分に合成することにより、パイロット信号レベルの安定化を図る。 （もっと読む）

【課題】入力インピーダンスを低下させることなく、増幅器の所望飽和レベルを高めて線形性を向上させ、かつ低い雑音指数を有する広帯域低雑音増幅器を提供する。
【解決手段】本発明の広帯域低雑音増幅器は、入力端子を第1トランジスタのベース端子及び第1受動素子の一端及び第3受動素子の一端に接続し、第1トランジスタのエミッタ端子を接地し、第1トランジスタのコレクタ端子を出力端子及び第2トランジスタのベース端子及び容量素子の一端及び第2の受動素子の一端に接続し、第1受動素子の他端を容量素子の他端に接続し、第2トランジスタのエミッタ端子を第3受動素子の他端に接続し、電源端子を第2トランジスタのコレクタ端子及び第2受動素子の他端に接続して構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第1トランジスタのインピーダンスに対応し、第3受動素子のインピーダンス値を決定し、入力インピーダンスを整合する。 （もっと読む）

【課題】増幅素子（ＦＥＴ）の出力容量が無視できない高周波でも高効率のＦ級増幅回路。
【解決手段】入力信号基本角周波数ωo及び高調波成分を含む信号を出力するＦＥＴ１０と、ＦＥＴの出力端子Ｎ_OFと接地端子を接続する第１のリアクタンス二端子回路１２と、ＦＥＴの出力端子Ｎ_OF側に配置される基本波整合回路１６と、基本波整合回路の入力端子とＦＥＴの出力端子間に接続される第２のリアクタンス二端子回路１４と、基本波整合回路の出力端子と接地端子を接続する負荷２２とを備え、ＦＥＴの出力インピーダンスを出力抵抗Ｒoと出力容量Ｃoからなる並列回路とし、第１のリアクタンス二端子回路１２は、直流成分に対して開放、偶数高調波成分に対して短絡、奇数高調波成分に対してＦＥＴの出力容量Ｃoと並列共振し、第２のリアクタンス二端子回路は直流成分に対して短絡、奇数高調波数成分に対して開放となる。 （もっと読む）

増幅器（２２）は、増幅器の入力インピーダンスの実部を設定するために、ソースデジェネレーションインダクタ配置構成に代わる容量性素子（２６，２８）の配置構成を含む。
（もっと読む）

【課題】低電力時と大電力時の双方において電力効率を高くすることができる電力増幅回路を得る。
【解決手段】第１動作時には第１増幅回路１１ａ、第２動作時には第２増幅回路１１ｂ、第３動作時には第１，第２増幅回路１１ａ，１１ｂの双方が入力信号を増幅させる。分配回路１２は、第３動作時において、第１増幅回路１１ａに入力させる信号の電力を、第１増幅回路１１ａの入力電力と出力電力が比例する範囲に調整する。第１，第２増幅回路１１ａ，１１ｂの入力電力と出力電力が比例する線形動作時において、第１増幅回路１１ａから比較回路１５へ入力される信号の電力と第２増幅回路１１ｂから比較回路１５へ入力される信号の電力は同じである。比較回路１５は、第１，第２増幅回路１１ａ，１１ｂから入力された信号の差に基づいて、第２増幅回路１１ｂの利得又は飽和電力量を調整して、第２増幅回路１１ｂの入力電力と出力電力が比例するように制御する。 （もっと読む）