改良されたデジタル・トリガ回路は、各サンプル・クロック・サイクル中に入力電気信号から抽出した複数のデータ・サンプルを有する。ノイズ除去用のヒステリシスを与える高しきい値レベル及び低しきい値レベルと、これら複数のデータ・サンプルとを並列に比較する。また、これら複数のデータ・サンプルを用いて、サブ・サンプル・トリガ位置を決める。比較出力をデジタル・トリガ・ロジック回路に入力して、選択されたトリガ事象を識別し、分析及び表示用の入力電気信号からのデータの取り込み用のトリガを発生する。デジタル・トリガ・ロジック回路は、いくつかある中で、エッジ事象トリガ、パルス幅トリガ及びトランジション時間トリガを発生する。 （もっと読む）

【課題】モータ制御回路におけるデジタルフィルタにおいて、小さい回路規模でありながら、高い分解能で周波数特性をきりかえることを可能とすること。
【解決手段】サンプリングクロック周期を設定するコントローラ１１０と、コントローラ１１０の設定値に応じて周期を変化させてサンプリングクロックを発生させる可変クロックジェネレータ１０５と、前記サンプリングクロックの周期分、入力信号を遅延させて出力する１つまたは複数の遅延器１０４と、入力信号に係数を乗じて出力する１つまたは複数の係数乗算器１０２と、を備える。 （もっと読む）

【課題】異なる周波数特性の複数のディジタルノッチフィルタを直列に組み合わせて所望のノッチフィルタ特性を取得することを特徴とするディジタルノッチフィルタに関し、共振周波数がずれた場合でも対応可能なディジタルノッチフィルタを提供。
【解決手段】複数のディジタルノッチフィルタは、カットオフ周波数が第１の周波数で、かつ、カットオフ周波数の前後でゲインの変化が略対称第１のフィルタと、カットオフ周波数が第１の周波数より小さい第２の周波数で、かつ、ゲインの変化量及び最大値がカットオフ周波数より小さい周波数側がカットオフ周波数より大きい周波数側より小さい第２のフィルタと、カットオフ周波数が第１の周波数より大きい第３の周波数で、かつ、ゲインの変化量及び最大値がカットオフ周波数より小さい周波数側がカットオフ周波数より大きい周波数側より大きい第３のフィルタとを含む。 （もっと読む）

【課題】高音質オーディオのデータを伝送できるとともに、エコーキャンセラの回路規模の増大を抑制すること。
【解決手段】本発明は、マイク入力端子１０２から入力した音声信号をデジタル信号に変換する第１のＡＤコンバータ２０２と、補助入力端子１０１から入力したオーディオ信号をデジタル信号に変換する第２のＡＤコンバータ２０１と、外部から送信された音声信号もしくはオーディオ信号を受信してスピーカ出力端子１０３から出力する際、そのスピーカからの出力がマイクから入力され相手方にエコーバックされることを防止するエコーキャンセラ４０２とを備えるオーディオ通信システムにおいて、エコーキャンセラ４０２の動作周波数が、第２のＡＤコンバータ２０１のサンプリング周波数に比べて低くなっているものである。 （もっと読む）

【課題】複素指数変調フィルタバンクを使用するサンプリング周波数変換方法において、演算量を削減することにより低消費電力化あるいは高速化の実現。
【解決手段】入力信号から第１の中間信号を算出し出力する第１の中間信号生成部１０１、第１の中間信号から第２の中間信号を算出し出力する第２の中間信号生成部１０２、第２の中間信号から高速フーリエ変換で第３の中間信号を算出し出力するＦＦＴ部１０３、第３の中間信号から第４の中間信号を算出し出力する第４の中間信号生成部１０４、第４の中間信号から高速フーリエ変換で第５の中間信号を算出し出力するＦＦＴ部１０５、第５の中間信号から第６の中間信号を算出し出力する第６の中間信号生成部１０６、第６の中間信号から出力信号を算出し出力する出力信号生成部１０７とを備える。これにより複素指数変調フィルタバンクを使用するサンプリング周波数変換の実現に必要な演算量を削減することができる。 （もっと読む）

【課題】入力されるデジタルデータのサンプリング周波数が高くなっても低消費電流のデジタルデータ復調回路を提供する。
【解決手段】デジタルデータＳｉのサンプリング周波数が高いときには、クロック生成部６で生成されるカットオフ周波数可変デジタルフィルタ１０の動作クロック周波数を下げるように、クロック制御信号Ｓｃが入力端子７から入力される。また、入力端子１１からは、前記デジタルフィルタ１０の動作クロックが変化してもカットオフ周波数が変わらないように、前記デジタルフィルタ１０の係数を制御するカットオフ周波数制御信号Ｓｆが入力される。これにより、デジタルデータＳｉのサンプリング周波数が高いときには、前記デジタルフィルタ１０の動作クロックを下げることができるため、デジタルデータＳｉのサンプリング周波数が高くなっても、消費電流の増加を抑えることができる。 （もっと読む）

【課題】回路規模および消費電力をあまり増加させることなく、高精度なデジタルフィルタ回路を実現する。
【解決手段】バンドパスフィルタ１１およびローパスフィルタ３は、ＦＩＲフィルタによって実現されている。また、バンドパスフィルタ１１は、動作周波数を、通常周波数と、それよりも低いダウンサンプリング時の周波数とに切り換えることができ、ローパスフィルタ３は、バンドパスフィルタ１１がダウンサンプリングする場合に、当該バンドパスフィルタ１１へ入力される信号の高周波成分を除去できる。さらに、バンドパスフィルタ１１の積和回路５６は、バンドパスフィルタ１１が通常周波数で動作する場合、バンドパスフィルタ１１のメモリ５２・５３に代えて、ローパスフィルタ３のメモリ４２・４３に格納されたデジタル値と、バンドパスフィルタ１１のフィルタ係数との積和演算結果を算出する。 （もっと読む）

選択された中間サンプリング周波数にしたがって、デジタル信号をアップサンプリングおよびダウンサンプリングすることによる、デジタル領域中のサンプリングレート変換に対する技術を記述する。複数の因数を持つ帯域幅を有するプロトタイプのアンチエイリアシングフィルタがメモリ中に記憶される。技術は、プロトタイプのフィルタの因数に基づいて、デジタル信号の所望の出力サンプリング周波数の整数倍数である中間サンプリング周波数を選択することと、選択された中間サンプリング周波数に関係付けられた整数と同じであるダウンサンプリング係数を選択することとを含む。フィルタ発生器が、プロトタイプのフィルタに基づいて、選択されたダウンサンプリング係数に対してアンチエイリアシングフィルタを発生させる。サンプリングレートコンバータは、入力サンプリング周波数におけるデジタル信号を、選択された中間サンプリング周波数にアップサンプリングする。 （もっと読む）

【課題】第１のサンプリングレートの入力信号を処理するための方法を提供すること。
【解決手段】本発明は、例えば、第１のサンプリングレートの入力信号を処理するための本発明の方法であって、入力信号をアップサンプリングして第２の信号を得るステップ；第２信号を低域通過フィルタリングして第３の信号を得るステップ；第２の信号を、時間遅延し、その後、時間遅延された第２の信号を低域通過フィルタリングして第４の信号を得るステップ；第１の重み因子によって、第３の信号を重み付けして第５の信号を得るステップ；第１の重み因子とは異なる第２の重み因子によって、第４の信号を重み付けして第６の信号を得るステップ；および、第１のサンプリングレートとは異なる第２のサンプリングレートの出力信号を得るために、第５の信号および第６の信号を加算するステップ；を包含する、方法を提供する。 （もっと読む）

【課題】 サンプリング周波数変換装置において、入力データまたは出力データのサンプリング周波数が変更される場合においても、安定したサンプリング周波数変換が行われるようにする。
【解決手段】 周波数制御部６０は、ＦＩＦＯ１０の残存データ量に基づき、周波数制御情報ｙを増減する。この周波数制御情報ｙに応じた時間密度で補間部２００ＡからＦＩＦＯ１０に第２のサンプリング周波数のデータＰ_ｋが供給される。周波数制御情報発生部４０２は、後段の装置からのワードクロックＬＲＣＫに基づき第２のサンプリング周波数を測定し、周波数情報発生部４０２は第２のサンプリング周波数に適した周波数制御情報ｙａを発生する。ｙ−ｙａの差分の絶対値が閾値ｔｈを越えると、ｙがｙａにより置換される。 （もっと読む）