【課題】使用環境状況の影響を受けずに、ノイズを確実に除去する。
【解決手段】ｎ個のＤ型フリップフロップを直列に接続し、各Ｄ型フリップフロップの出力した信号の論理積を出力とするデジタル・フィルタ２０と、ｍ×２個のプリミティブ素子を有するインバータを直列に接続したディレイ・フィルタ３０を並列に接続する。入力信号ＩＮＰＵＴを両フィルタに入力し、ＡＮＤ回路４０が各フィルタの出力する信号ＤＥＬＡＹと信号ＡＮＤの論理積である信号ＦＩＬＴを出力する。発生期間がクロック信号の周期とＤＦＦ回路の段数に対応する期間より短いノイズをデジタル・フィルタ２０が除去し、インバータ回路の遅延時間より周期の短いノイズをディレイ・フィルタ３０が除去する。 （もっと読む）

【課題】差動ペアトランジスタを用いない比較器を備えた遅延発生装置およびこの遅延発生装置を備えた半導体試験装置を提供することを目的とする。
【解決手段】入力信号に対して設定された時間だけ遅延を持たせるための静電容量を有する遅延部１１１と比較基準電圧を生成するためのＤＡコンバータ１１０と遅延部から出力される出力電圧と比較基準電圧とを比較する比較器１とを備える遅延発生装置であって、比較器１は、比較基準電圧Ｖｔｈに基づく閾値と出力電圧とを比較して反転するインバータ回路２Ａと、インバータ回路２Ａの正側電位Ｖｄ１を設定する第１の電圧源５と、インバータ回路２Ａの負側電位Ｖｓ１を設定する第２の電圧源６と、を備えている。 （もっと読む）

【課題】トランジスタ特性のバラツキに応じて遅延回路の遅延特性を設定することを特徴とする。
【解決手段】定電流源１２と、ゲートとドレインが結合され、定電流源の電流が流れるＭＯＳトランジスタ１４とを含み、ＭＯＳトランジスタ１４のゲートのノードからバイアス電圧を出力するバイアス回路部１０と、インバータ２６と、電流通路がインバータの入力ノードと基準電位ノードとの間に直列に挿入され、バイアス電圧がゲートに供給されるＭＯＳトランジスタ２１及び入力信号ＩＮがゲートに供給されるＭＯＳトランジスタ２２と、インバータの入力ノードと基準電位のノードとの間に挿入された容量２５と、電流通路が電源電位ノードとインバータの入力ノードとの間に挿入され、入力信号がゲートに供給されるＭＯＳトランジスタ２３とを含み、インバータの出力ノードから信号を出力する遅延部２０とを具備している。 （もっと読む）

【課題】 遅延時間の電源電圧依存性を低減することのできる遅延回路を提供する。
【解決手段】 ソースドレイン電極端が信号線Ｓ−ｍｉｄと第１のノード１１との間に接続されフロントゲート及びバックゲートが第１及び第２の電源ラインにそれぞれ接続された第１のＭＯＳトランジスタＴＰ１２と、前記第１のノードと前記第１の電源ラインとの間に接続された第１の容量素子Ｃｓ１１と、第１出力端に一方又は他方の論理レベルを持つ選択信号ＳＥＬ１、ＳＥＬ２を出力する遅延制御部ＤＣ１と、前記第１のノードと前記遅延制御部の第１出力端との間に接続された第１の複数の容量素子Ｃｖ１１、Ｃｖ１２を含む遅延回路。 （もっと読む）

【課題】低電圧で広帯域の動作が可能であり、回路面積の縮小が可能な高周波信号生成回路を提供する。
【解決手段】信号発生回路１３は、出力信号の周波数と同一の周波数の信号を発生する。遅延手段１４は、複数の遅延回路１７を有し、信号発生回路１３により発生された信号を遅延する。選択手段１５は、複数の遅延回路１７の出力信号を選択する。合成手段１９は、選択手段１５により選択された信号を合成し、出力信号を出力する。制御手段１２は、出力信号の波形形状を設定するデータ、及び出力信号の少なくとも振幅、位相及び周波数を設定する制御信号に基づき、選択手段１５を制御する。 （もっと読む）

【課題】データ信号の立ち上がりエッジと立ち下がりエッジとの間の定常的な遅延の差を小さくする。
【解決手段】データ受信回路であって、データを伝送するデータ信号を増幅して出力する増幅回路と、第１の制御信号に従って前記増幅回路の出力を遅延させ、第１の遅延データ信号として出力する第１の遅延回路と、第２の制御信号に従って前記増幅回路の出力を遅延させ、第２の遅延データ信号として出力する第２の遅延回路とを有する。 （もっと読む）

【課題】半導体装置の面積を増やすことなく、遅延モニタリングを精度良く行い、汎用性のあるモニタ回路を配置する。
【解決手段】複数の素子及び配線でツリー状に構成された遅延回路１０２と、当該遅延回路１０２に判定信号を供給するデータ供給回路１０１と、遅延回路１０２の終点に接続されて前記判定信号の遅延状態を評価する遅延評価回路１０３とからなるモニタ回路１００を採用し、遅延評価回路１０３の出力により、半導体回路の電源電圧、基板電圧、クロック周波数のうち少なくとも１つを制御する。モニタ回路１００を構成する回路を半導体装置内の隙間にレイアウトツールで配置することで、面積増加を抑制しつつ、精度の高い遅延モニタリングが行えるようにする。 （もっと読む）

【課題】精度良く信号を遅延する。
【解決手段】遅延対象信号を遅延した遅延信号を出力する遅延装置であって、遅延対象信号を遅延させた信号を出力する遅延回路と、少なくとも一部の期間において遅延対象信号とは異なる論理値の信号を遅延回路へと入力させて、遅延回路に入力される信号の論理値毎の割合を基準割合に近付ける調整部と、を備え、調整部は、遅延対象信号および遅延対象信号を論理反転した反転信号を切り替えて遅延回路へと入力させる、遅延装置を提供する。 （もっと読む）

【課題】伝送線路の実装面積を小さくし、インピーダンスの不整合を抑制し、遅延誤差の累積を抑制する。
【解決手段】一端が入力時間信号に接続される第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が開放され、前記第１の抵抗の値と同じインピーダンスの値を有する第１の伝送線路と、入力の一端が前記第１の抵抗と前記第１の伝送線路との接続点に接続され、入力の他端が第１の参照電圧に接続される第１の比較器と、一端が前記第１の比較器の出力に接続される第２の抵抗と、一端が前記第２の抵抗の他端に接続され、他端が開放され、前記第２の抵抗の値と同じインピーダンスの値を有する第２の伝送線路と、一方の入力が前記第２の抵抗と前記第２の伝送線路との接続点に接続され、他方の入力が第２の参照電圧に接続される第２の比較器とを備える。 （もっと読む）

【課題】入力のアナログ電圧範囲を一定のまま、広帯域化とサンプリングレートの高速化が可能なアナログ・ディジタル変換器を提供する。
【解決手段】入力したアナログ電圧と複数（例えば４個）の定電流源から電流スイッチを介して供給した電流によりキャパシタが生成したランプ電圧との比較結果をストップパルス信号ｓｔｏｐとして出力する電圧制御遅延発生器セルＶＣＤＧ＿０〜３を、前記定電流源の個数と同数並列配置し、制御回路ＣＴＬの制御により、ランプ電圧の放電後、まず、各ＶＣＤＧ＿０〜３で異なる個数の電流スイッチをオンし、さらにスタートパルス信号ｓｔａｒｔの立上り時に各ＶＣＤＧ＿０〜３の全電流スイッチをオンし、ランプ電圧を各キャパシタに生成する。各ＶＣＤＧ＿０〜３のストップパルス信号ｓｔｏｐ０〜３の出力遅延時間を時間ディジタル変換器ＴＤＣ＿０〜３でディジタルデータに変換し、エンコーダＥＮＣにて所定のコードに変換する。 （もっと読む）