【課題】電圧制御発振回路が分周回路の設計値を越えた周波数で発振した場合にも、暴走状態を防止して動作安定を実現するＰＬＬ回路を提供する。
【解決手段】第１の複数電源電圧発生回路８は、２つの異なる電圧レベルＢ，Ｃを電圧選択回路９に出力し、電圧選択回路９は分周回路５の電源線へいずれかの電圧を出力する。電圧レベルＢは、電圧制御発振回路４が暴走を始め、分周回路５が動作不可能となった場合に、分周回路５を動作可能状態にするレベルに設定してある。ループフィルタ３の出力が電圧制御発振回路４を暴走状態にして、分周回路５の動作可能範囲を越える場合、電圧比較回路６はＨＩＧＨ信号を出力し、電圧選択回路９が分周回路の電源電圧を電圧レベルＣから電圧レベルＢへ切り替え、分周回路５の出力クロックが生成されるようになる。 （もっと読む）

【課題】
解決しようとする課題は、ＰＬＬ回路において周期的及びバースト的に生じるアンロックの検出を正確に行い、また、周囲温度の変化にも柔軟に対応することができるディジタル信号回路の中核となるクロック系及び無線部の搬送周波数の基準となる周波数の異常を正確に判断することを可能にすることである。
【解決手段】
ＰＬＬ回路におけるアンロック検出方法であって、予め定められた周期でサンプリングし、アンロックであればカウンタでカウントアップし、予め定められた周期回数でカウントアップした値と予め定められたしきい値を制御部で比較し、カウントアップした値が予め定められたしきい値を超えている場合にアラーム信号を出力すること実現した。 （もっと読む）

【課題】PLL回路内部で、デッドロック状態を復旧させることがができるようにする。
【解決手段】セレクタ６３は、位相検出回路６１からの位相誤差(PExGain)および最長反転間隔検出回路６２からのTMAX固定値のどちらか一方を選択し、制御情報として、セレクタ６５に出力する。セレクタ６５は、デッドロック検出回路６６からのデッドロック検出フラグに基づいて、セレクタ６３からの制御情報およびPE微分成分計算回路６４からの位相誤差の微分成分のどちらか一方を選択し、セレクタ後制御情報として、セレクタ６７に出力する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置を含む再生システムに適用できる。 （もっと読む）

【課題】ＶＣＯ回路の特性バラツキや温度変動によらず、簡単な構成及び制御で常に高安定なＶＣＯ出力が得られることを課題とする。
【解決手段】位相比較器と、ローパスフィルタと、主制御を行う制御部と、該制御部出力の制御電圧で駆動されるＶＣＯ回路と、その出力を分周する可変分周器とからなるＰＬＬループを備える位相同期発振器であって、制御部は、ＰＬＬループを複数周波数でロックさせて各ロック時の制御電圧を測定し、該測定した各制御電圧に基づき、ＶＣＯ回路のリニアリティー校正された変調感度を求めると共に、該ＰＬＬループを所定周波数でロックさせた後、該ＰＬＬループを開放した状態で、前記求めた変調感度に基づきＶＣＯ回路に所定周波数を中心とするリニアリティー補正された周波数変化を発生させるための制御電圧信号を生成する。 （もっと読む）

【課題】高安定度の発振器を１つ用意するだけで、障害の発生する直前の周波数を高精度に維持したホールドオーバ特性を実現することのできるクロック供給装置およびクロック供給方法を得ること。
【解決手段】通常のＰＬＬ回路２０１から出力される出力クロック信号２１７は高安定度固定発振器２２３のクロック信号によってモニタされており、その結果はメモリ２２８に順次書き込まれている。ホールドオーバリファレンス生成回路２２６はこれを所定時間で平均化している。周波数異常監視回路２２１が入力リファレンス信号２０４の周波数の異常を検出すると、セレクタ２２２が入力リファレンス信号２０４の代わりにホールドオーバリファレンス２３１を選択してＰＬＬ回路２０１に入力する。ホールドオーバリファレンス生成回路２２６はＰＬＬ回路２０１の入力側を異常時に選択してホールドオーバを行うことも可能である。 （もっと読む）

【課題】周波数比較回路を少ない素子数で構成できるようにすると共に、ＮＣＬＫ信号およびＭＣＬＫ信号等の周波数が一致しているか否かを正しく判定できるようにする。
【解決手段】ＮＣＬＰ信号の分周信号であるＮＣＬＰ２信号と、ＭＣＬＰ信号の分周信号であるＭＣＬＰ２信号とを生成する。次に、ＭＣＬＰ２信号がＨレベルのときはＮＣＬＰ信号をアップ信号としてカウントし、ＭＣＬＰ２信号がＬレベルのときはＮＣＬＰ信号をダウン信号としてカウントし、そのカウント値をＱＮ_１、ＱＮ_０信号で出力する。また、ＮＣＬＰ２信号がＨレベルのときはＭＣＬＰ信号をアップ信号としてカウントし、ＮＣＬＰ２信号がＬレベルのときはＭＣＬＰ信号をダウン信号としてカウントし、そのカウント値をＱＭ_１、ＱＭ_０信号で出力する。そして、ＱＮ_１、ＱＮ_０、ＱＭ_１、ＱＭ_０の各信号に基づいて、ＮＣＬＰ信号とＭＣＬＰ信号の各周波数が一致しているか否かを判定する。 （もっと読む）

【課題】周波数比較回路を少ない素子数で構成できるようにすると共に、第１、第２の信号（例えば、ＮＣＬＫ信号およびＭＣＬＫ信号）の周波数が一致しているか否かを正しく判定できるようにした周波数比較回路、ＰＬＬ周波数シンセサイザテスト回路及びそのテスト方法を提供する。
【解決手段】ＮＣＬＫ信号の立ち上がりもしくは立ち下がりのエッジを検出し、基準クロックで同期化されたＵＰ信号を生成するエッジ検出回路１１１ａと、ＭＣＬＫ信号の立ち上がりもしくは立ち下がりのエッジを検出し、基準クロックで同期化されたＤｏｗｎ信号を生成するエッジ検出回路１１１ｂと、ＵＰ信号及びＤｏｗｎ信号をカウントし、そのカウント値をＱ_１、Ｑ_０信号で出力する２ビットアップダウンカウンタ１１２と、Ｑ_１、Ｑ_０信号に基づいて、ＮＣＬＫ信号の周波数とＭＣＬＫ信号の周波数とが一致しているか否かを判定する判定回路１１３と、を有する。 （もっと読む）

【課題】新規な原理により、広帯域に亘って細かく周波数を設定でき、周波数の引き込み範囲が広い周波数シンセサイザを提供すること。
【解決手段】電圧制御発振部の出力周波数の正弦波信号を直交検波し、検波に用いた周波数信号の周波数との差分の周波数（速度）で回転するベクトルを作成し、電圧制御発振部の出力周波数が設定値になったときのベクトルの周波数を予め計算しておいて、電圧制御発振部を駆動したときにベクトルの周波数と前記計算された周波数との差分に相当する電圧信号を電圧制御発振部にフィードバックして、その差分がゼロになるようにＰＬＬを形成する。従ってＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整される。またＰＬＬのロック後に両者の開きが大きくなった後は設定値を積分回路部により積分して制御電圧に加える。 （もっと読む）

【課題】Delay Locked Loop回路（DLL回路）の源クロック停止、動作中の源クロック周波数変化などの異常動作時にも、自動的にリセットを行い、正常ロックさせることが可能な擬似ロック防止回路を提供することを目的とする。
【解決手段】１はチャージポンプ回路、２は位相遅延回路、３は位相比較器、４は位相制御回路、５はリセット回路、８はチャージポンプ電圧比較回路、９は擬似ロック基準電圧発生回路である。ロック周波数による必要電圧は１のチャージポンプの電圧によって決定されるため、このチャージポンプ電圧を８のチャージポンプ電圧比較回路によりモニターし、９の擬似ロック基準電圧発生回路によって生成される、周波数ごとに変化する擬似ロック判定電圧レベル、源クロック停止判定電圧レベルと比較することで擬似ロック、源クロック停止、源クロック周波数変動を認識する。 （もっと読む）

【課題】２値化信号と周波数信号との位相比較に関わらず、ＲＦ信号が所定レベルを超えたことに基づいて、チャージポンプ（ＣＰ）回路の出力電圧を昇圧させる光ディスク装置のＰＬＬ制御回路、光ディスク装置制御用プログラムを提供することを目的とする。
【解決手段】制御電圧を基に第１周波数信号を発生する電圧周波数変換回路と、第１周波数信号とＲＦ信号を基に発生する第２周波数信号との位相差を示す位相差信号を発生する位相比較回路と、位相差信号に応じて位相同期させるべく制御電圧を発生するＣＰ回路と、を備えたＰＬＬ制御回路であり、ＲＦ信号の所定レベル超えを検出する第１検出回路と、位相同期したか否かを検出する第２検出回路と、ＲＦ信号の所定レベル超えを検出した場合位相差信号に関わらず制御電圧を発生し、位相同期を検出した場合位相差信号に応じて制御電圧を発生するようにＣＰ回路を制御する制御回路と、を備えたことを特徴とする。 （もっと読む）