【課題】ロック／アンロック状態の範囲を定める許容位相誤差を周波数にかかわらず一定の割合で設定することができ、各種変動やばらつきの影響を受けることなく、ロック／アンロック状態を精度よく検出することができるようにしたロック検出回路およびこれを用いたＰＬＬ回路を提供する。
【解決手段】
電圧制御発信回路の発振出力信号ＦＢＣＬＫ１に対して位相が前後にずれた出力信号ＦＢＣＬＫ２，ＦＢＣＬＫ３の位相差をロック状態の範囲として設定し、基準信号ＲＥＦＣＬＫがこの位相差の範囲内に入っていればロック状態、入っていなければアンロック状態として検出する。 （もっと読む）

ＶＣＯの周波数と基準周波数との間の位相差を決定し、ＶＣＯの周波数と基準周波数との位相差が２πラジアン以上の場合に誤差信号を出力する位相周波数検出器（ＰＦＤ）を有する位相同期ループ（ＰＬＬ）シンセサイザ（２００）において、少なくとも１つの電圧制御発振器（ＶＣＯ）（２１１）を粗調整するためのシステムに関する。続いて、ＰＦＤに生成された誤差信号の数を追従するために、監視装置（２１５）が用いられる。監視装置の回路が所定のレベルに到達する場合、ＶＣＯの自走周波数が粗調整され得る。本発明によって、回路の動作に影響を与える動作因子にかかわらずＰＬＬのＶＣＯが動作レンジに留まることが可能なようにＰＬＬを粗調整することを可能とする、大きな利点が示される。
（もっと読む）

【課題】 基準信号に同期した信号を高速かつ安定的に発生する。
【解決手段】 位相差カウント部１５ａは、基準信号ｆ１と分周信号ｆ２との位相差をカウントし、位相差カウント値Ｃを生成する。しきい値判定部１５ｂは、位相差カウント値Ｃとしきい値を比較して、位相差カウント値Ｃがしきい値を超えたか否かを示す位相差判定信号Ｄ２を生成する。位相シフト処理部１６は、位相差判定信号Ｄ２により、位相差カウント値Ｃがしきい値を超えた状態であるしきい値範囲外を認識した場合は、位相差カウント値Ｃにもとづいて、位相差がゼロになるように分周信号ｆ２の位相を強制シフトする位相シフト処理を行って、位相差がゼロの状態からＰＬＬフィードバック制御を開始させる。 （もっと読む）

【課題】 動作状態を正確に判定することができ、かつ低消費電力の位相同期ループ回路および半導体集積回路を提供する。
【解決手段】 動作状態判定部６は、ループフィルタ３から出力される制御電圧が所定の電圧範囲内にあるか否かに基づいて、ＰＬＬ周波数シンセサイザが所望の動作状態であるか否かを判定する。電流制御回路５１は、判定回路１３からの判定信号に基づいて、ＰＬＬ周波数シンセサイザが所望の動作状態を維持する範囲内において、帰還分周回路５の駆動電流を小さくするように制御する。したがって、ＰＬＬ周波数シンセサイザの動作状態を正確に判定することができる。また、帰還分周回路５の誤動作を検出することも可能になる。さらに、電流制御回路５１を設けたことによって、ＰＬＬ周波数シンセサイザの低消費電力化が図られる。 （もっと読む）

【課題】デッドロックを防止するデッドロック防止回路を備える位相同期ループ回路及びそのデッドロック防止方法を提供する。
【解決手段】位相周波数検出器、電荷ポンプ、ループフィルター、電圧制御発振器、及び主分周器を備え、電圧制御発振器の出力端と主分周器の入力端との間に連結され、電圧制御発振器の出力信号の周波数が所定の周波数より高い時、電圧制御発振器の出力信号を周波数分周して、主分周器に提供するデッドロック防止回路を備えることを特徴とする位相同期ループ回路である。 （もっと読む）

【課題】外部からの制御無しに、自己で自動的に復帰動作を行うことを可能としたＰＬＬ回路を提供する。
【解決手段】デッドロック検出回路は、クロック信号をカウントするカウンター回路を有し、デッドロック状態で前記カウンター回路が所定数の前記クロック信号をカウントした時に出力する出力信号に応じて、デッドロック検出信号を出力し、前記デッドロック検出信号によりデッドロックが解除される。また、通常動作時にカウンター回路がＰＬＬ回路にノイズを与えることがないことを特徴とする。 （もっと読む）

【課題】比較対象となるクロック信号が正常ではない場合においても位相比較結果が大きくずれてしまうことを抑圧できるような位相比較回路を提供する。
【解決手段】比較クロック１０２の“１”レベル区間に短期間の“０”レベル区間が入ってしまった場合にも、基準クロック１０１の１回の立ち上がりエッジに対し比較クロック１０２に２回目の立ち上がりエッジが発生したことをクロック異常検出部１０７が検出しクロック異常信号１０８を出力する。位相比較部１０９はクロック異常信号１０８を受け、比較クロック１０２の２回目の立ち上がりエッジでは位相比較を行わず、比較クロック１０２が正常である場合と同等な位相比較結果１１０を出力するため、比較クロックの“１”レベル区間に短期間の“０”レベル区間が入ってしまったような正常ではない場合においても位相比較結果が大きくずれてしまうことを抑圧することができる。 （もっと読む）

【課題】周波数比較機能を有さない位相比較器を用いた場合において、確実に周波数引き込みが可能であって、確実にロックはずれを検知できる位相同期発振器を提供する。
【解決手段】周波数比較機能を有さない位相比較器と電圧制御発振器とを有するメインＰＬＬ回路と、電圧制御発振器からの周波数を精度良くモニターするクオリファイＰＬＬ回路と、モニターした周波数が所定範囲からはずれると、固有周波数を有する振動子を用いた固定周波数の発振器に電圧制御発振器を同期させるスターターＰＬＬ回路とを備える。 （もっと読む）

【課題】 １つのカウンタとクロック個数差検出部とを利用して、位相が同期されない２クロック信号の周波数を比較して、周波数ロックを判別(所望の周波数精度内にあるか否かを判別)することにより、集積化が容易な周波数ロック検出器を提供すること。
【解決手段】 本発明は、周波数ロック検出器において、外部から基準クロック信号を受け取って、基準クロック信号のクロック個数をカウントするためのカウンタと、前記外部から受け取った基準クロック信号と、前記基準クロック信号と互いに位相が同期されない復元されたクロック信号とのクロック個数の差を検出するためのクロック個数差検出部と、前記カウンタと前記クロック個数差検出部の結果値とを利用して、周波数ロックを判別するためのロック判別部とを備える。 （もっと読む）

【課題】光フェーズロックループ装置において、入力光信号とビート光信号とのロックを検出することである。
【解決手段】入力光信号及びビート光信号の第１の位相比較信号を出力する第１の位相検出器１０と、第１の位相比較信号を整形するループフィルタ２０と、整形した第１の位相比較信号に基づいてビート光信号を出力する光学電圧制御発振器（ＯＶＣＯ）３０と、を備える光フェーズロックループ装置１と、ビート光信号の位相をシフトする位相シフト器としてのπ／２シフト器１３０Ａと、入力光信号及び位相シフトされたビート光信号の第２の位相比較信号を出力する第２の位相検出器１４０と、を備え、π／２シフト器１３０Ａは、ビート光信号に対して、第２の位相検出器１４０で比較される２つの光信号の位相が同期した場合に、その位相比較信号が０にならないπ／２を位相シフトする。 （もっと読む）