【課題】広帯域の信号を発生させる場合において、消費電力を低減することが可能な信号発生回路を提供することを目的とする。
【解決手段】基準信号ａを出力する基準信号源５１と、基準信号ａと出力信号ｃとの位相差に対応する電圧を出力する位相比較器５３と、位相比較器５３から出力される電圧に基づく発振信号ｂを出力する電圧制御発振器５５と、発振信号ｂを分周して出力信号ｃを出力する分周回路３と、ロック検出器５６と、基準信号ａと出力信号ｃとの位相差がゼロであることを示すフラグ信号ｆがロック検出器５６から出力されている間、分周回路３に流れる電流を所定量ずつ下げ続け、その後、ロック検出器５６からフラグ信号ｆが出力されなくなると、分周回路３に流れる電流を少なくとも上記所定量上げて再度上記位相差をゼロにさせる制御回路２とを備えて信号発生回路１を構成する。 （もっと読む）

デジタルPLL（DPLL）、時間／デジタル変換器（TDC）および制御ユニットを含む。TDCは、位相情報を量子化するために、短い時間の間、周期的に有効され、電力消費を削減するために、残り時間の間、無効にされる。TDCは、第1のクロック信号と第1の基準信号を受信し、第1のクロック信号と第1の基準信号との位相差を示す出力をTDCに提供する。制御ユニットは、主基準信号に基づいてイネーブル信号を生成し、イネーブル信号でTDCを有効および無効にする。ある設計において、制御ユニットは、第1の基準信号および第2の基準信号を獲得するために、主基準信号を遅らせ、主基準信号および第2の基準信号に基づいてイネーブル信号を生成し、TDCに対する第1のクロック信号を獲得するために、イネーブル信号で主クロック信号をゲートする。 （もっと読む）

【課題】 自己の周波数を補正し、自走した時にも発振周波数を安定に保ち、更に外部からの固定電圧を可変にした制御電圧で発振できる発振周波数制御回路を提供する。
【解決手段】 電圧制御発振器１５と、分周器１６と、位相比較器１２と、ループフィルタ１４と、検波回路１７と、ＰＷＭ回路２２と、メモリ２１と、制御電圧可変回路２６と、位相比較器１２とループフィルタ１４との接続をオン／オフすると共に制御電圧可変回路２６からの制御電圧を選択出力する選択スイッチ１３と、当該制御電圧選択の指示で当該制御電圧を優先的に選択出力し、当該指示がない場合に検波回路１７で検出された外部基準信号のレベルが適正範囲内であれば選択スイッチ１３をオンとし、レベルが適正範囲外であれば選択スイッチ１３をオフとしてメモリ２１に記憶されたパルス生成の情報をＰＷＭ回路２２に出力するＣＰＵ２０とを有する。 （もっと読む）

【課題】ハイブリッド制御方式ＰＬＬ回路の定常状態における位相ジッタを低減する。
【解決手段】ハイブリッド制御方式ＰＬＬ回路内の位相比較回路ＰＨＡＳＥ＿ＣＯＭＰの出力Ｓ＿ＰＨが頻繁に変化しているか否かを判定する定常状態検出回路ＣＯＮＶ＿ＤＥＴを設け、位相比較回路の出力Ｓ＿ＰＨが暫く変化していない時は定常状態に達していないと判定し、頻繁に変化している時は定常状態に達したと判定し、その判定結果に基づいて、電圧制御発振回路ＶＣＯの発振周波数をデジタル制御信号Ｓ＿ＤＧによって制御する制御幅を変更し、もしくは（および）、アナログ制御信号Ｓ＿ＡＧを変化させる頻度を変更する。これにより、定常状態に達する前の収束性を損なうことなく、定常状態に達した後のデジタル制御信号による発振周波数の制御幅を小さくできる。よって、定常状態における位相ジッタを低減できる。 （もっと読む）

【課題】ＤＬＬ回路における正常ロック状態の安定性を向上させる。
【解決手段】可変遅延回路１０は、入力クロックＣＫｉｎを順次遅延させ、それぞれ位相が異なる遅延クロックＣＫ（１），・・・ＣＫ（ｋ）を生成する。位相比較回路１１は、遅延クロックＣＫ（ｎ−ｍ），ＣＫ（ｎ＋ｍ）の立ち上がりエッジ間の期間を有効期間として規定し、その有効期間中においてのみ遅延クロックＣＫ（１），ＣＫ（ｎ）のそれぞれの電圧レベルに基づいて位相比較する。遅延制御回路１２は、位相比較回路１１による比較結果に基づいて、可変遅延回路１０における遅延時間を制御する。 （もっと読む）

【課題】従来型のクロック信号生成回路は回路規模が大きく製造コストが高くなる。
【解決手段】遅延同期ループ型のクロック信号生成回路を、第１のクロック信号を設定された遅延量だけ遅延して出力する遅延線路と、出力端子から出力される第２のクロック信号と第１のクロック信号との位相差に基づいて、遅延線路の遅延時間長を設定する遅延時間長設定部と、第１のクロック信号と第２のクロック信号の位相関係が特定の位相関係にあるか否かを検出する位相関係判定部と、特定の位相関係の検出時、遅延線路を含む伝搬経路上の第１のクロック信号を位相反転する位相反転／非反転部とで構成する。 （もっと読む）

【課題】 受信バッファ量を増減させずに、ＩＰ網の揺らぎに対処する。
【解決手段】 通信装置であるＩＰ−ＰＢＸ１００は、ＩＰ網５からのパケットを一時的に溜める受信バッファ３２と、受信バッファに溜まったパケットをシステムクロック信号に同期して順次処理するパケット処理部３３と、受信バッファに溜まっているデータ量を検出するバッファデータ量検出部４０と、バッファデータ量検出部で検出されたデータ量に応じた周波数のシステムクロック信号を発振するシステムクロック発振部５０と、を備えている。 （もっと読む）

【課題】 ループ帯域内のノイズ増大を招くことなく、ヘテロダイン方式におけるローカル周波数の変調精度を向上することを目的とする。
【解決手段】
本発明の局部発振器は、基準発振器２１４で生成された基準信号から複数の参照周波数に対応した複数の参照信号を生成する第１ＰＬＬ３１２と、第１ＰＬＬ３１２からの複数の参照信号から複数のローカル周波数に対応した複数のローカル信号を生成する第２ＰＬＬ３１４と、を備えることを特徴としている。 （もっと読む）

【課題】 中心周波数を変更することなく、外部クロック信号の周波数特性のバラツキにより広く対応でき、周波数特性の安定性向上を図ることができる位相同期回路を提供する。
【解決手段】 外部クロック信号Ｓｉを第１入力信号Ｓ１、出力クロック信号Ｓｏまたはその分周信号を第２入力信号Ｓ２とし、これらの位相差に応じた電圧の位相差検出信号Ｓｄを出力する位相比較回路１１と、位相差検出信号Ｓｄの所定帯域の信号成分から位相差に応じた電圧値の発振制御信号Ｓｆを出力するループフィルタ１２と、発振制御信号Ｓｆの電圧値に応じた周波数で発振する出力クロック信号Ｓｏを出力する電圧制御発振回路１３と、電圧制御発振回路１３の第２入力信号Ｓ２がロック状態であるかアンロック状態であるかを検出するロック状態検出回路１４を備え、ループフィルタ１２が、ロック状態検出回路１４におけるロック状態の検出結果に応じて、引き込み範囲を調整する。 （もっと読む）

【課題】クロック生成回路が、ロック状態とは１８０°位相のずれた状態（擬似ロック状態）の出力クロックを出力する可能性がある。
【解決手段】遅延同期ループ型のクロック信号生成回路として、（ａ）第１のクロック信号を遅延して第２のクロック信号を生成する遅延線路と、（ｂ）第２のクロック信号が第１のクロック信号に位相同期するように、遅延線路における遅延量を可変制御する遅延量制御部と、（ｃ）第１のクロック信号と第２のクロック信号との擬似ロック状態を検出する擬似ロック検出部と、（ｄ）擬似ロック状態の検出時、遅延線路の遅延量を変更する擬似ロック状態解除部とを有するものを提案する。 （もっと読む）