インピーダンス整合システム
【課題】各種パターンの整合回路を送信側回路の集積回路内部に実装することにより、送信側回路基板の面積を小さくすると共に、接続先のケーブルの特性インピーダンスが不明な場合でも、適切な整合回路が接続されるようにしたインピーダンス整合システムを提供する。
【解決手段】送信側回路から出力された信号を、ＦＦＣを介して接続された受信側回路で受信する場合に、送信側回路とＦＦＣとの間のインピーダンス整合を図る。整合回路部は、送信側回路を構成する集積回路内部に実装されており、送信側回路の出力インピーダンスとＦＦＣの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とＦＦＣとの間のインピーダンス整合を取る。これにより、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。
【解決手段】送信側回路から出力された信号を、ＦＦＣを介して接続された受信側回路で受信する場合に、送信側回路とＦＦＣとの間のインピーダンス整合を図る。整合回路部は、送信側回路を構成する集積回路内部に実装されており、送信側回路の出力インピーダンスとＦＦＣの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とＦＦＣとの間のインピーダンス整合を取る。これにより、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信側回路から出力された信号を、ケーブルを介して接続された受信側回路で受信する場合に、前記送信側回路と前記ケーブルとの間のインピーダンス整合を図るためのインピーダンス整合システムに関する。
【背景技術】
【０００２】
信号を出力するＩＣ（集積回路）化された回路（以下、送信側回路と言う）が実装された回路基板と、この送信側回路からの信号を受信するＩＣ化された回路（以下、受信側回路）が実装された回路基板との間で、外部接続するのにＦＦＣ（フレキシブル・フラット・ケーブル）などのケーブルが用いられている。
【０００３】
図６は、送受信側回路としては光ディスク装置における光ピックアップ回路であり、受信側回路としては同じく光ディスク装置における制御回路である場合の従来のインピーダンス整合の構成を説明するためのブロック図である。
【０００４】
図６において、光ピックアップ回路基板９１には、図示しないレーザダイオードを駆動させるＬＤＤ・ＩＣ（レーザ・ダイオード・ドライバの集積回路）９２、レーザダイオードから出射されたレーザ光の光量を検出するＦＳＰＤ・ＩＣ（フロント・センサ・フォト・ダイオードの集積回路）９３、レーザダイオードから出射されたレーザ光が光ディスクで反射した反射光を検出するＰＤ・ＩＣ（フォト・ディテクタの集積回路）９４、およびコネクタ９５などが実装されている。
【０００５】
制御回路基板９７には、光ディスク装置の各構成要素を制御するマイコン（マイクロコンピュータ）９８などが実装されている。また、制御回路基板９７には、光ピックアップ回路基板９１のコネクタ９５とを電気的に接続するためのＦＦＣ（フレキシブル・フラット・ケーブル）９６の一方側が接続されている。また、光ピックアップ回路基板９１には、ＦＳＰＤ・ＩＣ９３およびＰＤ・ＩＣ９４の出力ラインに、ＦＦＣ９６の伝送線路長の特性インピーダンスに対するインピーダンス整合を行うための複数のダンピング抵抗９９が実装されている。
【特許文献１】特開２０００−２６９９０３号公報
【特許文献２】再公表ＷＯ２００４／０６６４９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、制御回路基板９７上のマイコン９８は、光ピックアップ回路基板９１上のＦＳＰＤ・ＩＣ９３やＰＤ・ＩＣ９４の出力信号を基にサーボ制御を行っている。光ピックアップ回路基板９１と制御回路基板９７とは、ＦＦＣ９６で接続されていることが一般的であり、ＦＦＣ９６の伝送線路長の特性インピーダンスの影響で、ＦＳＰＤ・ＩＣ９３やＰＤ・ＩＣ９４の出力信号は反射し、オーバーシュートやアンダーシュートが発生し、出力信号の品質が劣化する（図５の信号Ｓ１参照）。
【０００７】
そこで、出力信号の品質の劣化の対策として、従来のインピーダンス整合の構成では、前記のように、光ピックアップ回路基板９１には、ＦＳＰＤ・ＩＣ９３およびＰＤ・ＩＣ９４の出力ラインに、ＦＦＣ９６の伝送線路長の特性インピーダンスに対するインピーダンス整合を行うための複数のダンピング抵抗９９が実装されている。
【０００８】
しかしながら、ダンピング抵抗による信号品質劣化の対策は、複数のダンピング抵抗９９を外付けで光ピックアップ回路基板９１に取り付けているので、その分、光ピックアップ回路基板９１に対する実装面積が大きくなり、これに伴って光ピックアップ回路基板９１の面積が大きくなって、コストアップにも繋がると言う課題がある。また、ダンピング抵抗９９によるインピーダンス整合は、スルーレートの低下や、実装面積、実装位置などが問題となる。また、複数のダンピング抵抗９９は、整合回路のパターンとしては固定であるので、各種パターンの整合回路には対応できず、汎用性が劣ると言う課題があった。なお、各種パターンの整合回路を光ピックアップ回路基板９１に実装すると、実装面積が大きくなり、基板の面積には制限があるので、現実的ではない。
【０００９】
要するに、従来のインピーダンス整合の構成では、複数のダンピング抵抗を外付けで送信側回路基板に取り付けているので、その分、送信側回路基板に対する実装面積が大きくなり、これに伴って送信側回路基板の面積が大きくなって、コストアップにも繋がると言う課題があった。また、複数のダンピング抵抗は、整合回路のパターンとしては固定であるので、整合回路としては汎用性が劣ると言う課題があった。
【００１０】
なお、特許文献１の従来技術では、ケーブル断線や短絡などを検出回路が反射波の影響で正常に検出することができなくなることを回避するための整合回路を提供しているが、この整合回路は、規格化されたケーブル（例えば、同軸ケーブル ５０Ω／７５Ωなど）に対しての整合回路であり、接続先のケーブルの特性インピーダンスが分かっている場合には、対処することができるが、接続先のケーブルの特性インピーダンスが不明な場合には、対処することができない。
【００１１】
特許文献２の従来技術は、バッファ回路の駆動時における入出力インピーダンスの偏移を抑え、整合回路の特性の向上を図っているが、接続先のケーブルの特性インピーダンスが不明な場合でも、適切な整合回路が接続されるようにしたものではないので、ケーブルの特性インピーダンスが不明な場合には、対処することができない。
【００１２】
本発明は、上記のような課題を解決するためになされたもので、各種パターンの整合回路を送信側回路の集積回路内部に実装することにより、送信側回路基板の面積を小さくすると共に、接続先のケーブルの特性インピーダンスが不明な場合でも、適切な整合回路が接続されるようにしたインピーダンス整合システムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１の発明は、送信側回路から出力された信号を、ケーブルを介して接続された受信側回路で受信する場合に、前記送信側回路と前記ケーブルとの間のインピーダンス整合を図るためのインピーダンス整合システムであって、前記送信側回路の出力インピーダンスと前記ケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、前記送信側回路と前記ケーブルとの間のインピーダンス整合を取る整合回路部を、前記送信側回路を構成する集積回路内部に実装したことを特徴とするインピーダンス整合システムを提供する。
【００１４】
この構成によれば、整合回路部は、送信側回路を構成する集積回路内部に実装されたので、送信側回路基板の面積を小さくすることができる。また、整合回路部は、送信側回路の出力インピーダンスとケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とケーブルとの間のインピーダンス整合を取るので、接続先のケーブルの特性インピーダンスが不明な場合でも、適切なインピーダンス整合を図れ、これにより、回路の実装位置やスルーレートの低下が問題とならず、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。
【００１５】
請求項２の発明では、請求項１の発明において、前記整合回路部は、回路パターンや整合インピーダンスがそれぞれ異なる複数の整合回路を備え、それら複数の整合回路のうち目的とする整合回路の選択は、制御部からの選択信号に従って、前記目的とする整合回路が前記送信側回路内の信号出力回路と前記ケーブル間に接続されるように、前記目的とする整合回路を選択する選択回路の選択動作により行うようにしたので、制御部からの選択信号により目的とする整合回路を選択でき、適切な整合回路により、送信側回路とケーブルとの間のインピーダンス整合を行うことができる。
【００１６】
請求項３の発明では、請求項２の発明において、複数の整合回路のうち目的の整合回路を選択信号により選択するために、各選択信号が示すビットと整合回路の種類との関係を示すテーブルを制御部に備えたので、制御回路は、各選択信号により各整合回路を選択することが可能になる。
【００１７】
請求項４の発明では、請求項２の発明において、制御部から出力される選択信号は、操作手段により選択可能であるので、ユーザが操作手段を操作することにより、所望の整合回路を選択することが可能になる。
【発明の効果】
【００１８】
以上のように本発明によれば、整合回路部は、送信側回路を構成する集積回路内部に実装されたので、送信側回路基板の面積を小さくすることができる。また、整合回路部は、送信側回路の出力インピーダンスとケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とケーブルとの間のインピーダンス整合を取るので、接続先のケーブルの特性インピーダンスが不明な場合でも、適切なインピーダンス整合を図れ、これにより、回路の実装位置やスルーレートの低下が問題とならず、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の第１の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。
【００２０】
図１において、ドライバーなどのような送信側回路１には、オペアンプ２、抵抗３、ダイオード４、直流電源５、抵抗６、インダクタ７、およびコンデンサ８から構成される増幅回路（信号出力回路に相当）ａ、ならびに整合回路部９などが含まれている。受信側回路１１には、抵抗１２、インダクタ１３、コンデンサ１４、およびオペアンプ１５から構成される増幅回路ｂなどが含まれている。送信側回路１と受信側回路１１は、ＦＦＣ１０により接続されている。ＦＦＣ１０は、受信側回路１１における抵抗１２とインダクタ１３とコンデンサ１４による入力インピーダンスに整合する伝送線路長の特性インピーダンスを有している。整合回路部９は、抵抗６とインダクタ７とコンデンサ８による出力インピーダンスとＦＦＣ１０の伝送線路長の特性インピーダンスとのインピーダンス整合を行う。
【００２１】
また、整合回路部９は、回路パターンや整合インピーダンスがそれぞれ異なる複数の整合回路（図２参照）を備えている。選択回路１６は、制御部としてのマイコン（マイクロコンピュータ）１７からの選択信号に従って、整合回路部２の中の整合回路を選択する。即ち、選択回路１６は、マイコン１７からの選択信号に従って、目的とする整合回路が送信側回路１の増幅回路ａとＦＦＣ１０との間に接続されるように、整合回路部９から前記目的とする整合回路を選択する。
【００２２】
この整合回路部９は、送信側回路１を構成する集積回路（ＩＣ）内部に実装されるものである。即ち、整合回路部９は、送信側回路１を構成するＩＣ内部に回路を持たせている。したがって、回路基板のスペースを必要とせず、インピーダンス整合を取るための実装位置やスルーレートの低下が問題とならなくなる。
【００２３】
マイコン１７は、送信側回路１および受信側回路１１を制御するためのデータ処理や演算を行うＣＰＵ１８、ＣＰＵ１８の動作に必要なプログラムやデータを記憶したフラッシュＲＯＭ１９、ＣＰＵ１８の動作に必要なデータを一時的に格納するＲＡＭ２０、ＣＰＵ１８からの信号を選択回路１６やその他の回路に出力する出力ポート２１、および操作手段としてのリモコン２４からの赤外光の指令信号を電気信号に変換して電気信号の指令信号を出力する受光回路２３からの指令信号やその他の回路からの信号をＣＰＵ２２に入力する入力ポート２２を備えている。なお、出力ポート２１と入力ポート２２は、１個の入出力ポートで構成しても良い。
【００２４】
図２は図１中の整合回路部９に備えられている整合回路の回路例を示す回路図である。図２において、整合回路部９は、回路パターンがそれぞれ異なる整合回路Ａ，Ｂ，Ｃ，Ｄ，Ｅと、切換回路５７，５８とを備えている。なお、切換回路５７，５８は、説明を分かり易くするためにスイッチ構成で説明しているが、実際は、トランジスタをオンまたはオフさせることにより、スイッチの機能が働くようなトランジスタ回路で構成されている。したがって、整合回路Ａ，Ｂ，Ｃ，Ｄ，Ｅおよび切換回路５７，５８を有する整合回路部９をＩＣ内部に実装させることができる。
【００２５】
整合回路Ａは、切換回路５７のスイッチ４７と切換回路５８のスイッチ４８との間に接続された抵抗３１を備えている。整合回路Ｂは、切換回路５７のスイッチ４９と切換回路５８のスイッチ５０との間に接続された抵抗３２と、抵抗３２の一端と接地間に接続されたコンデンサ３３とを備えている。整合回路Ｃは、切換回路５７のスイッチ５１と切換回路５８のスイッチ５２との間に接続された抵抗３４と、抵抗３４の一端と接地間に接続されたコンデンサ３５と、抵抗３４の他端と接地間に接続されたコンデンサ３６とを備えている。
【００２６】
整合回路Ｄは、切換回路５７のスイッチ５３と切換回路５８のスイッチ５４との間に接続された抵抗３７とインダクタ３９とインダクタ４１との直列回路と、抵抗３７とインダクタ３９との接続点と接地間に接続されたコンデンサ３８と、インダクタ３９とインダクタ４１との接続点と接地間に接続されたコンデンサ４０とを備えている。整合回路Ｅは、切換回路５７のスイッチ５５と切換回路５８のスイッチ５６との間に接続された抵抗４２とインダクタ４４とインダクタ４６との直列回路と、抵抗４２とインダクタ４４との接続点と接地間に接続されたコンデンサ４３と、インダクタ４４とインダクタ４６との接続点と接地間に接続されたコンデンサ４５とを備えている。整合回路Ｄの回路パターンと整合回路Ｅの回路パターンとは同じであるが、各素子の定数値が異なり、整合回路Ｄと整合回路Ｅとは整合インピーダンスが異なる。
【００２７】
なお、この例では、整合回路の回路パターンとしては、４種類を挙げたが、このような回路パターンに限ることはなく、送信側回路１（図１参照）の増幅回路ａの出力とＦＦＣ１０とのインピーダンス整合が適切に行われる回路パターンの整合回路であれば何れの回路パターンの整合回路であっても良い。整合回路の種類としては、抵抗終端回路、テブナン終端回路、半導体終端回路、Ｔ型フィルタ回路、π型フィルタ回路などがある。
【００２８】
選択回路１６は、マイコン１７（図１参照）からの選択信号に従って切換回路５７，５８の各スイッチを切り換える動作を行う。この切り換え動作について図３も参照して説明する。
【００２９】
図３は第１の実施形態において各選択信号が示すビットと整合回路の種類との関係を示すテーブルの内容の一例を示す図である。このテーブルＴにおいて、選択上位ビットは整合回路のパターンを選択するためのビットであり、選択下位ビットは前記選択された整合回路のパターンの整合インピーダンスを選択するためのビットである。例えば、整合回路Ａで示すようなパターンの回路で整合インピーダンス１００Ωを選択するための選択信号は、選択上位ビットが「１１１１」であり、選択下位ビットが「１１１１」であると予め決めておく。したがって、選択信号の選択上位ビットが「１１１１」、選択下位ビットが「１１１１」のとき、整合インピーダンスが１００Ωの整合回路Ａが選択されることになる。
【００３０】
選択信号の選択上位ビットが「１１１０」、選択下位ビットが「１１１０」のとき、整合インピーダンスが７５Ωの整合回路Ｂが選択されることになる。選択信号の選択上位ビットが「１１０１」、選択下位ビットが「１１０１」のとき、整合インピーダンスが５０Ωの整合回路Ｃが選択されることになる。選択信号の選択上位ビットが「１１００」、選択下位ビットが「１１１１」のとき、整合インピーダンスが１００Ωの整合回路Ｄが選択されることになる。選択信号の選択上位ビットが「１１００」、選択下位ビットが「１１１０」のとき、整合インピーダンスが７５Ωの整合回路Ｅが選択されることになる。要するに、選択上位ビットと選択下位ビットのレジスタ設定により、各種整合回路を選択することができるようになる。
【００３１】
図４は、本発明の第２の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。即ち、図４は、送受信側回路としては光ディスク装置における光ピックアップ回路であり、受信側回路としては同じく光ディスク装置における制御回路である場合のインピーダンス整合システムの構成を説明するためのブロック図である。
【００３２】
図４において、光ピックアップ回路基板７１には、図示しないレーザダイオードを駆動させるＬＤＤ・ＩＣ（レーザ・ダイオード・ドライバの集積回路）７２、レーザダイオードから出射されたレーザ光の光量を検出するＦＳＰＤ・ＩＣ（フロント・センサ・フォト・ダイオードの集積回路）７３、レーザダイオードから出射されたレーザ光が光ディスクで反射した反射光を検出するＰＤ・ＩＣ（フォト・ディテクタの集積回路）７４、およびコネクタ７５などが実装されている。ＦＳＰＤ・ＩＣ７３には、図１でも説明したような整合回路部８０が実装されている。ＰＤ・ＩＣ７４には、同じく図１でも説明したような整合回路部８１が実装されている。
【００３３】
制御回路基板７７には、図１でも説明したような構成のマイコン７８、選択回路７９などが実装されている。また、制御回路基板７７には、光ピックアップ回路基板７１のコネクタ７５とを電気的に接続するためのＦＦＣ７６の一方側が接続されている。
【００３４】
図５は、光ピックアップにおけるフロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号の状態を示す信号波形図である。図５（１）では、光ピックアップ回路基板と制御回路基板とを電気的に接続するＦＦＣの伝送線路特性インピーダンスの影響で、フロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号Ｓ１は、反射してオーバーシュートやアンダーシュートが発生し、これにより、出力信号品質が劣化することを示している。
【００３５】
図５（２）では、光ピックアップ回路基板と制御回路基板とを電気的に接続するＦＦＣの伝送線路特性インピーダンスの影響を防ぐために、適切な整合回路が働いている場合で、フロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号Ｓ２は、反射せずに、品質が高いことを示している。
【００３６】
ここで、図１と図２と図３を参照して本実施形態におけるインピーダンス整合システムの動作について説明する。
【００３７】
先ず、設計段階で、送信側回路１に接続されるＦＦＣ１０の特性インピーダンスに応じて整合回路部９内の整合回路を決める必要があるので、送信側回路１の出力信号をオシロスコープで観測し、その出力信号の波形が正常になるように、選択回路１６の選択動作により適切な整合回路を選択する。複数の整合回路のうち目的とする整合回路の選択は、マイコン１７からの選択信号に従って行われるので、選択信号の選択上位ビットと選択下位ビットを、リモコン２４を操作して入力する。
【００３８】
例えば、リモコン２４を操作して、図３に示すように、選択上位ビット「１１１１」と選択下位ビット「１１１１」とを入力すると、マイコン１７においては、フラッシュＲＯＭ１９に予め記憶されているテーブルＴを参照して、整合回路Ａを選択する選択信号を選択回路１６に出力する。これにより、選択回路１６は、整合回路部９のスイッチ４７，４８をオンする。この結果、送信側回路１の増幅回路ａとＦＦＣ１０との間には、整合回路Ａが接続されることになり、このときの送信側回路１の出力信号の波形がオシロスコープで観測され、正常な波形であれば、今後、マイコン１７からは整合回路Ａを選択するための選択信号が出力されるように設定される。
【００３９】
送信側回路１の出力信号の波形がオシロスコープで観測され、正常な波形でなければ、リモコン２４を操作して選択上位ビット「１１１０」と選択下位ビット「１１１０」とを入力し、マイコン１７は、整合回路Ｂを選択する選択信号を選択回路１６に出力するようにする。これにより、選択回路１６は、整合回路部９のスイッチ４９，５０をオンする。この結果、送信側回路１の増幅回路ａとＦＦＣ１０との間には、整合回路Ｂが接続されることになり、このときの送信側回路１の出力信号の波形がオシロスコープで観測され、正常な波形であれば、今後、マイコン１７からは整合回路Ｂを選択するための選択信号が出力されるように設定される。
【００４０】
なお、ここの説明では、送信側回路１がＸ社の製品であり、受信側回路１１もＸ社の製品であれば、ＦＦＣ１０の特性インピーダンスが設計段階で分かっているので、整合回路部９の複数の整合回路のうち、どの整合回路を選択すれば良いかが、前述したようなオシロスコープによる波形観測で分かり、マイコン１７により選択される整合回路を設定しておくことができる。また、送信側回路１の出力信号の波形を検出し、その出力信号をデジタル値に変換してマイコン１７に与え、これにより、マイコン１７は、その出力信号の波形が正常になるように、そのデジタル値を所定のデジタル値に近づくように、適切な整合回路を選択するように選択回路１６を制御するようにしても良い。
【００４１】
さて、送信側回路１がＸ社の製品であり、受信側回路１１がＹ社の製品であり、ＦＦＣ１０の特性インピーダンスが変わると、現在設定されている整合回路では不適切であるので、整合回路を設定し直す必要がある。そこで、ＦＦＣ１０の特性インピーダンスを取扱説明書で調べたり、ＦＦＣ１０自体に印刷されている特定インピーダンスを見たりして、この特性インピーダンスに合った整合回路を、リモコン２４の操作により設定することも可能である。
【００４２】
例えば、特定インピーダンスが５０Ωであれば、リモコン２４の操作により、「１１０１」「１１０１」をマイコン１７に入力すれば、マイコン１７は、整合回路Ｃを選択するための選択信号を選択回路１６に出力し、これにより、選択回路１６は、整合回路部９の整合回路Ｃを選択して設定すると、送信側回路１がＸ社の製品であり、受信側回路１１がＹ社の製品であって、ＦＦＣ１０の特性インピーダンスが変わっても適切な整合回路を使用することができ、送信側回路１の出力信号は正常な波形となる。
【００４３】
以上の説明では、送信側回路１がＦＦＣ１０を介して受信側回路１１に接続された場合のインピーダンス整合システムのインピーダンス整合の動作について説明したが、図４において、光ピックアップ回路基板７１の回路は、図１に示す送信側回路１に対応し、制御回路基板７７の回路は、図１に示す受信側回路１１に対応し、また、ＦＦＣ７６は、図１に示すＦＦＣ１０に対応する。図４において、マイコン７８は、選択回路７９に選択信号を出力し、これにより、選択回路７９は、整合回路部８０の整合回路や整合回路部８１の整合回路を選択する。インピーダンス整合の動作については、前述したので、ここでは省略する。
【００４４】
以上説明したように第２の実施形態によれば、整合回路部８０はＦＳＰＤ・ＩＣ７３内部に実装され、整合回路部８１はＰＤ・ＩＣ７４内部に実装されたので、光ピックアップ回路基板７１の面積を小さくすることができる。また、整合回路部８０，８１は、ＦＣＰＤ・ＩＣ７３の出力インピーダンスとＦＦＣ７６の特性インピーダンスとに応じて、また、ＰＤ・ＩＣ８１の出力インピーダンスとＦＦＣ７６の特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、ＦＣＰＤ・ＩＣ７３とＦＦＣ７６との間のインピーダンス整合を取るので、また、ＰＤ・ＩＣ８１とＦＦＣ７６との間のインピーダンス整合を取るので、ＦＦＣ７６の特性インピーダンスが不明な場合でも、適切なインピーダンス整合を図れ、これにより、回路の実装位置やスルーレートの低下が問題とならず、ＦＳＰＤ・ＩＣ７３やＰＤ・ＩＣ７４の出力信号の品質が向上し、制御回路基板７７上のマイコン７８などでは、精度の高い処理を行うことができる。
【産業上の利用可能性】
【００４５】
本発明は、信号を出力する回路と信号を入力する回路とがケーブルにより接続された構成において、信号を出力する回路とケーブルとの間のインピーダンス整合に利用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。
【図２】図１中の整合回路部に備えられている整合回路の回路例を示す回路図である。
【図３】第１の実施形態において各選択信号が示すビットと整合回路の種類との関係を示すテーブルの内容の一例を示す図である。
【図４】本発明の第２の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。
【図５】光ピックアップにおけるフロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号の状態を示す信号波形図である。
【図６】送受信側回路としては光ディスク装置における光ピックアップ回路であり、受信側回路としては同じく光ディスク装置における制御回路である場合の従来のインピーダンス整合の構成を説明するためのブロック図である。
【符号の説明】
【００４７】
１ 送信側回路
９，８０，８１ 整合回路部
１０，７６ ＦＦＣ（ケーブル）
１１ 受信側回路
１６，７９ 選択回路
１７，７８ マイコン（制御部）
２４ リモコン（操作手段）
Ａ，Ｂ，Ｃ，Ｄ，Ｅ 整合回路
ａ 増幅回路（信号出力回路）
Ｔ テーブル
【技術分野】
【０００１】
本発明は、送信側回路から出力された信号を、ケーブルを介して接続された受信側回路で受信する場合に、前記送信側回路と前記ケーブルとの間のインピーダンス整合を図るためのインピーダンス整合システムに関する。
【背景技術】
【０００２】
信号を出力するＩＣ（集積回路）化された回路（以下、送信側回路と言う）が実装された回路基板と、この送信側回路からの信号を受信するＩＣ化された回路（以下、受信側回路）が実装された回路基板との間で、外部接続するのにＦＦＣ（フレキシブル・フラット・ケーブル）などのケーブルが用いられている。
【０００３】
図６は、送受信側回路としては光ディスク装置における光ピックアップ回路であり、受信側回路としては同じく光ディスク装置における制御回路である場合の従来のインピーダンス整合の構成を説明するためのブロック図である。
【０００４】
図６において、光ピックアップ回路基板９１には、図示しないレーザダイオードを駆動させるＬＤＤ・ＩＣ（レーザ・ダイオード・ドライバの集積回路）９２、レーザダイオードから出射されたレーザ光の光量を検出するＦＳＰＤ・ＩＣ（フロント・センサ・フォト・ダイオードの集積回路）９３、レーザダイオードから出射されたレーザ光が光ディスクで反射した反射光を検出するＰＤ・ＩＣ（フォト・ディテクタの集積回路）９４、およびコネクタ９５などが実装されている。
【０００５】
制御回路基板９７には、光ディスク装置の各構成要素を制御するマイコン（マイクロコンピュータ）９８などが実装されている。また、制御回路基板９７には、光ピックアップ回路基板９１のコネクタ９５とを電気的に接続するためのＦＦＣ（フレキシブル・フラット・ケーブル）９６の一方側が接続されている。また、光ピックアップ回路基板９１には、ＦＳＰＤ・ＩＣ９３およびＰＤ・ＩＣ９４の出力ラインに、ＦＦＣ９６の伝送線路長の特性インピーダンスに対するインピーダンス整合を行うための複数のダンピング抵抗９９が実装されている。
【特許文献１】特開２０００−２６９９０３号公報
【特許文献２】再公表ＷＯ２００４／０６６４９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、制御回路基板９７上のマイコン９８は、光ピックアップ回路基板９１上のＦＳＰＤ・ＩＣ９３やＰＤ・ＩＣ９４の出力信号を基にサーボ制御を行っている。光ピックアップ回路基板９１と制御回路基板９７とは、ＦＦＣ９６で接続されていることが一般的であり、ＦＦＣ９６の伝送線路長の特性インピーダンスの影響で、ＦＳＰＤ・ＩＣ９３やＰＤ・ＩＣ９４の出力信号は反射し、オーバーシュートやアンダーシュートが発生し、出力信号の品質が劣化する（図５の信号Ｓ１参照）。
【０００７】
そこで、出力信号の品質の劣化の対策として、従来のインピーダンス整合の構成では、前記のように、光ピックアップ回路基板９１には、ＦＳＰＤ・ＩＣ９３およびＰＤ・ＩＣ９４の出力ラインに、ＦＦＣ９６の伝送線路長の特性インピーダンスに対するインピーダンス整合を行うための複数のダンピング抵抗９９が実装されている。
【０００８】
しかしながら、ダンピング抵抗による信号品質劣化の対策は、複数のダンピング抵抗９９を外付けで光ピックアップ回路基板９１に取り付けているので、その分、光ピックアップ回路基板９１に対する実装面積が大きくなり、これに伴って光ピックアップ回路基板９１の面積が大きくなって、コストアップにも繋がると言う課題がある。また、ダンピング抵抗９９によるインピーダンス整合は、スルーレートの低下や、実装面積、実装位置などが問題となる。また、複数のダンピング抵抗９９は、整合回路のパターンとしては固定であるので、各種パターンの整合回路には対応できず、汎用性が劣ると言う課題があった。なお、各種パターンの整合回路を光ピックアップ回路基板９１に実装すると、実装面積が大きくなり、基板の面積には制限があるので、現実的ではない。
【０００９】
要するに、従来のインピーダンス整合の構成では、複数のダンピング抵抗を外付けで送信側回路基板に取り付けているので、その分、送信側回路基板に対する実装面積が大きくなり、これに伴って送信側回路基板の面積が大きくなって、コストアップにも繋がると言う課題があった。また、複数のダンピング抵抗は、整合回路のパターンとしては固定であるので、整合回路としては汎用性が劣ると言う課題があった。
【００１０】
なお、特許文献１の従来技術では、ケーブル断線や短絡などを検出回路が反射波の影響で正常に検出することができなくなることを回避するための整合回路を提供しているが、この整合回路は、規格化されたケーブル（例えば、同軸ケーブル ５０Ω／７５Ωなど）に対しての整合回路であり、接続先のケーブルの特性インピーダンスが分かっている場合には、対処することができるが、接続先のケーブルの特性インピーダンスが不明な場合には、対処することができない。
【００１１】
特許文献２の従来技術は、バッファ回路の駆動時における入出力インピーダンスの偏移を抑え、整合回路の特性の向上を図っているが、接続先のケーブルの特性インピーダンスが不明な場合でも、適切な整合回路が接続されるようにしたものではないので、ケーブルの特性インピーダンスが不明な場合には、対処することができない。
【００１２】
本発明は、上記のような課題を解決するためになされたもので、各種パターンの整合回路を送信側回路の集積回路内部に実装することにより、送信側回路基板の面積を小さくすると共に、接続先のケーブルの特性インピーダンスが不明な場合でも、適切な整合回路が接続されるようにしたインピーダンス整合システムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１の発明は、送信側回路から出力された信号を、ケーブルを介して接続された受信側回路で受信する場合に、前記送信側回路と前記ケーブルとの間のインピーダンス整合を図るためのインピーダンス整合システムであって、前記送信側回路の出力インピーダンスと前記ケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、前記送信側回路と前記ケーブルとの間のインピーダンス整合を取る整合回路部を、前記送信側回路を構成する集積回路内部に実装したことを特徴とするインピーダンス整合システムを提供する。
【００１４】
この構成によれば、整合回路部は、送信側回路を構成する集積回路内部に実装されたので、送信側回路基板の面積を小さくすることができる。また、整合回路部は、送信側回路の出力インピーダンスとケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とケーブルとの間のインピーダンス整合を取るので、接続先のケーブルの特性インピーダンスが不明な場合でも、適切なインピーダンス整合を図れ、これにより、回路の実装位置やスルーレートの低下が問題とならず、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。
【００１５】
請求項２の発明では、請求項１の発明において、前記整合回路部は、回路パターンや整合インピーダンスがそれぞれ異なる複数の整合回路を備え、それら複数の整合回路のうち目的とする整合回路の選択は、制御部からの選択信号に従って、前記目的とする整合回路が前記送信側回路内の信号出力回路と前記ケーブル間に接続されるように、前記目的とする整合回路を選択する選択回路の選択動作により行うようにしたので、制御部からの選択信号により目的とする整合回路を選択でき、適切な整合回路により、送信側回路とケーブルとの間のインピーダンス整合を行うことができる。
【００１６】
請求項３の発明では、請求項２の発明において、複数の整合回路のうち目的の整合回路を選択信号により選択するために、各選択信号が示すビットと整合回路の種類との関係を示すテーブルを制御部に備えたので、制御回路は、各選択信号により各整合回路を選択することが可能になる。
【００１７】
請求項４の発明では、請求項２の発明において、制御部から出力される選択信号は、操作手段により選択可能であるので、ユーザが操作手段を操作することにより、所望の整合回路を選択することが可能になる。
【発明の効果】
【００１８】
以上のように本発明によれば、整合回路部は、送信側回路を構成する集積回路内部に実装されたので、送信側回路基板の面積を小さくすることができる。また、整合回路部は、送信側回路の出力インピーダンスとケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、送信側回路とケーブルとの間のインピーダンス整合を取るので、接続先のケーブルの特性インピーダンスが不明な場合でも、適切なインピーダンス整合を図れ、これにより、回路の実装位置やスルーレートの低下が問題とならず、送信側回路の出力信号の品質が向上し、受信側回路では、精度の高い処理を行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の第１の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。
【００２０】
図１において、ドライバーなどのような送信側回路１には、オペアンプ２、抵抗３、ダイオード４、直流電源５、抵抗６、インダクタ７、およびコンデンサ８から構成される増幅回路（信号出力回路に相当）ａ、ならびに整合回路部９などが含まれている。受信側回路１１には、抵抗１２、インダクタ１３、コンデンサ１４、およびオペアンプ１５から構成される増幅回路ｂなどが含まれている。送信側回路１と受信側回路１１は、ＦＦＣ１０により接続されている。ＦＦＣ１０は、受信側回路１１における抵抗１２とインダクタ１３とコンデンサ１４による入力インピーダンスに整合する伝送線路長の特性インピーダンスを有している。整合回路部９は、抵抗６とインダクタ７とコンデンサ８による出力インピーダンスとＦＦＣ１０の伝送線路長の特性インピーダンスとのインピーダンス整合を行う。
【００２１】
また、整合回路部９は、回路パターンや整合インピーダンスがそれぞれ異なる複数の整合回路（図２参照）を備えている。選択回路１６は、制御部としてのマイコン（マイクロコンピュータ）１７からの選択信号に従って、整合回路部２の中の整合回路を選択する。即ち、選択回路１６は、マイコン１７からの選択信号に従って、目的とする整合回路が送信側回路１の増幅回路ａとＦＦＣ１０との間に接続されるように、整合回路部９から前記目的とする整合回路を選択する。
【００２２】
この整合回路部９は、送信側回路１を構成する集積回路（ＩＣ）内部に実装されるものである。即ち、整合回路部９は、送信側回路１を構成するＩＣ内部に回路を持たせている。したがって、回路基板のスペースを必要とせず、インピーダンス整合を取るための実装位置やスルーレートの低下が問題とならなくなる。
【００２３】
マイコン１７は、送信側回路１および受信側回路１１を制御するためのデータ処理や演算を行うＣＰＵ１８、ＣＰＵ１８の動作に必要なプログラムやデータを記憶したフラッシュＲＯＭ１９、ＣＰＵ１８の動作に必要なデータを一時的に格納するＲＡＭ２０、ＣＰＵ１８からの信号を選択回路１６やその他の回路に出力する出力ポート２１、および操作手段としてのリモコン２４からの赤外光の指令信号を電気信号に変換して電気信号の指令信号を出力する受光回路２３からの指令信号やその他の回路からの信号をＣＰＵ２２に入力する入力ポート２２を備えている。なお、出力ポート２１と入力ポート２２は、１個の入出力ポートで構成しても良い。
【００２４】
図２は図１中の整合回路部９に備えられている整合回路の回路例を示す回路図である。図２において、整合回路部９は、回路パターンがそれぞれ異なる整合回路Ａ，Ｂ，Ｃ，Ｄ，Ｅと、切換回路５７，５８とを備えている。なお、切換回路５７，５８は、説明を分かり易くするためにスイッチ構成で説明しているが、実際は、トランジスタをオンまたはオフさせることにより、スイッチの機能が働くようなトランジスタ回路で構成されている。したがって、整合回路Ａ，Ｂ，Ｃ，Ｄ，Ｅおよび切換回路５７，５８を有する整合回路部９をＩＣ内部に実装させることができる。
【００２５】
整合回路Ａは、切換回路５７のスイッチ４７と切換回路５８のスイッチ４８との間に接続された抵抗３１を備えている。整合回路Ｂは、切換回路５７のスイッチ４９と切換回路５８のスイッチ５０との間に接続された抵抗３２と、抵抗３２の一端と接地間に接続されたコンデンサ３３とを備えている。整合回路Ｃは、切換回路５７のスイッチ５１と切換回路５８のスイッチ５２との間に接続された抵抗３４と、抵抗３４の一端と接地間に接続されたコンデンサ３５と、抵抗３４の他端と接地間に接続されたコンデンサ３６とを備えている。
【００２６】
整合回路Ｄは、切換回路５７のスイッチ５３と切換回路５８のスイッチ５４との間に接続された抵抗３７とインダクタ３９とインダクタ４１との直列回路と、抵抗３７とインダクタ３９との接続点と接地間に接続されたコンデンサ３８と、インダクタ３９とインダクタ４１との接続点と接地間に接続されたコンデンサ４０とを備えている。整合回路Ｅは、切換回路５７のスイッチ５５と切換回路５８のスイッチ５６との間に接続された抵抗４２とインダクタ４４とインダクタ４６との直列回路と、抵抗４２とインダクタ４４との接続点と接地間に接続されたコンデンサ４３と、インダクタ４４とインダクタ４６との接続点と接地間に接続されたコンデンサ４５とを備えている。整合回路Ｄの回路パターンと整合回路Ｅの回路パターンとは同じであるが、各素子の定数値が異なり、整合回路Ｄと整合回路Ｅとは整合インピーダンスが異なる。
【００２７】
なお、この例では、整合回路の回路パターンとしては、４種類を挙げたが、このような回路パターンに限ることはなく、送信側回路１（図１参照）の増幅回路ａの出力とＦＦＣ１０とのインピーダンス整合が適切に行われる回路パターンの整合回路であれば何れの回路パターンの整合回路であっても良い。整合回路の種類としては、抵抗終端回路、テブナン終端回路、半導体終端回路、Ｔ型フィルタ回路、π型フィルタ回路などがある。
【００２８】
選択回路１６は、マイコン１７（図１参照）からの選択信号に従って切換回路５７，５８の各スイッチを切り換える動作を行う。この切り換え動作について図３も参照して説明する。
【００２９】
図３は第１の実施形態において各選択信号が示すビットと整合回路の種類との関係を示すテーブルの内容の一例を示す図である。このテーブルＴにおいて、選択上位ビットは整合回路のパターンを選択するためのビットであり、選択下位ビットは前記選択された整合回路のパターンの整合インピーダンスを選択するためのビットである。例えば、整合回路Ａで示すようなパターンの回路で整合インピーダンス１００Ωを選択するための選択信号は、選択上位ビットが「１１１１」であり、選択下位ビットが「１１１１」であると予め決めておく。したがって、選択信号の選択上位ビットが「１１１１」、選択下位ビットが「１１１１」のとき、整合インピーダンスが１００Ωの整合回路Ａが選択されることになる。
【００３０】
選択信号の選択上位ビットが「１１１０」、選択下位ビットが「１１１０」のとき、整合インピーダンスが７５Ωの整合回路Ｂが選択されることになる。選択信号の選択上位ビットが「１１０１」、選択下位ビットが「１１０１」のとき、整合インピーダンスが５０Ωの整合回路Ｃが選択されることになる。選択信号の選択上位ビットが「１１００」、選択下位ビットが「１１１１」のとき、整合インピーダンスが１００Ωの整合回路Ｄが選択されることになる。選択信号の選択上位ビットが「１１００」、選択下位ビットが「１１１０」のとき、整合インピーダンスが７５Ωの整合回路Ｅが選択されることになる。要するに、選択上位ビットと選択下位ビットのレジスタ設定により、各種整合回路を選択することができるようになる。
【００３１】
図４は、本発明の第２の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。即ち、図４は、送受信側回路としては光ディスク装置における光ピックアップ回路であり、受信側回路としては同じく光ディスク装置における制御回路である場合のインピーダンス整合システムの構成を説明するためのブロック図である。
【００３２】
図４において、光ピックアップ回路基板７１には、図示しないレーザダイオードを駆動させるＬＤＤ・ＩＣ（レーザ・ダイオード・ドライバの集積回路）７２、レーザダイオードから出射されたレーザ光の光量を検出するＦＳＰＤ・ＩＣ（フロント・センサ・フォト・ダイオードの集積回路）７３、レーザダイオードから出射されたレーザ光が光ディスクで反射した反射光を検出するＰＤ・ＩＣ（フォト・ディテクタの集積回路）７４、およびコネクタ７５などが実装されている。ＦＳＰＤ・ＩＣ７３には、図１でも説明したような整合回路部８０が実装されている。ＰＤ・ＩＣ７４には、同じく図１でも説明したような整合回路部８１が実装されている。
【００３３】
制御回路基板７７には、図１でも説明したような構成のマイコン７８、選択回路７９などが実装されている。また、制御回路基板７７には、光ピックアップ回路基板７１のコネクタ７５とを電気的に接続するためのＦＦＣ７６の一方側が接続されている。
【００３４】
図５は、光ピックアップにおけるフロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号の状態を示す信号波形図である。図５（１）では、光ピックアップ回路基板と制御回路基板とを電気的に接続するＦＦＣの伝送線路特性インピーダンスの影響で、フロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号Ｓ１は、反射してオーバーシュートやアンダーシュートが発生し、これにより、出力信号品質が劣化することを示している。
【００３５】
図５（２）では、光ピックアップ回路基板と制御回路基板とを電気的に接続するＦＦＣの伝送線路特性インピーダンスの影響を防ぐために、適切な整合回路が働いている場合で、フロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号Ｓ２は、反射せずに、品質が高いことを示している。
【００３６】
ここで、図１と図２と図３を参照して本実施形態におけるインピーダンス整合システムの動作について説明する。
【００３７】
先ず、設計段階で、送信側回路１に接続されるＦＦＣ１０の特性インピーダンスに応じて整合回路部９内の整合回路を決める必要があるので、送信側回路１の出力信号をオシロスコープで観測し、その出力信号の波形が正常になるように、選択回路１６の選択動作により適切な整合回路を選択する。複数の整合回路のうち目的とする整合回路の選択は、マイコン１７からの選択信号に従って行われるので、選択信号の選択上位ビットと選択下位ビットを、リモコン２４を操作して入力する。
【００３８】
例えば、リモコン２４を操作して、図３に示すように、選択上位ビット「１１１１」と選択下位ビット「１１１１」とを入力すると、マイコン１７においては、フラッシュＲＯＭ１９に予め記憶されているテーブルＴを参照して、整合回路Ａを選択する選択信号を選択回路１６に出力する。これにより、選択回路１６は、整合回路部９のスイッチ４７，４８をオンする。この結果、送信側回路１の増幅回路ａとＦＦＣ１０との間には、整合回路Ａが接続されることになり、このときの送信側回路１の出力信号の波形がオシロスコープで観測され、正常な波形であれば、今後、マイコン１７からは整合回路Ａを選択するための選択信号が出力されるように設定される。
【００３９】
送信側回路１の出力信号の波形がオシロスコープで観測され、正常な波形でなければ、リモコン２４を操作して選択上位ビット「１１１０」と選択下位ビット「１１１０」とを入力し、マイコン１７は、整合回路Ｂを選択する選択信号を選択回路１６に出力するようにする。これにより、選択回路１６は、整合回路部９のスイッチ４９，５０をオンする。この結果、送信側回路１の増幅回路ａとＦＦＣ１０との間には、整合回路Ｂが接続されることになり、このときの送信側回路１の出力信号の波形がオシロスコープで観測され、正常な波形であれば、今後、マイコン１７からは整合回路Ｂを選択するための選択信号が出力されるように設定される。
【００４０】
なお、ここの説明では、送信側回路１がＸ社の製品であり、受信側回路１１もＸ社の製品であれば、ＦＦＣ１０の特性インピーダンスが設計段階で分かっているので、整合回路部９の複数の整合回路のうち、どの整合回路を選択すれば良いかが、前述したようなオシロスコープによる波形観測で分かり、マイコン１７により選択される整合回路を設定しておくことができる。また、送信側回路１の出力信号の波形を検出し、その出力信号をデジタル値に変換してマイコン１７に与え、これにより、マイコン１７は、その出力信号の波形が正常になるように、そのデジタル値を所定のデジタル値に近づくように、適切な整合回路を選択するように選択回路１６を制御するようにしても良い。
【００４１】
さて、送信側回路１がＸ社の製品であり、受信側回路１１がＹ社の製品であり、ＦＦＣ１０の特性インピーダンスが変わると、現在設定されている整合回路では不適切であるので、整合回路を設定し直す必要がある。そこで、ＦＦＣ１０の特性インピーダンスを取扱説明書で調べたり、ＦＦＣ１０自体に印刷されている特定インピーダンスを見たりして、この特性インピーダンスに合った整合回路を、リモコン２４の操作により設定することも可能である。
【００４２】
例えば、特定インピーダンスが５０Ωであれば、リモコン２４の操作により、「１１０１」「１１０１」をマイコン１７に入力すれば、マイコン１７は、整合回路Ｃを選択するための選択信号を選択回路１６に出力し、これにより、選択回路１６は、整合回路部９の整合回路Ｃを選択して設定すると、送信側回路１がＸ社の製品であり、受信側回路１１がＹ社の製品であって、ＦＦＣ１０の特性インピーダンスが変わっても適切な整合回路を使用することができ、送信側回路１の出力信号は正常な波形となる。
【００４３】
以上の説明では、送信側回路１がＦＦＣ１０を介して受信側回路１１に接続された場合のインピーダンス整合システムのインピーダンス整合の動作について説明したが、図４において、光ピックアップ回路基板７１の回路は、図１に示す送信側回路１に対応し、制御回路基板７７の回路は、図１に示す受信側回路１１に対応し、また、ＦＦＣ７６は、図１に示すＦＦＣ１０に対応する。図４において、マイコン７８は、選択回路７９に選択信号を出力し、これにより、選択回路７９は、整合回路部８０の整合回路や整合回路部８１の整合回路を選択する。インピーダンス整合の動作については、前述したので、ここでは省略する。
【００４４】
以上説明したように第２の実施形態によれば、整合回路部８０はＦＳＰＤ・ＩＣ７３内部に実装され、整合回路部８１はＰＤ・ＩＣ７４内部に実装されたので、光ピックアップ回路基板７１の面積を小さくすることができる。また、整合回路部８０，８１は、ＦＣＰＤ・ＩＣ７３の出力インピーダンスとＦＦＣ７６の特性インピーダンスとに応じて、また、ＰＤ・ＩＣ８１の出力インピーダンスとＦＦＣ７６の特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、ＦＣＰＤ・ＩＣ７３とＦＦＣ７６との間のインピーダンス整合を取るので、また、ＰＤ・ＩＣ８１とＦＦＣ７６との間のインピーダンス整合を取るので、ＦＦＣ７６の特性インピーダンスが不明な場合でも、適切なインピーダンス整合を図れ、これにより、回路の実装位置やスルーレートの低下が問題とならず、ＦＳＰＤ・ＩＣ７３やＰＤ・ＩＣ７４の出力信号の品質が向上し、制御回路基板７７上のマイコン７８などでは、精度の高い処理を行うことができる。
【産業上の利用可能性】
【００４５】
本発明は、信号を出力する回路と信号を入力する回路とがケーブルにより接続された構成において、信号を出力する回路とケーブルとの間のインピーダンス整合に利用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。
【図２】図１中の整合回路部に備えられている整合回路の回路例を示す回路図である。
【図３】第１の実施形態において各選択信号が示すビットと整合回路の種類との関係を示すテーブルの内容の一例を示す図である。
【図４】本発明の第２の実施形態に係るインピーダンス整合システムの構成を説明するためのブロック図である。
【図５】光ピックアップにおけるフロント・センサ・フォト・ディテクタの集積回路またはフォト・ディテクタの集積回路から出力される信号の状態を示す信号波形図である。
【図６】送受信側回路としては光ディスク装置における光ピックアップ回路であり、受信側回路としては同じく光ディスク装置における制御回路である場合の従来のインピーダンス整合の構成を説明するためのブロック図である。
【符号の説明】
【００４７】
１ 送信側回路
９，８０，８１ 整合回路部
１０，７６ ＦＦＣ（ケーブル）
１１ 受信側回路
１６，７９ 選択回路
１７，７８ マイコン（制御部）
２４ リモコン（操作手段）
Ａ，Ｂ，Ｃ，Ｄ，Ｅ 整合回路
ａ 増幅回路（信号出力回路）
Ｔ テーブル
【特許請求の範囲】
【請求項１】
送信側回路から出力された信号を、ケーブルを介して接続された受信側回路で受信する場合に、前記送信側回路と前記ケーブルとの間のインピーダンス整合を図るためのインピーダンス整合システムであって、
前記送信側回路の出力インピーダンスと前記ケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、前記送信側回路と前記ケーブルとの間のインピーダンス整合を取る整合回路部を、前記送信側回路を構成する集積回路内部に実装したことを特徴とするインピーダンス整合システム。
【請求項２】
前記整合回路部は、回路パターンや整合インピーダンスがそれぞれ異なる複数の整合回路を備え、それら複数の整合回路のうち目的とする整合回路の選択は、制御部からの選択信号に従って、前記目的とする整合回路が前記送信側回路内の信号出力回路と前記ケーブル間に接続されるように、前記目的とする整合回路を選択する選択回路の選択動作により行うことを特徴とする請求項１に記載のインピーダンス整合システム。
【請求項３】
複数の整合回路のうち目的の整合回路を選択信号により選択するために、各選択信号が示すビットと整合回路の種類との関係を示すテーブルを前記制御部に備えたことを特徴とする請求項２に記載のインピーダンス整合システム。
【請求項４】
前記制御部から出力される選択信号は、操作手段により選択可能であることを特徴とする請求項２に記載のインピーダンス整合システム。
【請求項１】
送信側回路から出力された信号を、ケーブルを介して接続された受信側回路で受信する場合に、前記送信側回路と前記ケーブルとの間のインピーダンス整合を図るためのインピーダンス整合システムであって、
前記送信側回路の出力インピーダンスと前記ケーブルの特性インピーダンスとに応じて、複数の整合インピーダンスのうち選択された適切な整合インピーダンスにより、前記送信側回路と前記ケーブルとの間のインピーダンス整合を取る整合回路部を、前記送信側回路を構成する集積回路内部に実装したことを特徴とするインピーダンス整合システム。
【請求項２】
前記整合回路部は、回路パターンや整合インピーダンスがそれぞれ異なる複数の整合回路を備え、それら複数の整合回路のうち目的とする整合回路の選択は、制御部からの選択信号に従って、前記目的とする整合回路が前記送信側回路内の信号出力回路と前記ケーブル間に接続されるように、前記目的とする整合回路を選択する選択回路の選択動作により行うことを特徴とする請求項１に記載のインピーダンス整合システム。
【請求項３】
複数の整合回路のうち目的の整合回路を選択信号により選択するために、各選択信号が示すビットと整合回路の種類との関係を示すテーブルを前記制御部に備えたことを特徴とする請求項２に記載のインピーダンス整合システム。
【請求項４】
前記制御部から出力される選択信号は、操作手段により選択可能であることを特徴とする請求項２に記載のインピーダンス整合システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−４４２８５（Ｐ２００９−４４２８５Ａ）
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願番号】特願２００７−２０４９９２（Ｐ２００７−２０４９９２）
【出願日】平成１９年８月７日（２００７．８．７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願日】平成１９年８月７日（２００７．８．７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]