エレクトロルミネセント・ディスプレイをテストする装置
少なくとも２セットの電極である画素の行を接続する１つのセットと、画素の列を接続する第２のセットとを組み込むエレクトロルミネセントディスプレイ（ＥＬＤ）の、テスト容易性を改善する装置であり、少なくとも１つの電極セットが２つのサブセットに挟み込まれる装置が提供される。第１のサブセットは、第１の長さの電極延長部を備え、第２のサブセットはより短い長さの第２の電極延長部を備える。第１のコネクタは、両方のサブセットの電極延長部と垂直な方向に、また第２のサブセットの電極延長部との電気的接触状態で一様に配置される。第２のコネクタは、第１のサブセットの電極延長部と垂直な方向に、また第１のサブセットのみの電極延長部との電気的接触状態で一様に配置される。絶縁パッチのセットは、第１のサブセットの電極延長部を第１のコネクタから分離する。本発明の装置は、テスト装置の接続/切断の際に過電圧を制限する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセント・ディスプレイ（ＥＬＤ）のための電極設計に関わり、また特に、テスト容易性の目的のために改善された電極設計に関する。
【背景技術】
【０００２】
エレクトロルミネセント・ディスプレイ（ＥＬＤ）は、ブラウン管に対比して低い動作電圧であり、それらのより良い画質、液晶ディスプレイ上の広い視野角と速い応答時間、および、それらの優れたグレースケール可能性とプラズマディスプレイパネルより薄いプロフィール（側面）などから、有利である。
【０００３】
ＥＬＤは、２枚の誘電体膜の間に封入された発光物質薄膜の両側に配置された行(row)および列(column)と呼ばれる平行な導電性アドレスラインの、２つの交差したセットを有する。画素（ピクセル）は行と列の間の交差点として定義される。それぞれの画素は行と列の交差点に亘って電圧の印加によって点灯される。
【０００４】
ビデオ対応のＥＬＤは、パッシブマトリックスアドレッシング(passive matrix addressing：受動的マトリックスアドレス指定)を使って駆動される画素配列(pixel array：ピクセルアレイ)を有する。それぞれの画素は、フルカラーのために、赤、緑、および青の光を発生させる３つのサブピクセル（sub-pixel）からなる。サブピクセルのそれぞれは、行および列アドレスライン間に順番に配置された２つの絶縁物薄膜の間に配列された、前述の薄い発光物質薄膜の部分を有する。マトリックスアドレッシングは、しきい値（スレッショールド）電圧より低い電圧を列に印加することを必要とするが、その一方で、同時に、その行と交差するそれぞれの列に対して反対極性の変調電圧を印加することを必要とする。行と列への電圧は、それぞれのサブピクセルに要求される照明に応じてトータルの電圧を与えるために合計され、それによって１行の画像を表示する。代案としては、最大のサブピクセルの電圧を行に印加し、そして同じ極性の変調電圧を列に印加することである。変調電圧の大きさは、要求される画像に応じた画素電圧を設定するための最大電圧としきい値電圧の差による。いずれにしても、各行が一旦アドレス指定されると、すべての行がアドレス指定されるまで、他の行が同様の方法でアドレス指定される。アドレス指定されない行は開路(open：オープン)状態で残される。
【０００５】
すべての行を連続的にアドレス指定することで完全なフレーム（frame：一画面）を形成する。通常、新しいフレームは、人間の目にちらつきなしのビデオ画像として見えるものを生成するために、毎秒少なくとも約５０回扱われる。
【０００６】
ＥＬＤは、第１の平行な電極配列、絶縁層、発光層、第２の絶縁層、および第１の平行な電極層とほぼ直行する第２の平行な電極層を、連続的な堆積（蒸着）とパターニングをすることによって基板上に組み立てられる。ディスプレイの層は厚膜技術または薄膜技術を使って堆積（蒸着）およびパターニングされる。ディスプレイは、上述のようにパッシブマトリックスアドレッシングを使って動作される。
【０００７】
厚膜誘電体ＥＬＤは、テレビや他の用途における高精細ビデオ対応の大エリアディスプレイのための特定の実用性を持つことが見出されてきた。特許文献１、特許文献２、および特許文献３によって例証されるように、これらはセラミック、ガラス、あるいはガラスセラミックの基板上に組み立てられる。特に、電極の第１の配列は基板上に堆積され、そして真空蒸着を利用して、または導電体粉末を含んだ厚膜のパスター(paster)の印刷および焼結によってパターニングされることが可能である。通常、電極の第１の平行な配列のための導電性材料として金が使用されるが、他の導電性金属、合金、または導電性材料がディスプレイ構造の他の部分と両立できるならば、それらを同様に使うことができる。
【０００８】
電極の第２の配列は、通常、インジウムスズ酸化物（ＩＴＯ）であり、そしてそれは光学的に透明であるとともに導電性であって、ディスプレイ中で生成された光がディスプレイ観察者に送られることを可能にする。ＩＴＯは、特許文献４で例証されるように、通常、ディスプレイ構造物上に真空蒸着され、そしてフォトリソグラフィ法またはレーザパターニングを使って平行ラインにパターニングされる。これらのインジウム酸化スズアドレスラインの終端は、ディスプレイの活性領域(active area)と重なり、その方に延長されて、金を電気導体として使っているパッドに接触する。
【０００９】
行と列に必要とされる電圧パルスを供給するスイッチとして機能するようにディスプレイドライバ（ディスプレイ駆動手段）が提供される。これらのドライバは、いくつかの行または列を駆動することができて、そして通常は別個の回路基盤上にマウントされた多数の出力チップとしてパッケージされる。ドライバチップからの出力は、プラスチックテープ中に埋め込まれた平行な導電体を有する電気コードテープコネクタを使って行と列に接続される。テープ中の導体は、ディスプレイパネル上の行と列に接続された導体パッドにより、また回路基盤上のドライバチップからの出力により配列される。電気的接続は、それぞれの導電体上へテープをホットプレス(hot pressing：加熱加圧法)することによって形成される。しかしながら、製造プロセスにおいては、高価な回路基盤が取り付けられる前に、不良なパネルを廃棄するか、または修理することができるように、それらの接続をする前にそのパネルを電気的にテストすることが望ましい。
【００１０】
ＥＬＤパネルを電気的にテストする従来技術の方法は、パネル上の隣接した行と列の間の短絡（「ショート」）を特定して見つけること、また、行と列に沿って電気的不連続（「開路」）を特定して見つけること、パネルの白色輝度均一性を測定すること、赤、緑、および青のサブピクセルセットの均一性を独立に測定すること、を含む。
【００１１】
従来技術のテスト方法は、テスト過程の際に隣接した行の間、または隣接した列の間に電気的破壊を時々起こす。これは、もしエラストマーストリップを使って作られたコンタクトが断続的であるならば、これらの構成部品を通過する電流の突然の変化によって起こされた大きな電圧が行または列の間に発生することによる。これらの電流の変化によって発生した大きな電圧は、基本的な関係Ｖ＝Ｌ ｄｉ／ｄｔによって特徴付けられる。ここに、Ｖは誘導電圧、ｄｉ／ｄｔは時間当たりの電流変化率、またＬはパネルとテストのための関連電気接続の電気的インダクタンスである。通常、断続接続に対しては、電流変化率は非常に高く、高い誘導電圧をもたらす。
【００１２】
したがって、基板上に構築されたＥＬＤの電気的テストを行なうのに際し、改善された方法のための技術が必要である。理想的には、この方法は、改善されたテスト信頼度を提供すべきであり、そしてテスト時の断続的な電気接続に起因して起こるディスプレイの不注意な損害を避けるべきである。
【００１３】
従来技術は、以下のように、この必要性を解決しようとしてきた。
【００１４】
公開された特許文献５および特許文献６は、いずれも、テストのために短絡バーを使用することを教示しているが、これらはパネル製造プロセスの一部として形成されておらず、そのため高い信頼性を提供しない。
【００１５】
公開された特許文献７は、ＬＣＤディスプレイの製作時に形成される短絡バーで、後で切り取られるもの開示している。しかしながら、すべての行または列が一緒にテストされるのではなく、テストために非常に多数のプローブが必要とされる。
【００１６】
特許文献８は、ＬＣＤディスプレイのためのデータライン（すなわち列）の並列接続を教示しているが、テストに続いて並列接続の接続を切ることの要求がない。
【００１７】
特許文献９は、製造時にパネル上に作られた短絡バーを開示しており、これはアクティプマトリクスＬＣＤパネルのテストの後に、赤外線画像で実行される欠陥分析を用いて、接続を断たれる。
【００１８】
特許文献１０は、薄膜トランジスタによって制御される並列接続を使った多くのブロック中にＬＣＤデータラインを配列している。
【００１９】
特許文献１１は、アクティブマトリクスＬＣＤディスプレイのための欠陥テスト装置の一部としての短絡バーを開示しており、それはパネルに非常に多数の接続を施さなければならない。
【００２０】
ここまで述べたすべての従来技術は、ＬＣＤパネル、主としてアクティプマトリクスＬＣＤパネルのテストに関連し、動作原理がＥＬディスプレイとは異なっており、短絡と開路に対する検出方法も異なっている。
【００２１】
特許文献１２はＥＬディスプレイに関連しているが、ＥＬＤの電気的テストを行なうことについての改善された方法に対する技術の必要性を解決していない。
【特許文献１】米国特許第５,４３２，０１５号明細書
【特許文献２】国際出願番号ＰＣＴ／ＣＡ００／００５６１号パンフレット
【特許文献３】国際出願番号ＰＣＴ／ＣＡ０２／０１９３２号パンフレット
【特許文献４】国際出願番号ＰＣＴ／ＣＡ０２／０１８９１号パンフレット
【特許文献５】米国特許出願公開第２００３／１３７３１８号明細書
【特許文献６】米国特許出願公開第２００３／０１１７１６５号明細書
【特許文献７】米国特許出願公開第２００２／００６３５７４号明細書
【特許文献８】米国特許第６,５６６，９０２号明細書
【特許文献９】米国特許第６,１１１，４２４号明細書
【特許文献１０】米国特許第６,０２８，４４２号明細書
【特許文献１１】米国特許第５,６０８，５５８号明細書
【特許文献１２】米国特許出願公開第２００１/００１９２４３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２２】
基板上に構築されたＥＬＤの電気的テストを行なうのに際し、改善された方法のための技術が必要である。理想的には、この方法は、改善されたテスト信頼度を提供すべきであり、そしてテスト時の断続的な電気接続に起因して起こるディスプレイの不注意な損害を避けるべきである。
【課題を解決するための手段】
【００２３】
本発明の一局面においては、改善されたテスト容易性を持ち、基板と、行と列に整列され基板上に形成された画素のマトリックスとを有するＥＬＤが提供される。少なくとも２セットの電極が提供されるが、それらは画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、少なくとも１つものの電極セットが２つのサブセットに挟み込まれる。第１のサブセットが第１の長さの電極延長部を持ち、第２のサブセットが第２の、より短い長さの電極延長部を持つ。第１のコネクタが提供され、サブセットの電極延長部と垂直な方向で、また第２のサブセットの電極延長部との電気的接触状態で一様に延長される。第２のコネクタが提供され、第１のサブセットの電極延長部と垂直な方向で、また第１のサブセットの電極延長部との電気的接触状態で一様に延長されるが、第２のサブセットの電極延長部との電気的接触状態ではない。第１のサブセットの電極延長部を第１のコネクタから電気的に分離するために、絶縁パッチのセットが提供される。
【００２４】
本発明の他の局面によれば、基板と、行と列に整列され基板上に形成された画素のマトリックスとが提供される。少なくとも２セットの電極が提供されるが、それらは画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、少なくとも１つものの電極セットが３つのサブセットに挟み込まれ、第１のサブセットが第１の長さの電極延長部を持ち、第２のサブセットが第２の、より短い長さの電極延長部を持ち、第３のサブセットが第１または第２の長さより短い第３の長さの電極延長部を持つ。第１のコネクタが提供され、サブセットの電極延長部と垂直な方向で、また第３のサブセットの電極延長部との電気的接触状態で一様に延長される。第２のコネクタが提供され、第１および第２のサブセットの電極延長部と垂直な方向で、また第１および第２のサブセットの電極延長部との電気的接触状態で一様に延長されるが、第３のサブセットの電極延長部との電気的接触状態ではない。第３のコネクタが提供され、第１のサブセットの電極延長部と垂直な方向で、また第１のサブセットの電極延長部との電気的接触状態で一様に延長されるが、第２および第３のサブセットの電極延長部との電気的接触状態ではない。絶縁パッチの第１のセットが、第１および第２のサブセットの電極延長部を第１のコネクタから電気的に分離し、絶縁パッチの第２のセットが、第１のサブセットの電極延長部を第２のコネクタから電気的に分離する。
【００２５】
本発明のさらに他の局面によれば、改善されたテスト容易性を持ち、基板と、行と列に整列され基板上に形成された画素のマトリックスとを有するＥＬＤが提供される。少なくとも２セットの電極が提供されるが、それらは画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットである。少なくとも１つのものの電極セットが２つのサブセットに挟み込まれ、第１のサブセットが第１のセットの電極延長部を持ち、第２のサブセットが第２のセットの電極延長部を持つ。第１および第２のセットの電極延長部が、対応する電極セットの反対端から延長される。第１のコネクタが提供され、第１のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で延長され、また第２のコネクタが提供され、一様に第２のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で一様に延長される。
【発明を実施するための最良の形態】
【００２６】
本発明の望ましい実施の形態を、添付の図を参照しながら、専ら例示として説明する。
【００２７】
図１を参照すると、従来技術のＥＬＤが示されている。そこでは、列の間のショートに対するテストを行なうには、ディスプレイ１１の活性領域から供給電源（図示せず）の１つの端子に平行に延長する交互の列のセットの一端を接続することを必要としている。これは、電源供給端子（図示せず）と接続される厚板（platen：プラテン）を使って、エラストマー(elastomer)の導電性ポリマー１の矩形ストリップを圧し、エラストマーストリップ４を使って供給電源の他のものの端子に平行な隣り合う行１２のセットを接続することによって、達成される。次に、パネルを発光させるのに十分な電圧が電源供給端子間に印加される。もしディスプレイ基板が完全にフラットではないならば、エラストマー導体材料は確実にすべての列に接触しないかも知れず、そのため弱い接触の蓋然性が増加する。この理由から、一度に少数の列だけが接続され、そしてエラストマー導体材料を次々に列に沿って動かし、そしてショートのためのすべての列をチェックするために連続して測定が行われる。適切な列との接触の位置合せは、それぞれの測定前にチェックされる。
【００２８】
ショートが存在していないならば、接続された交互の列だけが発光するであろう。この列の間の列が発光すれば、１つまたは両方の隣接した列にショートがある。ショートが問題の列の右の列に対するものなのか、左の列に対するものなのかを決定するために、電気の導通チェックが、その列と右および左の列との間に対して行われる。列の長さに沿ってショートの位置を定めるために、顕微鏡下で視覚による調査が行われる。
【００２９】
類似の手順が行間のショートを調べるために行われる。再び図１を参照すると、行のショートのテストは、エラストマーストリップ３を使って供給電源の１つの端子に交互の行１２のセットを接続し、エラストマーストリップ２を使って供給電源の他の端子に隣り合う列のセットを接続することを必要とする。エラストマーストリップ３を次々に行に沿って動かし、すべての行をテストする。
【００３０】
再び図１を参照すると、列の開路のテストは、隣り合う列のセットにエラストマーストリップ２を介して供給電源の１つの端子を接続し、隣り合う行のセットにエラストマーストリップ４を介して他の端子を接続することを必要とする。行と列が交差する画素を発光させるのに十分な電圧が端子間に印加される。開路が存在していないならば、すべての画素が発光するだろう。もし、パネルの発光部分における列に開路が存在していれば、その列はその開路を超えて発光しないであろう。列の発光において、不連続に回路位置が記録される。列のそれぞれのセットが接続される間、エラストマーストリップは、列の全長さに沿った開路の位置を定めるために次第に異なる行のセットに動かされる。もしどの列の部分も発光しないならば、エラストマーストリップへの接触点と列の始まりとの間のコネクタ内に開路があることを意味する。この場合、開路の位置は顕微鏡検査によって決定される。列のそれぞれのセットが一旦走査されると、エラストマーストリップ２は次第に動かされ、この過程が繰り返される。
【００３１】
図１に示すように、エラストマー２および４の同じ対を使って列がチェックされたのと同じ方法で、開路に対して行がチェックされる。
【００３２】
パネルの白の輝度が、開路テストと類似の方法でチェックされるが、この場合には、発光エリアの輝度とＣＩＥ色彩座標が測定される。
【００３３】
赤、緑、および青のサブピクセルの個別のセットの色彩純度をテストすることも同じく望ましい。このテストのためには、サブピクセルのセットが列によって規定されるので、あらゆる第３の列にぴったり合う特別なコネクタが使用される。列に沿って次第にコネクタを動かすのに、正確な位置合せツールが使われる。ＣＩＥ色彩座標と輝度は白の輝度測定毎に測定される。
【００３４】
図２を参照すると、本発明の第１の実施形態によるＥＬＤ１３に対する行および／または列電極設計が示されている。導電性の電極延長部ストリップは、ディスプレイの交互に挟み込まれた電極の第１のセット１４と第２のセット１５のために提供される。これらの延長部１４および１５は、ディスプレイ１３の活性領域１３ｂから外方へ延長される。
【００３５】
電極延長部１４の第１のセットは電極延長部１５の第２のセットより遠くに延長されている。電極延長部１４の第１のセットの一部は、それぞれ電気的絶縁パッチ１６をカバーするか、または電気的絶縁パッチ１６によってカバーされる。電気的絶縁パッチ１６は、第１のセットの電極１４の電極延長部ストリップと垂直な方向に配列される。第１の導電性接続ストリップ５は、電極延長部１４の第１のセットとほぼ垂直に、そして絶縁パッチ１６の、電極延長部と反対の側に配列されている。ストリップ５は、交互の電極１５の第２のセットのすべてとの電気的接触状態にあり、第１のセットの交互の電極１４との電気的接触状態にはない。第２の導電性接続ストリップ６は、電極延長部１４および１５とほぼ垂直に、そして電極延長部１５の第２のセットの範囲を越えて配列されている。ストリップ６は、第１のセットの電極延長部１４との電気的接触状態にあり、第２のセットの電極延長部１５との電気的接触状態にはない。
【００３６】
ＥＬＤパネルの電気的テストに続いて、破線１７に沿って切断が行われ、第１および第２の導電性接続ストリップ５および６から電気的に隔離することができる。破線１７は、電極のための永続的なドライバ（駆動手段）を接続できるような延長部の長さが維持されるよう選ばれる。
【００３７】
本発明による列間のショートをチェックするためのテスト手順は、列に対する第１あるいは第２の導電性接続ストリップ５あるいは６のいずれかに亘って供給電源の１つの端子を接続することである。他の電源端子は、行に対する導電性接続ストリップ５および６の両方に同時に接続される。次に、電圧がパネルを発光させるのに十分なだけ印加される。もしショートがないならば、交互の列だけが発光するであろう。もしショートがあるならば、２つの隣接した列が発光するであろう。もし列が隣接した列に対してショートしているならば、他のセットの列に列の接続を変えることによって、ショートが右への列に対するものなのか、左への列に対するものなのかを決定しうる。行または列の一部だけに同時にショートに対するチェックをする必要があるけれども、同時にすべての列をチェックすることは有利である。ディスプレイ基板表面の粗度や不揃いによって制限された数の行または列のみを同時にチェックしうる、従来技術の方法に使われるエラストマー接続を排除することによって、これは可能となる。
【００３８】
本発明を利用して行間のショートをチェックするためのテスト手順は、行と列の接続を交換して、列のショートをチェックすることについての上述の方法と同様に進めることである。
【００３９】
本発明による列または行の開路をチェックするためのテスト手順は、行電極のための導電性接続ストリップ５および６の両方に、供給電源の１つの端子を同時に接続することである。他の供給電源端子は、列のための導電性接続ストリップ５および６の両方に同時に接続される。行と列の発光部および非発光部の間における何らかの不連続な場所によって、開路を位置付けることができ、あるいは、もし全部の行または列が発光していないならば、行または列の延長部が顕微鏡の下で開路について検査される。
【００４０】
白のＣＩＥ色彩座標と輝度の均一性も本発明の接続の仕組み(connection scheme)を使って、行または列の開路に対してテストすることができる。
【００４１】
赤、緑、および青のサブピクセルのセットのＣＩＥ色彩座標と輝度均一性を、図２の実施形態を使って別々にテストすることはできない。別々の赤、緑、および青のサブピクセルの均一性測定を望むならば、図３の代案の実施形態が使える。これは、幾分かは複雑な電極設計を使用するが、ショートと開路テストは、図２と類似の方法で実行できる。
【００４２】
図３を参照すると、行電極設計は図２の第１の実施形態のようである。しかしながら、列電極設計は、ディスプレイのための赤、緑、および青のサブピクセル素子をそれぞれ規定するディスプレイの、挟み込まれた列電極の３つのセットに対する導電性のストリップを有する。３つのセットのそれぞれの電極は、ディスプレイの活性領域から遠ざかるように外方へ延長される導電性の電極延長部１８、１９および２０と重ねられるか、または接続される。第１のセットの電極延長部１８は、第２および第３のセットの電極延長部１９および２０のそれぞれよりも遠くに延長される。第２のセットの電極延長部１９は、第３のセットの電極延長部２０よりも遠くに延長される。
【００４３】
電極の第１および第２のセットに対する電極延長部１８および１９のそれぞれは、第１のセットの絶縁パッチ２１をカバーするか、または第１のセットの絶縁パッチ２１によってカバーされる。電極の第１のセットに対する電極延長部１８のそれぞれは、第２のセットの絶縁パッチ２２をカバーするか、または第２のセットの絶縁パッチ２２によってカバーされる。前記第１のセットの電極１８に関係するこれらのパッチ２１および２２は、共に接合されてもよい。第１および第２のセットの絶縁パッチ２１および２２は、それぞれ
電極延長部ストリップ１８、１９、および１９とほぼ垂直な方向に配列される。
【００４４】
第１の導電性接続ストリップ７は、第１のセットの絶縁パッチ２１の、電極延長部１８、１９、および２０と反対の側において、電極延長部ストリップ１８、１９、および２０とほぼ垂直に配列されている。したがって、ストリップ７は、第３のセットの電極延長部２０との電気的接触状態にあるが、前記第１および第２のセットの電極延長部１８および１９とは電気的接触状態にはない。第２の導電性接続ストリップ８は、第２のセットの絶縁パッチ２２の、第１および第２のセットの電極延長部１８、１９と反対の側において、電極延長部ストリップ１８、１９とほぼ垂直に配列されている。ストリップ８は、第２のセットの電極延長部１９との電気的接触状態にあるが、前記第１および第３のセットの電極延長部１８および２０とは電気的接触状態にはない。第３の導電性接続ストリップ９は、電極延長部ストリップ１８とほぼ垂直に配列されており、第１のセットの電極延長部１８との電気的接触状態にあるが、第２および第３のセットの電極延長部１９および２０とは電気的接触状態にはない。
【００４５】
ＥＬＤパネルの電気的テストに続いて、例えばレーザ切断によって導電性の延長部に切断２３が実施される。この過程は、第１、第２、および第３の導電性接続ストリップ７、８、および９との接続から延長部を電気的に切断する一方で、電極のための永続的なドライバ（駆動手段）を接続できるような延長部の長さが維持されるように実行される。
【００４６】
ショートテストおよび開路テストも行うことができる。図３の実施形態を利用して列間のショートをチェックするためのテスト手順は、列のための第１、あるいは第２、あるいは第３の導電性接続ストリップ７、あるいは８、あるいは９のいずれかに亘って、供給電源の１つの端子を接続することである。他の供給電源端子は、行のための導電性接続ストリップ５および６の両方に同時に接続される。次に、電圧がパネルを発光させるのに十分なだけ印加される。もしショートがないならば、あらゆる第３の列だけが発光するであろう。もし２つの隣り合う列間にショートがあるならば、それらが両方とも発光するであろう。発光していない列間のショートをチェックするために、供給電源の１つの端子が初めに選択されたのとは異なる列の導電性ストリップに接続され、そしてテストが繰り返される。第１の実施形態と同じように、本発明は、テストの接続を変えることなく、すべての列のチェックを容易にする。
【００４７】
開路をテストするための、また白のＣＩＥ色彩座標および輝度均一性をチェックするための手順は、パネルの列７、８、および９に対するすべての３つの接続ストリップを接続し、次に図２の第１の実施形態のための手順のようにして進めることである。
【００４８】
図３の実施形態において、ＣＩＥ色彩座標、および赤、緑、および青のサブピクセルに対する輝度均一性を独立にチェックするための手順は、１つの列の接続ストリップを同時に接続し、そのほかは、白のＣＩＥ色彩座標および輝度均一性に対して上述したように進めることである。
【００４９】
第３の実施形態は第１の実施形態に類似しており、図４に示されている。これは、行および／または列の電極延長部２７および２８をディスプレイパネルの反対の側において交互に配置することを利用する。図４は、交互の列のための延長部２７および２８がディスプレイパネル２４の反対の側に作られる時の、列接続配置を示す。明瞭にするために、行電極は示していない。この電極接触配置が使われるならば、絶縁パッチは必要とされず、そして２つの接続ストリップ２５および２６は、それらが前記第１および第２の電極セットと独立に接続するように、ディスプレイの反対の側における第１のセットの電極２７と、第２のセットの電極２８にほぼ垂直に配置することができる。テストに続いて、ディスプレイの反対端上の破線２９に沿って切断が行われ、列のドライバ（駆動手段）の接続を容易にする。
【００５０】
本発明の電極設計を作ることに関する１つの方法は、無垢の基板上に、一つの印刷ステップで、行のための延長部ストリップを含む第１の（行）電極配列と、上方（列）の電極配列のための延長部ストリップと、を形成することである。次に、圧膜ハイブリッド・マイクロエレクトロニクス技術(thick film hybrid microelectronics art)において知られているような厚膜重ね合せ誘電体材料(thick film crossover dielectric materials)、または他の適切な誘電体材料や方法を使用して、図２または図３に示すような絶縁カバーパッチを形成することができる。次に、導電性のストリップを接続することは、図２または図３に示すように、圧膜ハイブリッド・マイクロエレクトロニクス技術において知られているような厚膜導電性材料、または他の適切な誘電体材料や方法を使用することで適用できる。最後に、ディスプレイ構造と、そして電極の第２の（列）配列は、当業界において知られているように列電極延長部と重ねるように形成することができる。
【００５１】
代案の方法としては、図２または図３に示すように、行電極延長部なしで電極の第１の（行）配列と同時に、接続用導電性ストリップを行と列両方に対して印刷し、次に絶縁パッチを図２または図３に示すように堆積（蒸着）させ、次に行と列の延長部ストリップを図２または図３に示すように印刷する。最後に、ディスプレイ構造と電極の第２の（列）配列とを、上述したように形成することができる。
【００５２】
本発明を理解する者は、本発明の領域と範囲を逸脱することなく、ここに添付された特許請求の範囲から出発するものとして、他の実施の形態またはそれにおける変化を想定することができる。
【図面の簡単な説明】
【００５３】
【図１】従来の技術によるＥＬＤの平面図を示す。
【図２】本発明によるＥＬＤの平面図を示す。
【図３】本発明の第１の実施形態によるカラーＥＬＤの部分的な平面図であって、電極延長部とコネクタの詳細を示す。
【図４】本発明の第２の実施形態によるＥＬＤの部分的な平面図を示す。
【符号の説明】
【００５４】
５、６ 導電性接続ストリップ
７、８、９ 導電性接続ストリップ
１３ エレクトロルミネセント・ディスプレイ（ＥＬＤ）
１４ 電極延長部（第１のセット）
１５ 電極延長部（第２のセット）
１６ 絶縁パッチ
１８ 電極延長部（第１のセット）
１９ 電極延長部（第２のセット）
２０ 電極延長部（第３のセット）
２１ 絶縁パッチ（第１のセット）
２２ 絶縁パッチ（第２のセット）
２４ ディスプレイパネル
２５、２６ 接続ストリップ
２７、２８ 電極延長部
【技術分野】
【０００１】
本発明は、エレクトロルミネセント・ディスプレイ（ＥＬＤ）のための電極設計に関わり、また特に、テスト容易性の目的のために改善された電極設計に関する。
【背景技術】
【０００２】
エレクトロルミネセント・ディスプレイ（ＥＬＤ）は、ブラウン管に対比して低い動作電圧であり、それらのより良い画質、液晶ディスプレイ上の広い視野角と速い応答時間、および、それらの優れたグレースケール可能性とプラズマディスプレイパネルより薄いプロフィール（側面）などから、有利である。
【０００３】
ＥＬＤは、２枚の誘電体膜の間に封入された発光物質薄膜の両側に配置された行(row)および列(column)と呼ばれる平行な導電性アドレスラインの、２つの交差したセットを有する。画素（ピクセル）は行と列の間の交差点として定義される。それぞれの画素は行と列の交差点に亘って電圧の印加によって点灯される。
【０００４】
ビデオ対応のＥＬＤは、パッシブマトリックスアドレッシング(passive matrix addressing：受動的マトリックスアドレス指定)を使って駆動される画素配列(pixel array：ピクセルアレイ)を有する。それぞれの画素は、フルカラーのために、赤、緑、および青の光を発生させる３つのサブピクセル（sub-pixel）からなる。サブピクセルのそれぞれは、行および列アドレスライン間に順番に配置された２つの絶縁物薄膜の間に配列された、前述の薄い発光物質薄膜の部分を有する。マトリックスアドレッシングは、しきい値（スレッショールド）電圧より低い電圧を列に印加することを必要とするが、その一方で、同時に、その行と交差するそれぞれの列に対して反対極性の変調電圧を印加することを必要とする。行と列への電圧は、それぞれのサブピクセルに要求される照明に応じてトータルの電圧を与えるために合計され、それによって１行の画像を表示する。代案としては、最大のサブピクセルの電圧を行に印加し、そして同じ極性の変調電圧を列に印加することである。変調電圧の大きさは、要求される画像に応じた画素電圧を設定するための最大電圧としきい値電圧の差による。いずれにしても、各行が一旦アドレス指定されると、すべての行がアドレス指定されるまで、他の行が同様の方法でアドレス指定される。アドレス指定されない行は開路(open：オープン)状態で残される。
【０００５】
すべての行を連続的にアドレス指定することで完全なフレーム（frame：一画面）を形成する。通常、新しいフレームは、人間の目にちらつきなしのビデオ画像として見えるものを生成するために、毎秒少なくとも約５０回扱われる。
【０００６】
ＥＬＤは、第１の平行な電極配列、絶縁層、発光層、第２の絶縁層、および第１の平行な電極層とほぼ直行する第２の平行な電極層を、連続的な堆積（蒸着）とパターニングをすることによって基板上に組み立てられる。ディスプレイの層は厚膜技術または薄膜技術を使って堆積（蒸着）およびパターニングされる。ディスプレイは、上述のようにパッシブマトリックスアドレッシングを使って動作される。
【０００７】
厚膜誘電体ＥＬＤは、テレビや他の用途における高精細ビデオ対応の大エリアディスプレイのための特定の実用性を持つことが見出されてきた。特許文献１、特許文献２、および特許文献３によって例証されるように、これらはセラミック、ガラス、あるいはガラスセラミックの基板上に組み立てられる。特に、電極の第１の配列は基板上に堆積され、そして真空蒸着を利用して、または導電体粉末を含んだ厚膜のパスター(paster)の印刷および焼結によってパターニングされることが可能である。通常、電極の第１の平行な配列のための導電性材料として金が使用されるが、他の導電性金属、合金、または導電性材料がディスプレイ構造の他の部分と両立できるならば、それらを同様に使うことができる。
【０００８】
電極の第２の配列は、通常、インジウムスズ酸化物（ＩＴＯ）であり、そしてそれは光学的に透明であるとともに導電性であって、ディスプレイ中で生成された光がディスプレイ観察者に送られることを可能にする。ＩＴＯは、特許文献４で例証されるように、通常、ディスプレイ構造物上に真空蒸着され、そしてフォトリソグラフィ法またはレーザパターニングを使って平行ラインにパターニングされる。これらのインジウム酸化スズアドレスラインの終端は、ディスプレイの活性領域(active area)と重なり、その方に延長されて、金を電気導体として使っているパッドに接触する。
【０００９】
行と列に必要とされる電圧パルスを供給するスイッチとして機能するようにディスプレイドライバ（ディスプレイ駆動手段）が提供される。これらのドライバは、いくつかの行または列を駆動することができて、そして通常は別個の回路基盤上にマウントされた多数の出力チップとしてパッケージされる。ドライバチップからの出力は、プラスチックテープ中に埋め込まれた平行な導電体を有する電気コードテープコネクタを使って行と列に接続される。テープ中の導体は、ディスプレイパネル上の行と列に接続された導体パッドにより、また回路基盤上のドライバチップからの出力により配列される。電気的接続は、それぞれの導電体上へテープをホットプレス(hot pressing：加熱加圧法)することによって形成される。しかしながら、製造プロセスにおいては、高価な回路基盤が取り付けられる前に、不良なパネルを廃棄するか、または修理することができるように、それらの接続をする前にそのパネルを電気的にテストすることが望ましい。
【００１０】
ＥＬＤパネルを電気的にテストする従来技術の方法は、パネル上の隣接した行と列の間の短絡（「ショート」）を特定して見つけること、また、行と列に沿って電気的不連続（「開路」）を特定して見つけること、パネルの白色輝度均一性を測定すること、赤、緑、および青のサブピクセルセットの均一性を独立に測定すること、を含む。
【００１１】
従来技術のテスト方法は、テスト過程の際に隣接した行の間、または隣接した列の間に電気的破壊を時々起こす。これは、もしエラストマーストリップを使って作られたコンタクトが断続的であるならば、これらの構成部品を通過する電流の突然の変化によって起こされた大きな電圧が行または列の間に発生することによる。これらの電流の変化によって発生した大きな電圧は、基本的な関係Ｖ＝Ｌ ｄｉ／ｄｔによって特徴付けられる。ここに、Ｖは誘導電圧、ｄｉ／ｄｔは時間当たりの電流変化率、またＬはパネルとテストのための関連電気接続の電気的インダクタンスである。通常、断続接続に対しては、電流変化率は非常に高く、高い誘導電圧をもたらす。
【００１２】
したがって、基板上に構築されたＥＬＤの電気的テストを行なうのに際し、改善された方法のための技術が必要である。理想的には、この方法は、改善されたテスト信頼度を提供すべきであり、そしてテスト時の断続的な電気接続に起因して起こるディスプレイの不注意な損害を避けるべきである。
【００１３】
従来技術は、以下のように、この必要性を解決しようとしてきた。
【００１４】
公開された特許文献５および特許文献６は、いずれも、テストのために短絡バーを使用することを教示しているが、これらはパネル製造プロセスの一部として形成されておらず、そのため高い信頼性を提供しない。
【００１５】
公開された特許文献７は、ＬＣＤディスプレイの製作時に形成される短絡バーで、後で切り取られるもの開示している。しかしながら、すべての行または列が一緒にテストされるのではなく、テストために非常に多数のプローブが必要とされる。
【００１６】
特許文献８は、ＬＣＤディスプレイのためのデータライン（すなわち列）の並列接続を教示しているが、テストに続いて並列接続の接続を切ることの要求がない。
【００１７】
特許文献９は、製造時にパネル上に作られた短絡バーを開示しており、これはアクティプマトリクスＬＣＤパネルのテストの後に、赤外線画像で実行される欠陥分析を用いて、接続を断たれる。
【００１８】
特許文献１０は、薄膜トランジスタによって制御される並列接続を使った多くのブロック中にＬＣＤデータラインを配列している。
【００１９】
特許文献１１は、アクティブマトリクスＬＣＤディスプレイのための欠陥テスト装置の一部としての短絡バーを開示しており、それはパネルに非常に多数の接続を施さなければならない。
【００２０】
ここまで述べたすべての従来技術は、ＬＣＤパネル、主としてアクティプマトリクスＬＣＤパネルのテストに関連し、動作原理がＥＬディスプレイとは異なっており、短絡と開路に対する検出方法も異なっている。
【００２１】
特許文献１２はＥＬディスプレイに関連しているが、ＥＬＤの電気的テストを行なうことについての改善された方法に対する技術の必要性を解決していない。
【特許文献１】米国特許第５,４３２，０１５号明細書
【特許文献２】国際出願番号ＰＣＴ／ＣＡ００／００５６１号パンフレット
【特許文献３】国際出願番号ＰＣＴ／ＣＡ０２／０１９３２号パンフレット
【特許文献４】国際出願番号ＰＣＴ／ＣＡ０２／０１８９１号パンフレット
【特許文献５】米国特許出願公開第２００３／１３７３１８号明細書
【特許文献６】米国特許出願公開第２００３／０１１７１６５号明細書
【特許文献７】米国特許出願公開第２００２／００６３５７４号明細書
【特許文献８】米国特許第６,５６６，９０２号明細書
【特許文献９】米国特許第６,１１１，４２４号明細書
【特許文献１０】米国特許第６,０２８，４４２号明細書
【特許文献１１】米国特許第５,６０８，５５８号明細書
【特許文献１２】米国特許出願公開第２００１/００１９２４３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２２】
基板上に構築されたＥＬＤの電気的テストを行なうのに際し、改善された方法のための技術が必要である。理想的には、この方法は、改善されたテスト信頼度を提供すべきであり、そしてテスト時の断続的な電気接続に起因して起こるディスプレイの不注意な損害を避けるべきである。
【課題を解決するための手段】
【００２３】
本発明の一局面においては、改善されたテスト容易性を持ち、基板と、行と列に整列され基板上に形成された画素のマトリックスとを有するＥＬＤが提供される。少なくとも２セットの電極が提供されるが、それらは画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、少なくとも１つものの電極セットが２つのサブセットに挟み込まれる。第１のサブセットが第１の長さの電極延長部を持ち、第２のサブセットが第２の、より短い長さの電極延長部を持つ。第１のコネクタが提供され、サブセットの電極延長部と垂直な方向で、また第２のサブセットの電極延長部との電気的接触状態で一様に延長される。第２のコネクタが提供され、第１のサブセットの電極延長部と垂直な方向で、また第１のサブセットの電極延長部との電気的接触状態で一様に延長されるが、第２のサブセットの電極延長部との電気的接触状態ではない。第１のサブセットの電極延長部を第１のコネクタから電気的に分離するために、絶縁パッチのセットが提供される。
【００２４】
本発明の他の局面によれば、基板と、行と列に整列され基板上に形成された画素のマトリックスとが提供される。少なくとも２セットの電極が提供されるが、それらは画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、少なくとも１つものの電極セットが３つのサブセットに挟み込まれ、第１のサブセットが第１の長さの電極延長部を持ち、第２のサブセットが第２の、より短い長さの電極延長部を持ち、第３のサブセットが第１または第２の長さより短い第３の長さの電極延長部を持つ。第１のコネクタが提供され、サブセットの電極延長部と垂直な方向で、また第３のサブセットの電極延長部との電気的接触状態で一様に延長される。第２のコネクタが提供され、第１および第２のサブセットの電極延長部と垂直な方向で、また第１および第２のサブセットの電極延長部との電気的接触状態で一様に延長されるが、第３のサブセットの電極延長部との電気的接触状態ではない。第３のコネクタが提供され、第１のサブセットの電極延長部と垂直な方向で、また第１のサブセットの電極延長部との電気的接触状態で一様に延長されるが、第２および第３のサブセットの電極延長部との電気的接触状態ではない。絶縁パッチの第１のセットが、第１および第２のサブセットの電極延長部を第１のコネクタから電気的に分離し、絶縁パッチの第２のセットが、第１のサブセットの電極延長部を第２のコネクタから電気的に分離する。
【００２５】
本発明のさらに他の局面によれば、改善されたテスト容易性を持ち、基板と、行と列に整列され基板上に形成された画素のマトリックスとを有するＥＬＤが提供される。少なくとも２セットの電極が提供されるが、それらは画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットである。少なくとも１つのものの電極セットが２つのサブセットに挟み込まれ、第１のサブセットが第１のセットの電極延長部を持ち、第２のサブセットが第２のセットの電極延長部を持つ。第１および第２のセットの電極延長部が、対応する電極セットの反対端から延長される。第１のコネクタが提供され、第１のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で延長され、また第２のコネクタが提供され、一様に第２のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で一様に延長される。
【発明を実施するための最良の形態】
【００２６】
本発明の望ましい実施の形態を、添付の図を参照しながら、専ら例示として説明する。
【００２７】
図１を参照すると、従来技術のＥＬＤが示されている。そこでは、列の間のショートに対するテストを行なうには、ディスプレイ１１の活性領域から供給電源（図示せず）の１つの端子に平行に延長する交互の列のセットの一端を接続することを必要としている。これは、電源供給端子（図示せず）と接続される厚板（platen：プラテン）を使って、エラストマー(elastomer)の導電性ポリマー１の矩形ストリップを圧し、エラストマーストリップ４を使って供給電源の他のものの端子に平行な隣り合う行１２のセットを接続することによって、達成される。次に、パネルを発光させるのに十分な電圧が電源供給端子間に印加される。もしディスプレイ基板が完全にフラットではないならば、エラストマー導体材料は確実にすべての列に接触しないかも知れず、そのため弱い接触の蓋然性が増加する。この理由から、一度に少数の列だけが接続され、そしてエラストマー導体材料を次々に列に沿って動かし、そしてショートのためのすべての列をチェックするために連続して測定が行われる。適切な列との接触の位置合せは、それぞれの測定前にチェックされる。
【００２８】
ショートが存在していないならば、接続された交互の列だけが発光するであろう。この列の間の列が発光すれば、１つまたは両方の隣接した列にショートがある。ショートが問題の列の右の列に対するものなのか、左の列に対するものなのかを決定するために、電気の導通チェックが、その列と右および左の列との間に対して行われる。列の長さに沿ってショートの位置を定めるために、顕微鏡下で視覚による調査が行われる。
【００２９】
類似の手順が行間のショートを調べるために行われる。再び図１を参照すると、行のショートのテストは、エラストマーストリップ３を使って供給電源の１つの端子に交互の行１２のセットを接続し、エラストマーストリップ２を使って供給電源の他の端子に隣り合う列のセットを接続することを必要とする。エラストマーストリップ３を次々に行に沿って動かし、すべての行をテストする。
【００３０】
再び図１を参照すると、列の開路のテストは、隣り合う列のセットにエラストマーストリップ２を介して供給電源の１つの端子を接続し、隣り合う行のセットにエラストマーストリップ４を介して他の端子を接続することを必要とする。行と列が交差する画素を発光させるのに十分な電圧が端子間に印加される。開路が存在していないならば、すべての画素が発光するだろう。もし、パネルの発光部分における列に開路が存在していれば、その列はその開路を超えて発光しないであろう。列の発光において、不連続に回路位置が記録される。列のそれぞれのセットが接続される間、エラストマーストリップは、列の全長さに沿った開路の位置を定めるために次第に異なる行のセットに動かされる。もしどの列の部分も発光しないならば、エラストマーストリップへの接触点と列の始まりとの間のコネクタ内に開路があることを意味する。この場合、開路の位置は顕微鏡検査によって決定される。列のそれぞれのセットが一旦走査されると、エラストマーストリップ２は次第に動かされ、この過程が繰り返される。
【００３１】
図１に示すように、エラストマー２および４の同じ対を使って列がチェックされたのと同じ方法で、開路に対して行がチェックされる。
【００３２】
パネルの白の輝度が、開路テストと類似の方法でチェックされるが、この場合には、発光エリアの輝度とＣＩＥ色彩座標が測定される。
【００３３】
赤、緑、および青のサブピクセルの個別のセットの色彩純度をテストすることも同じく望ましい。このテストのためには、サブピクセルのセットが列によって規定されるので、あらゆる第３の列にぴったり合う特別なコネクタが使用される。列に沿って次第にコネクタを動かすのに、正確な位置合せツールが使われる。ＣＩＥ色彩座標と輝度は白の輝度測定毎に測定される。
【００３４】
図２を参照すると、本発明の第１の実施形態によるＥＬＤ１３に対する行および／または列電極設計が示されている。導電性の電極延長部ストリップは、ディスプレイの交互に挟み込まれた電極の第１のセット１４と第２のセット１５のために提供される。これらの延長部１４および１５は、ディスプレイ１３の活性領域１３ｂから外方へ延長される。
【００３５】
電極延長部１４の第１のセットは電極延長部１５の第２のセットより遠くに延長されている。電極延長部１４の第１のセットの一部は、それぞれ電気的絶縁パッチ１６をカバーするか、または電気的絶縁パッチ１６によってカバーされる。電気的絶縁パッチ１６は、第１のセットの電極１４の電極延長部ストリップと垂直な方向に配列される。第１の導電性接続ストリップ５は、電極延長部１４の第１のセットとほぼ垂直に、そして絶縁パッチ１６の、電極延長部と反対の側に配列されている。ストリップ５は、交互の電極１５の第２のセットのすべてとの電気的接触状態にあり、第１のセットの交互の電極１４との電気的接触状態にはない。第２の導電性接続ストリップ６は、電極延長部１４および１５とほぼ垂直に、そして電極延長部１５の第２のセットの範囲を越えて配列されている。ストリップ６は、第１のセットの電極延長部１４との電気的接触状態にあり、第２のセットの電極延長部１５との電気的接触状態にはない。
【００３６】
ＥＬＤパネルの電気的テストに続いて、破線１７に沿って切断が行われ、第１および第２の導電性接続ストリップ５および６から電気的に隔離することができる。破線１７は、電極のための永続的なドライバ（駆動手段）を接続できるような延長部の長さが維持されるよう選ばれる。
【００３７】
本発明による列間のショートをチェックするためのテスト手順は、列に対する第１あるいは第２の導電性接続ストリップ５あるいは６のいずれかに亘って供給電源の１つの端子を接続することである。他の電源端子は、行に対する導電性接続ストリップ５および６の両方に同時に接続される。次に、電圧がパネルを発光させるのに十分なだけ印加される。もしショートがないならば、交互の列だけが発光するであろう。もしショートがあるならば、２つの隣接した列が発光するであろう。もし列が隣接した列に対してショートしているならば、他のセットの列に列の接続を変えることによって、ショートが右への列に対するものなのか、左への列に対するものなのかを決定しうる。行または列の一部だけに同時にショートに対するチェックをする必要があるけれども、同時にすべての列をチェックすることは有利である。ディスプレイ基板表面の粗度や不揃いによって制限された数の行または列のみを同時にチェックしうる、従来技術の方法に使われるエラストマー接続を排除することによって、これは可能となる。
【００３８】
本発明を利用して行間のショートをチェックするためのテスト手順は、行と列の接続を交換して、列のショートをチェックすることについての上述の方法と同様に進めることである。
【００３９】
本発明による列または行の開路をチェックするためのテスト手順は、行電極のための導電性接続ストリップ５および６の両方に、供給電源の１つの端子を同時に接続することである。他の供給電源端子は、列のための導電性接続ストリップ５および６の両方に同時に接続される。行と列の発光部および非発光部の間における何らかの不連続な場所によって、開路を位置付けることができ、あるいは、もし全部の行または列が発光していないならば、行または列の延長部が顕微鏡の下で開路について検査される。
【００４０】
白のＣＩＥ色彩座標と輝度の均一性も本発明の接続の仕組み(connection scheme)を使って、行または列の開路に対してテストすることができる。
【００４１】
赤、緑、および青のサブピクセルのセットのＣＩＥ色彩座標と輝度均一性を、図２の実施形態を使って別々にテストすることはできない。別々の赤、緑、および青のサブピクセルの均一性測定を望むならば、図３の代案の実施形態が使える。これは、幾分かは複雑な電極設計を使用するが、ショートと開路テストは、図２と類似の方法で実行できる。
【００４２】
図３を参照すると、行電極設計は図２の第１の実施形態のようである。しかしながら、列電極設計は、ディスプレイのための赤、緑、および青のサブピクセル素子をそれぞれ規定するディスプレイの、挟み込まれた列電極の３つのセットに対する導電性のストリップを有する。３つのセットのそれぞれの電極は、ディスプレイの活性領域から遠ざかるように外方へ延長される導電性の電極延長部１８、１９および２０と重ねられるか、または接続される。第１のセットの電極延長部１８は、第２および第３のセットの電極延長部１９および２０のそれぞれよりも遠くに延長される。第２のセットの電極延長部１９は、第３のセットの電極延長部２０よりも遠くに延長される。
【００４３】
電極の第１および第２のセットに対する電極延長部１８および１９のそれぞれは、第１のセットの絶縁パッチ２１をカバーするか、または第１のセットの絶縁パッチ２１によってカバーされる。電極の第１のセットに対する電極延長部１８のそれぞれは、第２のセットの絶縁パッチ２２をカバーするか、または第２のセットの絶縁パッチ２２によってカバーされる。前記第１のセットの電極１８に関係するこれらのパッチ２１および２２は、共に接合されてもよい。第１および第２のセットの絶縁パッチ２１および２２は、それぞれ
電極延長部ストリップ１８、１９、および１９とほぼ垂直な方向に配列される。
【００４４】
第１の導電性接続ストリップ７は、第１のセットの絶縁パッチ２１の、電極延長部１８、１９、および２０と反対の側において、電極延長部ストリップ１８、１９、および２０とほぼ垂直に配列されている。したがって、ストリップ７は、第３のセットの電極延長部２０との電気的接触状態にあるが、前記第１および第２のセットの電極延長部１８および１９とは電気的接触状態にはない。第２の導電性接続ストリップ８は、第２のセットの絶縁パッチ２２の、第１および第２のセットの電極延長部１８、１９と反対の側において、電極延長部ストリップ１８、１９とほぼ垂直に配列されている。ストリップ８は、第２のセットの電極延長部１９との電気的接触状態にあるが、前記第１および第３のセットの電極延長部１８および２０とは電気的接触状態にはない。第３の導電性接続ストリップ９は、電極延長部ストリップ１８とほぼ垂直に配列されており、第１のセットの電極延長部１８との電気的接触状態にあるが、第２および第３のセットの電極延長部１９および２０とは電気的接触状態にはない。
【００４５】
ＥＬＤパネルの電気的テストに続いて、例えばレーザ切断によって導電性の延長部に切断２３が実施される。この過程は、第１、第２、および第３の導電性接続ストリップ７、８、および９との接続から延長部を電気的に切断する一方で、電極のための永続的なドライバ（駆動手段）を接続できるような延長部の長さが維持されるように実行される。
【００４６】
ショートテストおよび開路テストも行うことができる。図３の実施形態を利用して列間のショートをチェックするためのテスト手順は、列のための第１、あるいは第２、あるいは第３の導電性接続ストリップ７、あるいは８、あるいは９のいずれかに亘って、供給電源の１つの端子を接続することである。他の供給電源端子は、行のための導電性接続ストリップ５および６の両方に同時に接続される。次に、電圧がパネルを発光させるのに十分なだけ印加される。もしショートがないならば、あらゆる第３の列だけが発光するであろう。もし２つの隣り合う列間にショートがあるならば、それらが両方とも発光するであろう。発光していない列間のショートをチェックするために、供給電源の１つの端子が初めに選択されたのとは異なる列の導電性ストリップに接続され、そしてテストが繰り返される。第１の実施形態と同じように、本発明は、テストの接続を変えることなく、すべての列のチェックを容易にする。
【００４７】
開路をテストするための、また白のＣＩＥ色彩座標および輝度均一性をチェックするための手順は、パネルの列７、８、および９に対するすべての３つの接続ストリップを接続し、次に図２の第１の実施形態のための手順のようにして進めることである。
【００４８】
図３の実施形態において、ＣＩＥ色彩座標、および赤、緑、および青のサブピクセルに対する輝度均一性を独立にチェックするための手順は、１つの列の接続ストリップを同時に接続し、そのほかは、白のＣＩＥ色彩座標および輝度均一性に対して上述したように進めることである。
【００４９】
第３の実施形態は第１の実施形態に類似しており、図４に示されている。これは、行および／または列の電極延長部２７および２８をディスプレイパネルの反対の側において交互に配置することを利用する。図４は、交互の列のための延長部２７および２８がディスプレイパネル２４の反対の側に作られる時の、列接続配置を示す。明瞭にするために、行電極は示していない。この電極接触配置が使われるならば、絶縁パッチは必要とされず、そして２つの接続ストリップ２５および２６は、それらが前記第１および第２の電極セットと独立に接続するように、ディスプレイの反対の側における第１のセットの電極２７と、第２のセットの電極２８にほぼ垂直に配置することができる。テストに続いて、ディスプレイの反対端上の破線２９に沿って切断が行われ、列のドライバ（駆動手段）の接続を容易にする。
【００５０】
本発明の電極設計を作ることに関する１つの方法は、無垢の基板上に、一つの印刷ステップで、行のための延長部ストリップを含む第１の（行）電極配列と、上方（列）の電極配列のための延長部ストリップと、を形成することである。次に、圧膜ハイブリッド・マイクロエレクトロニクス技術(thick film hybrid microelectronics art)において知られているような厚膜重ね合せ誘電体材料(thick film crossover dielectric materials)、または他の適切な誘電体材料や方法を使用して、図２または図３に示すような絶縁カバーパッチを形成することができる。次に、導電性のストリップを接続することは、図２または図３に示すように、圧膜ハイブリッド・マイクロエレクトロニクス技術において知られているような厚膜導電性材料、または他の適切な誘電体材料や方法を使用することで適用できる。最後に、ディスプレイ構造と、そして電極の第２の（列）配列は、当業界において知られているように列電極延長部と重ねるように形成することができる。
【００５１】
代案の方法としては、図２または図３に示すように、行電極延長部なしで電極の第１の（行）配列と同時に、接続用導電性ストリップを行と列両方に対して印刷し、次に絶縁パッチを図２または図３に示すように堆積（蒸着）させ、次に行と列の延長部ストリップを図２または図３に示すように印刷する。最後に、ディスプレイ構造と電極の第２の（列）配列とを、上述したように形成することができる。
【００５２】
本発明を理解する者は、本発明の領域と範囲を逸脱することなく、ここに添付された特許請求の範囲から出発するものとして、他の実施の形態またはそれにおける変化を想定することができる。
【図面の簡単な説明】
【００５３】
【図１】従来の技術によるＥＬＤの平面図を示す。
【図２】本発明によるＥＬＤの平面図を示す。
【図３】本発明の第１の実施形態によるカラーＥＬＤの部分的な平面図であって、電極延長部とコネクタの詳細を示す。
【図４】本発明の第２の実施形態によるＥＬＤの部分的な平面図を示す。
【符号の説明】
【００５４】
５、６ 導電性接続ストリップ
７、８、９ 導電性接続ストリップ
１３ エレクトロルミネセント・ディスプレイ（ＥＬＤ）
１４ 電極延長部（第１のセット）
１５ 電極延長部（第２のセット）
１６ 絶縁パッチ
１８ 電極延長部（第１のセット）
１９ 電極延長部（第２のセット）
２０ 電極延長部（第３のセット）
２１ 絶縁パッチ（第１のセット）
２２ 絶縁パッチ（第２のセット）
２４ ディスプレイパネル
２５、２６ 接続ストリップ
２７、２８ 電極延長部
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された行と列に整列される画素のマトリックスと、
少なくとも２セットの電極、即ち画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、前記第１および第２の電極セットの少なくとも１つのものが、第１の長さの電極延長部を持った第１のサブセットと、第２の、より短い長さの電極延長部を持った第２のサブセットとして挟み込まれるようにした電極と、
前記サブセットの電極延長部と垂直な方向で、また前記第２のサブセットの電極延長部との電気的接触状態で一様に延長された第１のコネクタと、
前記第１のサブセットの電極延長部と垂直な方向で、また前記第１のサブセットのみの電極延長部との電気的接触状態で一様に延長された第２のコネクタと、
前記第１のサブセットの前記電極延長部を前記第１のコネクタから電気的に分離する絶縁パッチのセットとを有し、前記コネクタと対応する前記延長部の部分を、前記基板周辺部を刻みとること、または延長部におけるギャップを刻みとることによって除去して、行と列に接続された延長部のその部分をコネクタと電気的接触状態のその部分から電気的に隔離するように、すべての前記コネクタを基板周囲部上に位置付けることを特徴とするエレクトロルミネセント・ディスプレイ（ＥＬＤ）。
【請求項２】
前記第１および第２の電極の他のものが、第３の長さの電極延長部を持った第３のサブセット、および前記第３の長さより短い第４の長さの電極延長部を持った第４のサブセットとして挟み込まれ、
前記ＥＬＤは、
前記第３および第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第３のサブセットの電極延長部と垂直な方向で、また前記第３のサブセットのみの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第３のサブセットの前記電極延長部を前記第３のコネクタから電気的に分離する絶縁パッチの第２のセットと、
をさらに有することを特徴とする請求項１に記載のＥＬＤ。
【請求項３】
基板と、
前記基板上に形成された行と列に整列される画素のマトリックスと、
少なくとも２セットの電極、即ち画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、前記第１および第２の電極セットの少なくとも１つのものが、第１の長さの電極延長部を持った第１のサブセットと、前記第１の長さより短い第２の長さの電極延長部を持った第２のサブセットと、第１または第２の長さより短い第３の長さの電極延長部を持った第３のサブセットとして挟み込まれるようにした電極と、
前記サブセットの電極延長部と垂直な方向で、また前記第３のサブセットの電極延長部との電気的接触状態で一様に延長された第１のコネクタと、
前記第１および第２のサブセットの電極延長部と垂直な方向で、また前記第２のサブセットのみの電極延長部との電気的接触状態で一様に延長された第２のコネクタと、
前記第１のサブセットの電極延長部と垂直な方向で、また前記第１のサブセットのみの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第１および第２のサブセットの前記電極延長部を前記第１のコネクタから電気的に分離する絶縁パッチの第１のセットと、
前記第１のサブセットの前記電極延長部を前記第２のコネクタから電気的に分離する絶縁パッチの第２のセットとを有し、前記コネクタと対応する前記延長部の部分を、前記基板周辺部を刻みとること、または延長部におけるギャップを刻みとることによって除去して、行と列に接続された延長部のその部分をコネクタと電気的接触状態のその部分から電気的に隔離するように、すべての前記コネクタを基板周囲部上に位置付けることを特徴とするエレクトロルミネセント・ディスプレイ（ＥＬＤ）。
【請求項４】
前記第１および第２の電極の他のものが、第４の長さの電極延長部を持った第４のサブセット、および前記第４の長さより短い第５の長さの電極延長部を持った第５のサブセットとして挟み込まれ、
前記ＥＬＤは、
前記第４および第５のサブセットの電極延長部と垂直な方向で、また前記第５のサブセットの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットのみの電極延長部との電気的接触状態で一様に延長された第５のコネクタと、
前記第４のサブセットの前記電極延長部を前記第４のコネクタから電気的に分離する絶縁パッチの第３のセットと、
をさらに有することを特徴とする請求項３に記載のＥＬＤ。
【請求項５】
基板と、
前記基板上に形成された行と列に整列される画素のマトリックスと、
少なくとも２セットの電極、即ち画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、前記第１および第２の電極セットの少なくとも１つのものが、第１のセットの電極延長部を持った第１のサブセットと、前記第２のセットの電極延長部を持った第２のサブセットとして挟み込まれ、また前記第１および第２のセットの電極延長部が、対応する前記電極セットの反対端から延長されるようにした電極と、
前記第１のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で一様に延長された第１のコネクタと、
前記第２のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で一様に延長された第２のコネクタとを有し、前記コネクタと対応する前記延長部の部分を、前記基板周辺部を刻みとること、または延長部におけるギャップを刻みとることによって除去して、行と列に接続された延長部のその部分をコネクタと電気的接触状態のその部分から電気的に隔離するように、すべての前記コネクタを基板周囲部上に位置付けることを特徴とするエレクトロルミネセント・ディスプレイ（ＥＬＤ）。
【請求項６】
前記第１および第２の電極の他のものが、第１の長さの電極延長部を持った第３のサブセット、および第２の、前記第１の長さより短い長さの電極延長部を持った第４のサブセットとして挟み込まれ、
前記ＥＬＤは、
前記第３および第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第３のサブセットの電極延長部と垂直な方向で、また前記第３のサブセットのみの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第３のサブセットの前記電極延長部を前記第３のコネクタから電気的に分離する絶縁パッチのセットと、
をさらに有することを特徴とする請求項５に記載のＥＬＤ。
【請求項７】
前記第１および第２の電極の他のものが、
第１の長さの電極延長部を持った第３のサブセットと、前記第１の長さより短い第２の長さの電極延長部を持った第４のサブセットと、第１または第２の長さより短い第３の長さの電極延長部を持った第５のサブセットとして挟み込まれ、
前記サブセットの電極延長部と垂直な方向で、また前記第５のサブセットの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第３および前記第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットのみの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第３のサブセットの電極延長部と垂直な方向で、また前記第３のサブセットのみの電極延長部との電気的接触状態で一様に延長された第５のコネクタと、
前記第３および第４のサブセットの前記電極延長部を前記第１のコネクタから電気的に分離する絶縁パッチの第１のセットと、
前記第３のサブセットの前記電極延長部を前記第２のコネクタから電気的に分離する絶縁パッチの第２のセットと、
をさらに有することを特徴とする請求項５に記載のＥＬＤ。
【請求項８】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項９】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１０】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１１】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記電極延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１２】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１３】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１４】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１５】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１６】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１７】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１８】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１９】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１】
基板と、
前記基板上に形成された行と列に整列される画素のマトリックスと、
少なくとも２セットの電極、即ち画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、前記第１および第２の電極セットの少なくとも１つのものが、第１の長さの電極延長部を持った第１のサブセットと、第２の、より短い長さの電極延長部を持った第２のサブセットとして挟み込まれるようにした電極と、
前記サブセットの電極延長部と垂直な方向で、また前記第２のサブセットの電極延長部との電気的接触状態で一様に延長された第１のコネクタと、
前記第１のサブセットの電極延長部と垂直な方向で、また前記第１のサブセットのみの電極延長部との電気的接触状態で一様に延長された第２のコネクタと、
前記第１のサブセットの前記電極延長部を前記第１のコネクタから電気的に分離する絶縁パッチのセットとを有し、前記コネクタと対応する前記延長部の部分を、前記基板周辺部を刻みとること、または延長部におけるギャップを刻みとることによって除去して、行と列に接続された延長部のその部分をコネクタと電気的接触状態のその部分から電気的に隔離するように、すべての前記コネクタを基板周囲部上に位置付けることを特徴とするエレクトロルミネセント・ディスプレイ（ＥＬＤ）。
【請求項２】
前記第１および第２の電極の他のものが、第３の長さの電極延長部を持った第３のサブセット、および前記第３の長さより短い第４の長さの電極延長部を持った第４のサブセットとして挟み込まれ、
前記ＥＬＤは、
前記第３および第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第３のサブセットの電極延長部と垂直な方向で、また前記第３のサブセットのみの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第３のサブセットの前記電極延長部を前記第３のコネクタから電気的に分離する絶縁パッチの第２のセットと、
をさらに有することを特徴とする請求項１に記載のＥＬＤ。
【請求項３】
基板と、
前記基板上に形成された行と列に整列される画素のマトリックスと、
少なくとも２セットの電極、即ち画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、前記第１および第２の電極セットの少なくとも１つのものが、第１の長さの電極延長部を持った第１のサブセットと、前記第１の長さより短い第２の長さの電極延長部を持った第２のサブセットと、第１または第２の長さより短い第３の長さの電極延長部を持った第３のサブセットとして挟み込まれるようにした電極と、
前記サブセットの電極延長部と垂直な方向で、また前記第３のサブセットの電極延長部との電気的接触状態で一様に延長された第１のコネクタと、
前記第１および第２のサブセットの電極延長部と垂直な方向で、また前記第２のサブセットのみの電極延長部との電気的接触状態で一様に延長された第２のコネクタと、
前記第１のサブセットの電極延長部と垂直な方向で、また前記第１のサブセットのみの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第１および第２のサブセットの前記電極延長部を前記第１のコネクタから電気的に分離する絶縁パッチの第１のセットと、
前記第１のサブセットの前記電極延長部を前記第２のコネクタから電気的に分離する絶縁パッチの第２のセットとを有し、前記コネクタと対応する前記延長部の部分を、前記基板周辺部を刻みとること、または延長部におけるギャップを刻みとることによって除去して、行と列に接続された延長部のその部分をコネクタと電気的接触状態のその部分から電気的に隔離するように、すべての前記コネクタを基板周囲部上に位置付けることを特徴とするエレクトロルミネセント・ディスプレイ（ＥＬＤ）。
【請求項４】
前記第１および第２の電極の他のものが、第４の長さの電極延長部を持った第４のサブセット、および前記第４の長さより短い第５の長さの電極延長部を持った第５のサブセットとして挟み込まれ、
前記ＥＬＤは、
前記第４および第５のサブセットの電極延長部と垂直な方向で、また前記第５のサブセットの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットのみの電極延長部との電気的接触状態で一様に延長された第５のコネクタと、
前記第４のサブセットの前記電極延長部を前記第４のコネクタから電気的に分離する絶縁パッチの第３のセットと、
をさらに有することを特徴とする請求項３に記載のＥＬＤ。
【請求項５】
基板と、
前記基板上に形成された行と列に整列される画素のマトリックスと、
少なくとも２セットの電極、即ち画素の行を接続するための第１のセット、および画素の列を接続するための第２のセットであって、前記第１および第２の電極セットの少なくとも１つのものが、第１のセットの電極延長部を持った第１のサブセットと、前記第２のセットの電極延長部を持った第２のサブセットとして挟み込まれ、また前記第１および第２のセットの電極延長部が、対応する前記電極セットの反対端から延長されるようにした電極と、
前記第１のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で一様に延長された第１のコネクタと、
前記第２のセットの電極延長部と垂直な方向で、またそれとの電気的接触状態で一様に延長された第２のコネクタとを有し、前記コネクタと対応する前記延長部の部分を、前記基板周辺部を刻みとること、または延長部におけるギャップを刻みとることによって除去して、行と列に接続された延長部のその部分をコネクタと電気的接触状態のその部分から電気的に隔離するように、すべての前記コネクタを基板周囲部上に位置付けることを特徴とするエレクトロルミネセント・ディスプレイ（ＥＬＤ）。
【請求項６】
前記第１および第２の電極の他のものが、第１の長さの電極延長部を持った第３のサブセット、および第２の、前記第１の長さより短い長さの電極延長部を持った第４のサブセットとして挟み込まれ、
前記ＥＬＤは、
前記第３および第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第３のサブセットの電極延長部と垂直な方向で、また前記第３のサブセットのみの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第３のサブセットの前記電極延長部を前記第３のコネクタから電気的に分離する絶縁パッチのセットと、
をさらに有することを特徴とする請求項５に記載のＥＬＤ。
【請求項７】
前記第１および第２の電極の他のものが、
第１の長さの電極延長部を持った第３のサブセットと、前記第１の長さより短い第２の長さの電極延長部を持った第４のサブセットと、第１または第２の長さより短い第３の長さの電極延長部を持った第５のサブセットとして挟み込まれ、
前記サブセットの電極延長部と垂直な方向で、また前記第５のサブセットの電極延長部との電気的接触状態で一様に延長された第３のコネクタと、
前記第３および前記第４のサブセットの電極延長部と垂直な方向で、また前記第４のサブセットのみの電極延長部との電気的接触状態で一様に延長された第４のコネクタと、
前記第３のサブセットの電極延長部と垂直な方向で、また前記第３のサブセットのみの電極延長部との電気的接触状態で一様に延長された第５のコネクタと、
前記第３および第４のサブセットの前記電極延長部を前記第１のコネクタから電気的に分離する絶縁パッチの第１のセットと、
前記第３のサブセットの前記電極延長部を前記第２のコネクタから電気的に分離する絶縁パッチの第２のセットと、
をさらに有することを特徴とする請求項５に記載のＥＬＤ。
【請求項８】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項９】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１０】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１１】
請求項１に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記電極延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１２】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１３】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１４】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１５】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、すべての前記電極延長部と前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、導電体の堆積によってすべての前記コネクタを作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１６】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１７】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記１つのものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記他のものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１８】
請求項３に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【請求項１９】
請求項５に記載のＥＬＤであって、前記ＥＬＤは、
(ｉ) 前記基板上に、導電体の堆積によってすべての前記コネクタを作り、前記基板上に、前記第１および第２の電極セットの前記他のものを作る段階と、
(ｉｉ) 前記基板上に、厚膜誘電体の堆積によってすべての前記絶縁パッチを作る段階と、
(ｉｉｉ)前記基板上に、すべての前記延長部を作る段階と、
(ｉｖ) 前記基板上に、前記画素のマトリックスと前記第１および第２の電極セットの前記１つのものを作る段階と、
を有する方法によって製造されたことを特徴とするＥＬＤ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２００７−５０７８３６（Ｐ２００７−５０７８３６Ａ）
【公表日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００６−５２９５１０（Ｐ２００６−５２９５１０）
【出願日】平成１６年９月２１日（２００４．９．２１）
【国際出願番号】ＰＣＴ／ＣＡ２００４／００１７１６
【国際公開番号】ＷＯ２００５／０３４５８４
【国際公開日】平成１７年４月１４日（２００５．４．１４）
【出願人】（５０５０８９９１３）アイファイアー・テクノロジー・コープ (18)
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公表日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１６年９月２１日（２００４．９．２１）
【国際出願番号】ＰＣＴ／ＣＡ２００４／００１７１６
【国際公開番号】ＷＯ２００５／０３４５８４
【国際公開日】平成１７年４月１４日（２００５．４．１４）
【出願人】（５０５０８９９１３）アイファイアー・テクノロジー・コープ (18)
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]