オーブン制御用の積分回路
【課題】 抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる積分回路を提供する。
【解決手段】 抵抗１、コンデンサ２、オペアンプ３を備える積分器を備え、入力段にクロックのハイ／ローでオン／オフするアナログスイッチ５と、当該クロックを発生させるクロック発生回路４と、クロックの周期Ｔとハイ部分の長さＴ１を制御する制御回路６とを設け、抵抗器１を介してオペアンプ３に入力される入力信号をクロックがハイ部分でのみ入力し、クロックの周期Ｔとハイ部分の長さＴ１を制御回路６で制御可能としたＯＣＸＯのオーブン制御用の積分回路である。
【解決手段】 抵抗１、コンデンサ２、オペアンプ３を備える積分器を備え、入力段にクロックのハイ／ローでオン／オフするアナログスイッチ５と、当該クロックを発生させるクロック発生回路４と、クロックの周期Ｔとハイ部分の長さＴ１を制御する制御回路６とを設け、抵抗器１を介してオペアンプ３に入力される入力信号をクロックがハイ部分でのみ入力し、クロックの周期Ｔとハイ部分の長さＴ１を制御回路６で制御可能としたＯＣＸＯのオーブン制御用の積分回路である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、恒温槽付水晶発振器（ＯＣＸＯ：Oven Controlled Crystal Oscillator）におけるオーブン制御用の積分回路に係り、特に、積分時間に対してより小さい抵抗器及びコンデンサの部品を使用可能とし、部品を変更することなく積分時間を任意に変更できる積分回路に関する。
【背景技術】
【０００２】
［従来の積分回路：図３］
従来の積分回路について図３を参照しながら説明する。図３は、従来の積分回路の構成図である。
従来の積分回路は、図３に示すように、抵抗器１と、コンデンサ２と、オペアンプ３と、入力端子７と、出力端子８とを備えている。
【０００３】
従来の積分回路の接続関係は、入力端子７に抵抗器１が直列に接続されてオペアンプ３の負の入力端子（−）に接続し、オペアンプ３の正の入力端子（＋）は接地され、オペアンプ３の出力端子が出力端子８に接続されている。
また、オペアンプ３の負の入力端子（−）とオペアンプ３の出力端子とがコンデンサ２を介して接続されている。
【０００４】
従来の積分回路では、入力端子７から入力信号が抵抗器１を介してオペアンプ３の負の入力端子（−）に入力され、オペアンプ３で増幅された信号がコンデンサ２に蓄積されて負の入力端子（−）に出力されることで、入力信号が積分されて出力端子８に出力されることになる。
【０００５】
ここで、一般的なオペアンプを用いた積分回路では、積分時間は回路に用いた抵抗器とコンデンサの積で決まる。出力信号電圧をＶｏとし、入力信号電圧をＶｉとし、抵抗器１の抵抗値Ｒ、コンデンサ２の容量Ｃとすると、Ｖｏは以下の式で表される。
Ｖｏ＝−１／（ＣＲ）∫ｖｉｄｔ
尚、ＣＲは、積分時間となる。
【０００６】
積分時間（ＣＲ）を長くするには、Ｃ若しくはＲを大きくしなければならず、部品選択に制約があった。また、積分時間を変更するには抵抗器、コンデンサの部品におけるＣ，Ｒを変更する必要があった。
【０００７】
［関連技術］
尚、関連する先行技術として、特開平０７−２６４００２号公報「積分回路」（ローム株式会社）［特許文献１］、特開平０７−３３６１７３号公報「信号レベル調整装置」（アイワ株式会社）［特許文献２］、特開２０００−０４８１１３号公報「積分方法、積分器、電圧制御発振器及び周波数−電圧変換器」（富士通株式会社）［特許文献３］がある。
【０００８】
特許文献１には、積分部５で積分させる特定時間をタイミング発生回路３からスイッチ４に出力し、スイッチ４はその特定時間オンして整流回路２からの信号を積分部５に出力することが記載されている。
【０００９】
特許文献２には、スイッチ部１２のオン／オフのデューティー比を制御して積分器１３からの出力信号のレベルを調整することが記載されている。
【００１０】
特許文献３には、積分容量２７の積分時間中の一定時間、一定時間パルス発生回路３０で開閉スイッチ回路３１をオフにすることが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０７−２６４００２号公報
【特許文献２】特開平０７−３３６１７３号公報
【特許文献３】特開２０００−０４８１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の積分回路では、積分時間を長くするためには、抵抗器とコンデンサの値を大きくしなければならず、抵抗器等の部品を選択するのに制約を受け、更に、抵抗器とコンデンサの値によって積分時間が決まるため、積分時間を任意にかつ簡易に変更することが難しいという問題点があった。
【００１３】
また、特許文献１では、積分部５で特定時間積分させる構成であって、デューティーサイクルを用いて断続的に積分させるものとはなっていない。
【００１４】
また、特許文献２では、スイッチ部１２のオン／オフのデューティー比を制御して入力信号を調整しているものの、その図２のＡ〜Ｄに示すように、積分器１３は平均波形を求めて出力信号レベルを得るものであって、つまり、オン／オフの短い区間だけで積分しており、長い区間で積分することを予定したものではなく、ＯＣＸＯのオーブン制御用の積分回路に適用できない。
【００１５】
また、特許文献３では、その図１１に示すように、信号の周期によって開閉スイッチ回路３１をオフにする一定時間及びオンになる時間が変動するものであって、ＯＣＸＯのオーブン制御用の積分回路に適用できない。
【００１６】
本発明は上記実情に鑑みて為されたもので、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる積分回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記従来例の問題点を解決するための本発明は、恒温槽付水晶発振器のオーブン制御用に用いられる積分回路であって、一方の入力端子に入力信号が入力され、他方の入力端子が接地されたオペアンプと、オペアンプにおける一方の入力端子の入力側に設けられた抵抗器と、オペアンプにおける一方の入力端子の入力側と出力端子の出力側とを接続するコンデンサと、抵抗器の前段にクロックの周期内のハイ部分でオンとなり、周期内のロー部分でオフとなるスイッチと、スイッチにクロックを生成して出力するクロック発生回路と、クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有することを特徴とする。
【００１８】
本発明は、上記積分回路において、クロックの１周期より長い区間積分を行うものであり、クロックの周期をＴとし、当該周期内のハイ部分の長さをＴ１とした場合に、クロックのデューティーサイクルｓは、Ｔ１／Ｔとなり、制御回路が、デューティーサイクルｓのＴ又はＴ１、若しくはＴとＴ１の両方を変更させて積分時間を変更するようにしたことを特徴とする。
【００１９】
本発明は、上記積分回路において、抵抗器の抵抗値をＲとし、コンデンサの容量値をＣとした場合に、積分時間はデューティーサイクルｓとＲとＣの積を基に決定され、制御回路が、デューティーサイクルｓを変更させて、特定の積分時間に設定することを特徴とする。
【００２０】
本発明は、上記積分回路において、制御回路が、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間からＴとＴ１を演算式により算出することを特徴とする。
【００２１】
本発明は、上記積分回路において、制御回路が、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間に対するＴとＴ１の値を記憶するテーブルを用いて、ＴとＴ１を求めることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、抵抗とコンデンサとオペアンプを備える積分器の入力段に、クロックの周期内のハイ部分でオンとなり、周期内のロー部分でオフとなるスイッチと、スイッチにクロックを生成して出力するクロック発生回路と、クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有する積分回路としているので、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる効果がある。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る積分回路の構成図である。
【図２】入出力の信号状態を示す図である。
【図３】従来の積分回路の構成図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るオーブン制御用の積分回路は、抵抗とコンデンサとオペアンプを備える積分器の入力段に、クロックの周期内のハイ部分でオンとなり、周期内のロー部分でオフとなるスイッチと、スイッチにクロックを生成して出力するクロック発生回路と、クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有する積分回路としているので、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できるものである。
【００２５】
［本積分回路：図１］
本発明の実施の形態に係る積分回路について図１を参照しながら説明する。図１は、本発明の実施の形態に係る積分回路の構成図である。
本発明の実施の形態に係る積分回路（本積分回路）は、図１に示すように、抵抗器１と、コンデンサ２と、オペアンプ３と、クロック発生回路４と、アナログスイッチ５と、制御回路６と、入力端子７と、出力端子８とを備えている。
【００２６】
本積分回路の接続関係は、入力端子７にアナログスイッチ５を介して抵抗器１が直列に接続されてオペアンプ３の負の入力端子（−）に接続し、オペアンプ３の正の入力端子（＋）は接地され、オペアンプ３の出力端子が出力端子８に接続されている。
また、オペアンプ３の負の入力端子（−）とオペアンプ３の出力端子とがコンデンサ２を介して接続されている。
【００２７】
クロック発生回路４は、制御回路６からの指示信号に基づいてクロックを生成し、アナログスイッチ５に提供する。
具体的には、制御回路６からクロックの周期Ｔとクロックのハイ（High）部分の長さＴ１を特定する指示信号が入力され、その指示信号に基づいてクロック発生回路４は、クロックを生成する。
尚、本積分回路は、クロックの１周期より長い区間積分を行うものとなっている。
【００２８】
アナログスイッチ５は、クロック発生回路４から出力されるクロックのハイ（High）部分についてスイッチをオンとして入力端子７と抵抗器１とを接続し、クロックのロー（Low）部分でスイッチをオフとし、入力端子７と抵抗器１の接続を断にする。
つまり、スイッチオンで入力信号が抵抗器１を介してオペアンプ３に入力され、スイッチオフで入力信号がオペアンプ３に入力されないものである。
【００２９】
制御回路６は、クロック発生回路４に対してクロックのハイ部分の長さＴ１（ハイ部分の時間）を特定するための指示信号を出力し、更に、クロックの周期Ｔの長さを特定するための指示信号を出力する。
よって、デューティーサイクル（Duty Cycle）ｓは、ｓ＝Ｔ１／Ｔで求められる。
つまり、制御回路６には、抵抗器１の抵抗値、コンデンサ２の容量値、更に積分時間に基づいて周期Ｔとクロックのハイ部分の長さＴ１を算出する演算式を記憶しており、抵抗器１の値等によってＴとＴ１を算出する処理を行う。特に、本積分装置は、ＯＣＸＯのオーブン制御用の積分装置であるため、入力電圧Ｖｉと出力電圧Ｖｏは安定的な値をとるので、ＴとＴ１を算出することが容易である。
【００３０】
［本積分回路の動作］
本積分回路における動作を説明する。
本制御回路では、抵抗器１の抵抗値、コンデンサ２の容量値、更に積分時間を考慮して、クロックの周期Ｔとハイ部分の長さＴ１が制御回路６で演算される。
つまり、制御回路６には、抵抗器の抵抗値、コンデンサの容量値、積分時間を設定すると、周期Ｔとハイ部分の長さＴ１を演算する演算式を記憶しており、その演算式に従い演算処理を行う。尚、演算式の代わりに、抵抗器の抵抗値等に対応したテーブルにより、ＴとＴ１を求めるようにしてもよい。
【００３１】
制御回路６からクロック発生回路４にＴとＴ１が設定されると、クロック発生回路４は、ＴとＴ１に従ったクロックを生成し、アナログスイッチ５に出力する。
アナログスイッチ５は、クロックにおけるハイ部分でスイッチオンとなり、ロー部分でスイッチオフとなる。従って、クロックのハイ部分の時間でのみ入力信号が抵抗器１を介してオペアンプ３に入力され、積分が行われることになる。
【００３２】
［入出力の信号状態：図２］
次に、本積分回路における入力信号、クロック、出力信号の状態について図２を参照しながら説明する。図２は、入出力の信号状態を示す図である。
入力信号は、図２（ａ）に示すように、本積分回路がＯＣＸＯのオーブン制御用の積分回路であるので、比較的安定したＤＣ成分の電圧となる。
また、クロックは、図２（ｂ）に示すように、制御回路６から周期Ｔとハイ部分の長さＴ１が設定され、クロック発生回路４からクロックが出力される。
そして、出力信号は、図２（ｃ）に示すように、クロックのハイ部分の間だけ入力信号を積分し、ロー部分は入力信号の積分を行わないものであるから、階段状の信号となる。
【００３３】
［本積分回路の特徴］
本積分回路の構成とすることで、アナログスイッチ５がクロックのハイ部分（Ｔ１）でオンとなり、ロー部分（Ｔ−Ｔ１）でオフとなるため、出力信号電圧Ｖｏは、以下の式で表される。ここで、ｓ（デューティーサイクル）＝Ｔ１／Ｔ＜１である。
Ｖｏ＝−ｓ／（ＣＲ）∫ｖｉｄｔ
【００３４】
よって、本積分回路では、コンデンサ２に充電される平均電流がクロックのデューティーサイクル（ｓ＝Ｔ１／Ｔ＜１）倍となり、積分時間が１／ｓ（＝Ｔ／Ｔ１＞１）倍に延びる。
また、従来の積分回路と同一の積分時間を実現するためには、抵抗器１の抵抗値Ｒとコンデンサ２の容量値Ｃの積（ＲＣ）がｓ（＝Ｔ１／Ｔ＜１）倍で済むことになり、抵抗器１又はコンデンサ２を小型化して値の小さい部品を用いることが可能となる。
【００３５】
また、本積分回路によれば、抵抗器１とコンデンサ２の値を変更することなく、クロックのデューティーサイクルを変更することで、積分時間を変更することが可能となる。
【００３６】
［実施の形態の効果］
本積分回路によれば、入力段にクロックのハイ／ローでオン／オフするアナログスイッチ５と、当該クロックを発生させるクロック発生回路４と、クロックの周期とハイ部分の長さを制御する制御回路６とを設け、抵抗器１を介してオペアンプ３に入力される入力信号をクロックがハイ部分でのみ入力し、クロックの周期とハイ部分の長さを制御回路６で制御可能としたことで、積分時間を従来の積分回路より長くでき、更に、抵抗器１の抵抗値とコンデンサ２の容量値に制約されることなく、積分時間を可変にできる効果がある。
【産業上の利用可能性】
【００３７】
本発明は、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる積分回路に好適である。
【符号の説明】
【００３８】
１…抵抗器、 ２…コンデンサ、 ３…オペアンプ、 ４…クロック発生回路、 ５…アナログスイッチ、 ６…制御回路
【技術分野】
【０００１】
本発明は、恒温槽付水晶発振器（ＯＣＸＯ：Oven Controlled Crystal Oscillator）におけるオーブン制御用の積分回路に係り、特に、積分時間に対してより小さい抵抗器及びコンデンサの部品を使用可能とし、部品を変更することなく積分時間を任意に変更できる積分回路に関する。
【背景技術】
【０００２】
［従来の積分回路：図３］
従来の積分回路について図３を参照しながら説明する。図３は、従来の積分回路の構成図である。
従来の積分回路は、図３に示すように、抵抗器１と、コンデンサ２と、オペアンプ３と、入力端子７と、出力端子８とを備えている。
【０００３】
従来の積分回路の接続関係は、入力端子７に抵抗器１が直列に接続されてオペアンプ３の負の入力端子（−）に接続し、オペアンプ３の正の入力端子（＋）は接地され、オペアンプ３の出力端子が出力端子８に接続されている。
また、オペアンプ３の負の入力端子（−）とオペアンプ３の出力端子とがコンデンサ２を介して接続されている。
【０００４】
従来の積分回路では、入力端子７から入力信号が抵抗器１を介してオペアンプ３の負の入力端子（−）に入力され、オペアンプ３で増幅された信号がコンデンサ２に蓄積されて負の入力端子（−）に出力されることで、入力信号が積分されて出力端子８に出力されることになる。
【０００５】
ここで、一般的なオペアンプを用いた積分回路では、積分時間は回路に用いた抵抗器とコンデンサの積で決まる。出力信号電圧をＶｏとし、入力信号電圧をＶｉとし、抵抗器１の抵抗値Ｒ、コンデンサ２の容量Ｃとすると、Ｖｏは以下の式で表される。
Ｖｏ＝−１／（ＣＲ）∫ｖｉｄｔ
尚、ＣＲは、積分時間となる。
【０００６】
積分時間（ＣＲ）を長くするには、Ｃ若しくはＲを大きくしなければならず、部品選択に制約があった。また、積分時間を変更するには抵抗器、コンデンサの部品におけるＣ，Ｒを変更する必要があった。
【０００７】
［関連技術］
尚、関連する先行技術として、特開平０７−２６４００２号公報「積分回路」（ローム株式会社）［特許文献１］、特開平０７−３３６１７３号公報「信号レベル調整装置」（アイワ株式会社）［特許文献２］、特開２０００−０４８１１３号公報「積分方法、積分器、電圧制御発振器及び周波数−電圧変換器」（富士通株式会社）［特許文献３］がある。
【０００８】
特許文献１には、積分部５で積分させる特定時間をタイミング発生回路３からスイッチ４に出力し、スイッチ４はその特定時間オンして整流回路２からの信号を積分部５に出力することが記載されている。
【０００９】
特許文献２には、スイッチ部１２のオン／オフのデューティー比を制御して積分器１３からの出力信号のレベルを調整することが記載されている。
【００１０】
特許文献３には、積分容量２７の積分時間中の一定時間、一定時間パルス発生回路３０で開閉スイッチ回路３１をオフにすることが記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０７−２６４００２号公報
【特許文献２】特開平０７−３３６１７３号公報
【特許文献３】特開２０００−０４８１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の積分回路では、積分時間を長くするためには、抵抗器とコンデンサの値を大きくしなければならず、抵抗器等の部品を選択するのに制約を受け、更に、抵抗器とコンデンサの値によって積分時間が決まるため、積分時間を任意にかつ簡易に変更することが難しいという問題点があった。
【００１３】
また、特許文献１では、積分部５で特定時間積分させる構成であって、デューティーサイクルを用いて断続的に積分させるものとはなっていない。
【００１４】
また、特許文献２では、スイッチ部１２のオン／オフのデューティー比を制御して入力信号を調整しているものの、その図２のＡ〜Ｄに示すように、積分器１３は平均波形を求めて出力信号レベルを得るものであって、つまり、オン／オフの短い区間だけで積分しており、長い区間で積分することを予定したものではなく、ＯＣＸＯのオーブン制御用の積分回路に適用できない。
【００１５】
また、特許文献３では、その図１１に示すように、信号の周期によって開閉スイッチ回路３１をオフにする一定時間及びオンになる時間が変動するものであって、ＯＣＸＯのオーブン制御用の積分回路に適用できない。
【００１６】
本発明は上記実情に鑑みて為されたもので、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる積分回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記従来例の問題点を解決するための本発明は、恒温槽付水晶発振器のオーブン制御用に用いられる積分回路であって、一方の入力端子に入力信号が入力され、他方の入力端子が接地されたオペアンプと、オペアンプにおける一方の入力端子の入力側に設けられた抵抗器と、オペアンプにおける一方の入力端子の入力側と出力端子の出力側とを接続するコンデンサと、抵抗器の前段にクロックの周期内のハイ部分でオンとなり、周期内のロー部分でオフとなるスイッチと、スイッチにクロックを生成して出力するクロック発生回路と、クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有することを特徴とする。
【００１８】
本発明は、上記積分回路において、クロックの１周期より長い区間積分を行うものであり、クロックの周期をＴとし、当該周期内のハイ部分の長さをＴ１とした場合に、クロックのデューティーサイクルｓは、Ｔ１／Ｔとなり、制御回路が、デューティーサイクルｓのＴ又はＴ１、若しくはＴとＴ１の両方を変更させて積分時間を変更するようにしたことを特徴とする。
【００１９】
本発明は、上記積分回路において、抵抗器の抵抗値をＲとし、コンデンサの容量値をＣとした場合に、積分時間はデューティーサイクルｓとＲとＣの積を基に決定され、制御回路が、デューティーサイクルｓを変更させて、特定の積分時間に設定することを特徴とする。
【００２０】
本発明は、上記積分回路において、制御回路が、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間からＴとＴ１を演算式により算出することを特徴とする。
【００２１】
本発明は、上記積分回路において、制御回路が、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間に対するＴとＴ１の値を記憶するテーブルを用いて、ＴとＴ１を求めることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、抵抗とコンデンサとオペアンプを備える積分器の入力段に、クロックの周期内のハイ部分でオンとなり、周期内のロー部分でオフとなるスイッチと、スイッチにクロックを生成して出力するクロック発生回路と、クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有する積分回路としているので、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる効果がある。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る積分回路の構成図である。
【図２】入出力の信号状態を示す図である。
【図３】従来の積分回路の構成図である。
【発明を実施するための形態】
【００２４】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るオーブン制御用の積分回路は、抵抗とコンデンサとオペアンプを備える積分器の入力段に、クロックの周期内のハイ部分でオンとなり、周期内のロー部分でオフとなるスイッチと、スイッチにクロックを生成して出力するクロック発生回路と、クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有する積分回路としているので、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できるものである。
【００２５】
［本積分回路：図１］
本発明の実施の形態に係る積分回路について図１を参照しながら説明する。図１は、本発明の実施の形態に係る積分回路の構成図である。
本発明の実施の形態に係る積分回路（本積分回路）は、図１に示すように、抵抗器１と、コンデンサ２と、オペアンプ３と、クロック発生回路４と、アナログスイッチ５と、制御回路６と、入力端子７と、出力端子８とを備えている。
【００２６】
本積分回路の接続関係は、入力端子７にアナログスイッチ５を介して抵抗器１が直列に接続されてオペアンプ３の負の入力端子（−）に接続し、オペアンプ３の正の入力端子（＋）は接地され、オペアンプ３の出力端子が出力端子８に接続されている。
また、オペアンプ３の負の入力端子（−）とオペアンプ３の出力端子とがコンデンサ２を介して接続されている。
【００２７】
クロック発生回路４は、制御回路６からの指示信号に基づいてクロックを生成し、アナログスイッチ５に提供する。
具体的には、制御回路６からクロックの周期Ｔとクロックのハイ（High）部分の長さＴ１を特定する指示信号が入力され、その指示信号に基づいてクロック発生回路４は、クロックを生成する。
尚、本積分回路は、クロックの１周期より長い区間積分を行うものとなっている。
【００２８】
アナログスイッチ５は、クロック発生回路４から出力されるクロックのハイ（High）部分についてスイッチをオンとして入力端子７と抵抗器１とを接続し、クロックのロー（Low）部分でスイッチをオフとし、入力端子７と抵抗器１の接続を断にする。
つまり、スイッチオンで入力信号が抵抗器１を介してオペアンプ３に入力され、スイッチオフで入力信号がオペアンプ３に入力されないものである。
【００２９】
制御回路６は、クロック発生回路４に対してクロックのハイ部分の長さＴ１（ハイ部分の時間）を特定するための指示信号を出力し、更に、クロックの周期Ｔの長さを特定するための指示信号を出力する。
よって、デューティーサイクル（Duty Cycle）ｓは、ｓ＝Ｔ１／Ｔで求められる。
つまり、制御回路６には、抵抗器１の抵抗値、コンデンサ２の容量値、更に積分時間に基づいて周期Ｔとクロックのハイ部分の長さＴ１を算出する演算式を記憶しており、抵抗器１の値等によってＴとＴ１を算出する処理を行う。特に、本積分装置は、ＯＣＸＯのオーブン制御用の積分装置であるため、入力電圧Ｖｉと出力電圧Ｖｏは安定的な値をとるので、ＴとＴ１を算出することが容易である。
【００３０】
［本積分回路の動作］
本積分回路における動作を説明する。
本制御回路では、抵抗器１の抵抗値、コンデンサ２の容量値、更に積分時間を考慮して、クロックの周期Ｔとハイ部分の長さＴ１が制御回路６で演算される。
つまり、制御回路６には、抵抗器の抵抗値、コンデンサの容量値、積分時間を設定すると、周期Ｔとハイ部分の長さＴ１を演算する演算式を記憶しており、その演算式に従い演算処理を行う。尚、演算式の代わりに、抵抗器の抵抗値等に対応したテーブルにより、ＴとＴ１を求めるようにしてもよい。
【００３１】
制御回路６からクロック発生回路４にＴとＴ１が設定されると、クロック発生回路４は、ＴとＴ１に従ったクロックを生成し、アナログスイッチ５に出力する。
アナログスイッチ５は、クロックにおけるハイ部分でスイッチオンとなり、ロー部分でスイッチオフとなる。従って、クロックのハイ部分の時間でのみ入力信号が抵抗器１を介してオペアンプ３に入力され、積分が行われることになる。
【００３２】
［入出力の信号状態：図２］
次に、本積分回路における入力信号、クロック、出力信号の状態について図２を参照しながら説明する。図２は、入出力の信号状態を示す図である。
入力信号は、図２（ａ）に示すように、本積分回路がＯＣＸＯのオーブン制御用の積分回路であるので、比較的安定したＤＣ成分の電圧となる。
また、クロックは、図２（ｂ）に示すように、制御回路６から周期Ｔとハイ部分の長さＴ１が設定され、クロック発生回路４からクロックが出力される。
そして、出力信号は、図２（ｃ）に示すように、クロックのハイ部分の間だけ入力信号を積分し、ロー部分は入力信号の積分を行わないものであるから、階段状の信号となる。
【００３３】
［本積分回路の特徴］
本積分回路の構成とすることで、アナログスイッチ５がクロックのハイ部分（Ｔ１）でオンとなり、ロー部分（Ｔ−Ｔ１）でオフとなるため、出力信号電圧Ｖｏは、以下の式で表される。ここで、ｓ（デューティーサイクル）＝Ｔ１／Ｔ＜１である。
Ｖｏ＝−ｓ／（ＣＲ）∫ｖｉｄｔ
【００３４】
よって、本積分回路では、コンデンサ２に充電される平均電流がクロックのデューティーサイクル（ｓ＝Ｔ１／Ｔ＜１）倍となり、積分時間が１／ｓ（＝Ｔ／Ｔ１＞１）倍に延びる。
また、従来の積分回路と同一の積分時間を実現するためには、抵抗器１の抵抗値Ｒとコンデンサ２の容量値Ｃの積（ＲＣ）がｓ（＝Ｔ１／Ｔ＜１）倍で済むことになり、抵抗器１又はコンデンサ２を小型化して値の小さい部品を用いることが可能となる。
【００３５】
また、本積分回路によれば、抵抗器１とコンデンサ２の値を変更することなく、クロックのデューティーサイクルを変更することで、積分時間を変更することが可能となる。
【００３６】
［実施の形態の効果］
本積分回路によれば、入力段にクロックのハイ／ローでオン／オフするアナログスイッチ５と、当該クロックを発生させるクロック発生回路４と、クロックの周期とハイ部分の長さを制御する制御回路６とを設け、抵抗器１を介してオペアンプ３に入力される入力信号をクロックがハイ部分でのみ入力し、クロックの周期とハイ部分の長さを制御回路６で制御可能としたことで、積分時間を従来の積分回路より長くでき、更に、抵抗器１の抵抗値とコンデンサ２の容量値に制約されることなく、積分時間を可変にできる効果がある。
【産業上の利用可能性】
【００３７】
本発明は、抵抗器の抵抗値、コンデンサの容量に制約されず、積分時間を長くすることができ、更に、当該積分時間を任意に変更できる積分回路に好適である。
【符号の説明】
【００３８】
１…抵抗器、 ２…コンデンサ、 ３…オペアンプ、 ４…クロック発生回路、 ５…アナログスイッチ、 ６…制御回路
【特許請求の範囲】
【請求項１】
恒温槽付水晶発振器のオーブン制御用に用いられる積分回路であって、
一方の入力端子に入力信号が入力され、他方の入力端子が接地されたオペアンプと、
前記オペアンプにおける前記一方の入力端子の入力側に設けられた抵抗器と、
前記オペアンプにおける前記一方の入力端子の入力側と出力端子の出力側とを接続するコンデンサと、
前記抵抗器の前段にクロックの周期内のハイ部分でオンとなり、前記周期内のロー部分でオフとなるスイッチと、
前記スイッチにクロックを生成して出力するクロック発生回路と、
前記クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有することを特徴とする積分回路。
【請求項２】
積分回路は、クロックの１周期より長い区間積分を行うものであり、
クロックの周期をＴとし、当該周期内のハイ部分の長さをＴ１とした場合に、クロックのデューティーサイクルｓは、Ｔ１／Ｔとなり、
制御回路は、前記デューティーサイクルｓのＴ又はＴ１、若しくはＴとＴ１の両方を変更させて積分時間を変更するようにしたことを特徴とする請求項１記載の積分回路。
【請求項３】
抵抗器の抵抗値をＲとし、コンデンサの容量値をＣとした場合に、積分時間はデューティーサイクルｓとＲとＣの積を基に決定され、
制御回路は、前記デューティーサイクルｓを変更させて、特定の積分時間に設定することを特徴とする請求項２記載の積分回路。
【請求項４】
制御回路は、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間からＴとＴ１を演算式により算出することを特徴とする請求項３記載の積分回路。
【請求項５】
制御回路は、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間に対するＴとＴ１の値を記憶するテーブルを用いて、ＴとＴ１を求めることを特徴とする請求項３記載の積分回路。
【請求項１】
恒温槽付水晶発振器のオーブン制御用に用いられる積分回路であって、
一方の入力端子に入力信号が入力され、他方の入力端子が接地されたオペアンプと、
前記オペアンプにおける前記一方の入力端子の入力側に設けられた抵抗器と、
前記オペアンプにおける前記一方の入力端子の入力側と出力端子の出力側とを接続するコンデンサと、
前記抵抗器の前段にクロックの周期内のハイ部分でオンとなり、前記周期内のロー部分でオフとなるスイッチと、
前記スイッチにクロックを生成して出力するクロック発生回路と、
前記クロック発生回路で生成されるクロックの周期、当該周期内のハイ部分の長さを指示する制御回路とを有することを特徴とする積分回路。
【請求項２】
積分回路は、クロックの１周期より長い区間積分を行うものであり、
クロックの周期をＴとし、当該周期内のハイ部分の長さをＴ１とした場合に、クロックのデューティーサイクルｓは、Ｔ１／Ｔとなり、
制御回路は、前記デューティーサイクルｓのＴ又はＴ１、若しくはＴとＴ１の両方を変更させて積分時間を変更するようにしたことを特徴とする請求項１記載の積分回路。
【請求項３】
抵抗器の抵抗値をＲとし、コンデンサの容量値をＣとした場合に、積分時間はデューティーサイクルｓとＲとＣの積を基に決定され、
制御回路は、前記デューティーサイクルｓを変更させて、特定の積分時間に設定することを特徴とする請求項２記載の積分回路。
【請求項４】
制御回路は、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間からＴとＴ１を演算式により算出することを特徴とする請求項３記載の積分回路。
【請求項５】
制御回路は、抵抗器の抵抗値Ｒ、コンデンサの容量値Ｃ及び積分時間に対するＴとＴ１の値を記憶するテーブルを用いて、ＴとＴ１を求めることを特徴とする請求項３記載の積分回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−４９７５５（Ｐ２０１２−４９７５５Ａ）
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願番号】特願２０１０−１８９０５１（Ｐ２０１０−１８９０５１）
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２４年３月８日（２０１２．３．８）
【国際特許分類】
【出願日】平成２２年８月２６日（２０１０．８．２６）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]