コンデンサマイクロフォン用増幅装置
【課題】 入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量が向上したコンデンサマイクロフォン用増幅装置を提供する。
【解決手段】 コンデンサマイクロフォン２１から出力される音圧信号が反転入力端子１に入力され、直流バイアス電圧が非反転入力端子２に印加される差動増幅器２０と、差動増幅器２０の出力端子３と差動増幅器２０の反転入力端子１との間に接続されたコンデンサ２４と、差動増幅器２０の出力端子３と差動増幅器２０の反転入力端子１との間にコンデンサ２４に並列に接続された抵抗素子２３と、差動増幅器２０の出力端子３と差動増幅器２０の反転入力端子１との間にコンデンサ２４に並列に接続された双方向ダイオード特性を有するＥＳＤ保護素子２５と、を備える。
【解決手段】 コンデンサマイクロフォン２１から出力される音圧信号が反転入力端子１に入力され、直流バイアス電圧が非反転入力端子２に印加される差動増幅器２０と、差動増幅器２０の出力端子３と差動増幅器２０の反転入力端子１との間に接続されたコンデンサ２４と、差動増幅器２０の出力端子３と差動増幅器２０の反転入力端子１との間にコンデンサ２４に並列に接続された抵抗素子２３と、差動増幅器２０の出力端子３と差動増幅器２０の反転入力端子１との間にコンデンサ２４に並列に接続された双方向ダイオード特性を有するＥＳＤ保護素子２５と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサマイクロフォン用増幅装置に関し、特にＥＳＤ（Electrostatic Discharge：静電気放電）保護機能を備えたものに関する。
【背景技術】
【０００２】
内部インピーダンスの高い信号源として音圧センサなどの容量性の信号源が知られている。容量性の信号原たる音圧センサの代表例として、コンデンサマイクロフォンが知られている。コンデンサマイクロフォンは、振動板と電極とを向き合わせ、電極に外部から電圧を印加して帯電させるよう構成されている。この構成により、音圧による振動板の変位が振動板と電極との間の静電容量を変化させ、ひいては振動板と電極との間の電位を変化させる。コンデンサマイクロフォンは、この電位変化を電気信号として取り出すことで音（音圧）を電気信号に変換している。
【０００３】
このようなコンデンサマイクロフォン用の従来の増幅装置として、例えば、特許文献１に記載されたものが知られている。図１０は、この従来の増幅装置の構成を示す回路図である。図１０に示すように、この増幅装置においては、オペアンプ１０１の反転入力端子にコンデンサマイクロフォン１００からの入力信号が印加され、オペアンプ１０１の非反転入力端子に直流バイアス源１０７からの直流バイアス電圧が印加される。そして、オペアンプ１０１の反転入力端子と出力端子１０２との間に、互いに並列にコンデンサ１０３と抵抗１０４とが接続されている。この構成によれば、寄生容量１０６の影響を受けずにコンデンサマイクロフォン１００からの入力信号を増幅することができると特許文献１に記載されている。なお、符号１０５は、マイクバイアス源である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０２８８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、携帯電話などの小型携帯機器にはエレクトレットコンデンサマイクロフォン（ＥＣＭ）がよく使われている。ＥＣＭは、高分子材料などの誘電体内部に半永久的な分極を起こさせて表面に電荷を保持させたエレクトレットをコンデンサマイクロフォンの電極に用いることで、外部からの電圧印加を不要としたものである。
【０００６】
ＥＣＭの感度や特性は、振動板と電極との間の静電容量に依存し、ＥＣＭの出力は振動板の振幅に比例する。ＥＣＭの静電容量は振動板及び電極の大きさとその間の構造とに依存し、一般には、数ｐＦから数１０ｐＦである。また、周波数特性は、負荷抵抗が大きいほど、より低い周波数から平坦になる。従って、音声帯域（２０Ｈｚ〜２０ｋＨｚ）において周波数特性を平坦にするためには、負荷抵抗を極めて大きな値にする必要がある。そこで、ＥＣＭの負荷抵抗には、入力インピーダンスが極めて高い電界効果トランジスタ又はオペアンプが使用される。その一方、入力インピーダンスが高すぎると、ＥＣＭへの電源投入後や大音声感知後に所望のＤＣ動作電圧に戻る応答時間が遅くなるという問題が生じるため、一般には、入力インピーダンスは数ＧΩから数１０ＧΩに設定される。
【０００７】
そこで、ＥＣＭの負荷抵抗として、例えば図１０に示す従来の増幅装置を用いると、オペアンプの高い入力インピーダンスにより、音声帯域まで周波数特性が平坦となり、かつ入力インピーダンスを数ＧΩから数１０ＧΩに設定することで、ＥＣＭへの電源投入後や大音声感知後の応答時間を早めて所望の電気的特性を実現できると考えられる。従って、従来のように構成された増幅装置は、ＥＣＭに要求される所望の電気的特性を満たすと言える。
【０００８】
しかし、ＥＣＭに限らずコンデンサマイクロフォン用の増幅装置のアセンブリ工程においては、ＥＳＤ（Electrostatic Discharge：静電気放電）が発生する場合があり、その対策が必要とされる。ところが、従来のように構成された増幅装置では、反転入力端子１にＥＳＤが発生した場合、その静電気を逃す経路は、抵抗１０４を介してオペアンプ１０１の出力端子１０２に抜ける電流経路しかない。そのため、瞬間的に静電気放電が発生した場合、抵抗１０４に高電圧がかかることになる。この高電圧が、抵抗１０４の耐圧、コンデンサ１０３の耐圧、もしくはオペアンプ１０１の入力トランジスタ（例えば、ＭＯＳトランジスタ）の耐圧（ゲート耐圧）を越えると、これらが破壊されてしまう。
【０００９】
一方、ＥＳＤ破壊を防止するために、反転入力端子と接地端子との間、もしくは反転入力端子と電源端子との間にダイオード等のＥＳＤ保護素子を接続すると、増幅装置の入力インピーダンスが低下してしまう。入力インピーダンスが低下すると、増幅装置の特性が悪化する。このため、ＥＳＤ保護素子のような入力インピーダンスを低下させる素子を反転入力端子と接地端子もしくは電源端子との間に接続することはできない。
【００１０】
もし、ＥＳＤ保護素子を設けないこととすると、反転入力端子は極めてＥＳＤ耐量が低くなる。その結果、反転入力端子にＥＣＭが接続され、ＥＣＭモジュールとして構成された場合、モジュール外部には露出しないが、その製造の過程ではＥＳＤ破壊に十分に注意するために特別な取り扱いや工程管理が必要となり、製造方法が非常に煩雑となる。
【００１１】
なお、この課題は、上述のように、ＥＣＭ用の増幅装置には限らず、コンデンサマイクロフォン用の増幅装置にも共通する課題である。
【００１２】
本発明は上記従来の問題点を解決するためになされたもので、入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量が向上したコンデンサマイクロフォン用増幅装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係るコンデンサマイクロフォン用増幅装置は、コンデンサマイクロフォンから出力される音圧信号が反転入力端子に入力され、直流バイアス電圧が非反転入力端子に印加される差動増幅器と、前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に接続されたコンデンサと、前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された抵抗素子と、 前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された双方向ダイオード特性を有するＥＳＤ保護素子と、を備える。
【００１４】
この構成によれば、入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量を向上させることができる。その結果、製造上の特別な取り扱いや管理が不要となり、製造のリードタイム短縮、コスト削減を図ることが可能である。
【００１５】
ＥＳＤ保護素子が、オン電流の通流方向が互いに逆になるよう接続された一対のダイオードで構成されていてもよい。
【００１６】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のＭＯＳトランジスタで構成されていてもよい。
【００１７】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のバイポーラトランジスタで構成されていてもよい。
【００１８】
前記差動増幅器が、オペアンプであってもよい。
【００１９】
前記差動増幅器が、ＭＯＳトランジスタを増幅素子として用いて構成されていてもよい。
【００２０】
前記コンデンサマイクロフォンが、エレクトレットコンデンサマイクロフォンであってもよい。
【００２１】
この構成により、外部からの電圧印加を不要とし、携帯電話などの小型携帯機器に用いることができる。
【００２２】
前記コンデンサマイクロフォンが、ＭＥＭＳマイクロフォンであってもよい。
【００２３】
この構成によれば、半永久的な分極を起こさせて表面電荷を保持させたエレクトレットを電極に用いることで、外部からの電圧印加を不要とし、携帯電話などの小型携帯機器に用いることができる。また、エレクトレットを無機材料で作製でき、耐熱性に優れ、リフロー実装が可能となる。さらに、ＥＣＭに比べ、部品数が削減でき、コストを削減できる。
【発明の効果】
【００２４】
本発明は以上のように構成され、コンデンサマイクロフォン用増幅装置において、入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量が向上するという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】図１は本発明の実施形態１に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図２】図２は、図１のコンデンサマイクロフォン用増幅装置のＥＳＤ保護素子が有するダイオード特性を示すグラフである。
【図３】図３は、図１のコンデンサマイクロフォン用増幅装置におけるＥＳＤ保護素子の構成例を示す回路図である。
【図４】図４は、図１のコンデンサマイクロフォン用増幅装置におけるオペアンプの構成例を示す回路図である。
【図５】図５はオペアンプの反転入力端子に静電気放電が発生した場合の電流放出経路を示す図である。
【図６】図６はオペアンプの反転入力端子に静電気放電が発生した場合の電流放出経路を示す図である。
【図７】図７は本発明の実施形態２に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図８】図８は本発明の実施形態３に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図９】図９は本発明の実施形態４に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図１０】図１０は従来のコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では、全ての図を通じて、同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２７】
（実施の形態１）
図１は本発明の実施形態１に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００２８】
［構成］
図１に示すように、本実施の形態１のコンデンサマイクロフォン用増幅装置は、作動増幅器２０を増幅素子として備えている。差動増幅器２０は、例えば、オペアンプ（演算増幅器）で構成される。以下では、差動増幅器２０がオペアンプで構成される場合を例に取って説明する。オペアンプ２０の反転入力端子１はコンデンサマイクロフォン２１に接続される。コンデンサマイクロフォン２１は、例えば、ＥＣＭ、ＭＥＭＳマイクロフォン、一般のコンデンサマイクロフォン等で構成される。以下では、コンデンサマイクロフォン２１がＥＣＭで構成される場合を例に取って説明する。オペアンプ２０の反転入力端子１にはＥＣＭ２１から出力される音圧信号（電圧信号）が入力（印加）される。オペアンプ２０の非反転入力端子２は、直流バイアス電源２２に接続され、非反転入力端子２に直流バイアス電源２２によって直流バイアス電圧が印加される。オペアンプ２０の出力端子３と反転入力端子１との間には、コンデンサ２４と、抵抗素子２３と、ＥＳＤ保護素子２５とが互いに並列に接続されている。ＥＳＤ保護素子２５は双方向ダイオード特性を有するように構成されている。
【００２９】
そして、このコンデンサマイクロフォン用増幅器の入力インピーダンスは、音声信号帯域（２０Ｈｚ〜２０ｋＨｚ）において周波数特性を平坦にし、かつ電源投入後に所望のＤＣ電圧に戻る応答時間を適宜選択することにより、数ＧΩから数１０ＧΩに設定される。
【００３０】
＜ＥＳＤ保護素子の構成＞
図２は、図１のコンデンサマイクロフォン用増幅装置のＥＳＤ保護素子が有するダイオード特性を示すグラフである。図２において、横軸はダイオードのアノードとカソードとの間に印加される電圧（バイアス電圧）Ｖを表し、縦軸はダイオードに流れる電流Ｉを表している。このダイオードの電圧Ｖ−電流Ｉ特性においては、順電圧（カソードを基準としてアノードが正になる電圧）が増大するに連れて、電流Ｉ（順電流Ｉ１）は、順電圧Ｖがオン電圧Ｖｏｎになるまでは殆んど流れず、順電圧Ｖがオン電圧Ｖｏｎになると急激に増大するように変化する。一方、逆電圧（カソードを基準としてアノードが負になる電圧）Ｖが増大する（絶対値が増大する）に連れて、電流Ｉ（逆電流Ｉ２）は、逆電圧Ｖがブレークダウン電圧Ｖｂｄになるまでは殆んど流れず、逆電圧Ｖがブレークダウン電圧Ｖｂｄになると急激に増大する（絶対値が増大する）ように変化する。このようなダイオードの電圧Ｖ−電流Ｉ特性は、いわゆる「ダイオード特性」として周知である。この「ダイオード特性」は、換言すると、順電圧が印加される領域（順方向）と逆電圧が印加される領域（逆方向）とのいずれにおいても、印加される電圧Ｖの絶対値が増大するに連れて、電流Ｉの絶対値は、電圧Ｖの絶対値が特定の電圧（オン電圧Ｖｏｎ又はブレークダウン電圧Ｖｂｄ：以下、導通電圧という。）の絶対値になるまでは殆んど流れず、電圧Ｖの絶対値が導通電圧の絶対値になると急激に増大するように変化する。本発明においてＥＳＤ保護素子２５が持つべき「双方向ダイオード特性」とは、ＥＳＤ保護素子２５の２つの通電方向のいずれにおいても、この「ダイオード特性」のように、「印加される電圧Ｖの絶対値が増大するに連れて、電流Ｉの絶対値は、電圧Ｖの絶対値が導通電圧（オン電圧Ｖｏｎ又はブレークダウン電圧Ｖｂｄ）の絶対値になるまでは殆んど流れず、電圧Ｖの絶対値が導通電圧の絶対値になると急激に増大するように変化する」電圧Ｖ−電流Ｉ特性のことをいう。また、この急激に変化した電流を「オン電流」と呼ぶ場合がある。
【００３１】
次に、マイクロフォン用増幅装置の構成上、ＥＳＤ保護素子２５に要求される特性について説明する。
【００３２】
図１を参照して、上記導通電圧（オン電圧Ｖｏｎ又はブレークダウン電圧Ｖｂｄ）は、抵抗素子２３、コンデンサ２４、及びオペアンプ２０の入力部（一般的にはトランジスタ（例えば、図３のＮチャネルＭＯＳトランジスタ４、５）のゲート）の耐圧より小さく、かつ上記導通電圧が、通常動作時にオペアンプ２０の反転入力端子１と出力端子３との電圧差の最大値より大きいことが必要である。これにより、オペアンプ２０が通常動作（増幅）している場合に、ＥＳＤ保護素子が導通することがないので、当該オペアンプ２０の通常動作が阻害されない。一方、反転入力端子１にサージが印加された場合に、抵抗素子２３、コンデンサ２４、及びオペアンプ２０の入力部が破壊する前にＥＳＤ保護素子が導通するため、これらの破壊が防止される。なお、オン電圧Ｖｏｎは一般的に約０．７Ｖであり、ブレークダウン電圧Ｖｂｄは、一般的に十数Ｖである。このような「双方向ダイオード特性」を有するＥＳＤ保護素子２５の具体的構成は、図３、実施の形態２（図７）、及び実施の形態３（図８）において例示する。なお、これ以外に、ＥＳＤ保護素子２５として、ツェナーダイオード又はＭＳＭダイオード(metal-semiconductor-metal diode)を用いてもよい。これらの素子は双方向に通電可能であるので、単独でＥＳＤ保護素子２５を構成することができる。また、ツェナーダイオードの特性は図２に示す通常のダイオードの特性と同じであり、順方向における導通電圧はオン電圧Ｖｏｎであり、逆方向における導通電圧はブレークダウン電圧Ｖｂｄである。また、ＭＳＭダイオードは、ショットキーダイオードが背中合わせに形成されたものに相当し、順方向及び逆方向における導通電圧は、ショットキー接合におけるブレークダウン電圧に相当する。それ故、これらの素子もＥＳＤ保護素子２５として用いることができる。
【００３３】
図３は、図１のコンデンサマイクロフォン用増幅装置におけるＥＳＤ保護素子２５の構成例を示す回路図である。図３に示すように、ＥＳＤ保護素子２５は、例えば、順電流（オン電流）の通流方向が互いに逆になるよう接続された一対のダイオード２６、２７で構成されている。つまり、一方のダイオード２６のアノードと他方のダイオード２７のカソードとが接続され、一方のダイオード２６のカソードと他方のダイオード２７のアノードとが接続された、一対のダイオード２６、２７で構成されている。このような構成とすると、ＥＳＤ保護素子２５の２つの通電方向のいずれにおいても、上記「ダイード特性」の順電圧領域を使用することとなり、ＥＳＤ保護素子２５がいずれの通電方向においても、オン電圧Ｖｏｎ（約０．７Ｖ）で導通する。このため、抵抗素子２３、コンデンサ２４、及びオペアンプ２０の入力部が破壊するのを好適に防止することができる。
【００３４】
＜オペアンプの構成例＞
図４は、図１のコンデンサマイクロフォン用増幅装置におけるオペアンプの構成例を示す回路図である。
【００３５】
図４に示すように、オペアンプ２０は、例えば、差動入力ΔＶｉｎに対応する一対の入力電圧Ｖｉｎ１、Ｖｉｎ２を差動増幅する差動増幅部５１と、差動増幅部５１の一対の出力電圧の差分αΔＶｉｎを出力する差分出力部５２と、差分出力部５２を構成するトランジスタを活性領域において動作させるゲート電圧設定部５３と、差分出力部５２の出力αΔＶｉｎを増幅して出力端子３から出力する出力部５４とを備えている。
【００３６】
差動増幅部５１においては、電源１８に第１の電流源１５が接続され、この第１の電流源１５に、第１のＰチャネルＭＯＳトランジスタ４のソースが接続され、第１のＰチャネルＭＯＳトランジスタ４のドレインに第１の抵抗１２の一端が接続され、第１の抵抗１２の他端が接地端子に接続されている。また、第１の電流源１５には、第２のＰチャネルＭＯＳトランジスタ５のソースが、第１のＰチャネルＭＯＳトランジスタ４と並列に接続され、第２のＰチャネルＭＯＳトランジスタ５のドレインに第２の抵抗１３の一端が接続され、第２の抵抗１３の他端が接地端子に接続されている。そして、第１のＰチャネルＭＯＳトランジスタ４のゲートが反転入力端子１に接続され、第２のＰチャネルＭＯＳトランジスタ５のゲートが非反転入力端子２に接続されている。
【００３７】
差分出力部５２においては、電源１８に第３のＰチャネルＭＯＳトランジスタ６のソースが接続され、第３のＰチャネルＭＯＳトランジスタ６のドレインに第１のＮチャネルＭＯＳトランジスタ８のドレインが接続され、第１のＮチャネルＭＯＳトランジスタ８のソースが、差動増幅部５１の第１の抵抗１２と第１のＰチャネルＭＯＳトランジスタ４のドレインとの接続点（ノード）に接続されている。また、電源１８に第４のＰチャネルＭＯＳトランジスタ７のソースが接続され、第４のＰチャネルＭＯＳトランジスタ７のドレインに第２のＮチャネルＭＯＳトランジスタ９のドレインが接続され、第２のＮチャネルＭＯＳトランジスタ９のソースが、差動増幅部５１の第２の抵抗１３と第２のＰチャネルＭＯＳトランジスタ５のドレインとのノードに接続されている。第３のＰチャネルＭＯＳトランジスタ４のゲートと第４のＰチャネルＭＯＳトランジスタ５のゲートとは互いに接続され、第４のＰチャネルＭＯＳトランジスタ５のゲートは当該ＰチャネルＭＯＳトランジスタ５のドレインに接続されている。つまり、ＰチャネルＭＯＳトランジスタ５はダイオード接続されている。第１のＮチャネルＭＯＳトランジスタ８のゲートと第２のＮチャネルＭＯＳトランジスタ９のゲートとは互いに接続され、かつ、ゲート電圧設定部５３に接続されている。
【００３８】
ゲート電圧設定部５３においては、電源１８に第２の電流源１６が接続され、この第２の電流源１５に、第３のＮチャネルＭＯＳトランジスタ１０のドレインが接続され、第３のＮチャネルＭＯＳトランジスタ１０のソースに第３の抵抗１４の一端が接続され、第３の抵抗１４の他端が接地端子に接続されている。第３のＮチャネルＭＯＳトランジスタ１０はダイオード接続されていて、この第３のＮチャネルＭＯＳトランジスタ１０のゲートが、差分出力部５２の第１のＮチャネルＭＯＳトランジスタ８と第２のＮチャネルＭＯＳトランジスタ９の双方のゲートに接続されている。
【００３９】
出力部５４においては、電源１８に第３の電流源１７が接続され、この第３の電流源１７に、第４のＮチャネルＭＯＳトランジスタ１１のドレインが接続され、第４のＮチャネルＭＯＳトランジスタ１１のソースが接地端子に接続されている。第４のＮチャネルＭＯＳトランジスタ１１のゲートは、差分出力部の第３のＰチャネルＭＯＳトランジスタ６のドレインと第１のＮチャネルＭＯＳトランジスタ８のドレインとのノードに接続されている。そして、第３の電流源１７と第４のＮチャネルＭＯＳトランジスタ１１のドレインとのノードが出力端子３に接続されている。
【００４０】
次に、このように構成されたオペアンプ２０の動作を簡単に説明する。ゲート電圧設定部５３では、第３の電流源１６による電流と第３の抵抗１４の抵抗値とにより定まる電流がダイオード接続された第３のＮチャネルＭＯＳトランジスタ１０により一定の電圧に変換されて、第１のＮチャネルＭＯＳトランジスタ８及び第２のＮチャネルＭＯＳトランジスタ９の双方のゲートに印加される。この一定の電圧はこれらのトランジスタが活性領域において動作するよう設定される。
【００４１】
この状態において、非反転入力端子１に入力電圧Ｖｉｎ１が入力され、反転入力端子２に入力電圧Ｖｉｎ２が入力されると、差動増幅部５１の第１の抵抗１２と第１のＰチャネルＭＯＳトランジスタ４のドレインとのノードに、一定のバイアス電圧から差動入力ΔＶｉｎに比例する電圧だけ低下した電圧が出力され、差動増幅部５１の第２の抵抗１３と第２のＰチャネルＭＯＳトランジスタ５のドレインとのノードに、一定のバイアス電圧から差動入力ΔＶｉｎに比例する電圧だけ上昇した電圧が出力される。
【００４２】
差分出力回路５２の２つの電流経路には、第１のＮチャネルＭＯＳトランジスタ８及び第２のＮチャネルＭＯＳトランジスタ９の動作により、それぞれ、差動増幅部５１の一対の出力電圧に応じた電流が流れる。しかし、第２のＮチャネルＭＯＳトランジスタ９の動作により規定される電流がダイオード接続された第４のＰチャネルＭＯＳトランジスタ７によって電圧に変換されて第３のＰチャネルＭＯＳトランジスタ６のゲートに印加される。これにより、第１のＮチャネルＭＯＳトランジスタ８の動作により規定される電流が、第３のＰチャネルＭＯＳトランジスタ６の動作によって減少される。これにより、第１のＮチャネルＭＯＳトランジスタ８と第３のＰチャネルＭＯＳトランジスタ６とのノードに、差動増幅部５１の一対の出力電圧の差分αΔＶｉｎが出力される。
【００４３】
この差分αΔＶｉｎが出力部５４の第４のＮチャネルＭＯＳトランジスタ１１によってさらに増幅され、差動増幅出力電圧Ｖｏｕｔとして出力端子３から出力される。
【００４４】
［動作］
次に、以上のように構成されたコンデンサマイクロフォン用増幅装置の動作を説明する。
【００４５】
まず、通常時の動作を説明する。図１を参照すると、通常時には、ＥＳＤ保護素子は、導通せず、ＥＣＭ２１からの音圧信号がオペアンプ２０によって、反転増幅されて出力端子３から出力される。この場合、ＥＣＭの容量をＣ１と表し、コンデンサ２４の容量をＣ２と表すと、抵抗素子２３の抵抗値が十分大きい場合には、この増幅装置の利得Ｇは、Ｇ＝Ｃ１／Ｃ２となる。
【００４６】
次に、静電気放電が発生した場合の動作を説明する。
【００４７】
図１、図３、及び図４を参照すると、例えば、コンデンサマイクロフォン用増幅装置のアセンブリ中に反転入力端子１に静電気放電が発生した場合、ＥＳＤ保護素子２５が導通する。これにより、反転入力端子１からＥＳＤ保護素子２５を通り、電源端子１８又は接地端子１９に逃がす経路が形成され、オペアンプ２０の第１のＰチャネルＭＯＳトランジスタ４、抵抗素子２３、及びコンデンサ２４に耐圧を超える電圧がかからない。このため、オペアンプ２０の第１のＰチャネルＭＯＳトランジスタ４、抵抗２３およびコンデンサ２４の破壊は起こらない。
【００４８】
以下、反転入力端子１に静電気放電が発生した場合の電流放出経路を、接地端子１９基準の場合と電源端子１８基準の場合とのそれぞれについて、図５及び図６を参照して説明する。
【００４９】
図５及び図６は、図１及び図４の等価回路を示すものであり、図１に示したコンデンサマイクロフォン用増幅装置において、反転入力端子１に静電気放電が発生した場合の電流放出経路を示す図である。電流放出経路が分かるように図５及び図６には、オペアンプ２０の出力端子３に接続されている内部の素子が図示されている。オペアンプ２０の出力端子３には第４のＮチャネルＭＯＳトランジスタ１１のドレインと第３の電流源１７とが接続されている。第３の電流源１７は、電流源回路の一例として、カレントミラーで構成されているものとし、第５のＰチャネルＭＯＳトランジスタ３２で示す。
【００５０】
図５は、接地端子１９基準の場合におけるサージ電流放出経路を示し、図６は、電源端子１８基準の場合におけるサージ電流放出経路を示す。図５及び図６では、図１では図示されていなかった電源端子１８と接地端子１９との間に接続された外部端子ＥＳＤ保護素子としてのＮチャネルＭＯＳトランジスタ３３が示されている。この外部端子ＥＳＤ保護素子は、ＩＣにおいて、一般的に設けられている。また、図５及び図６では、ＥＳＤ保護素子２５が一対のダイオード２６、２７によって構成されている場合を例示しており、かつ、理解を容易にするために、各ＭＯＳトランジスタ１１、３２、３３に、これらのダイオード要素をダイオードの標記記号で併記している。
【００５１】
＜接地端子基準の場合＞
接地端子１９基準で、反転入力端子１にプラスのサージ電圧が印加された場合、図５に一点鎖線で示すように、サージ電圧による電流は、反転入力端子１から、ＥＳＤ保護素子２５とオペアンプ２０の第５のＰチャネルＭＯＳトランジスタ３２（第３の電流源１７）とを経由し、電源端子１８と接地端子１９との間に接続されたＮチャネルトランジスタ３３（外部端子用ＥＳＤ保護素子）のブレークダウンにより接地端子１９に流れる。ここで、Ｎチャネルトランジスタ３３のブレークダウンは、逆電圧によるｐｎ接合の可逆的なブレークダウンであるので、Ｎチャネルトランジスタ３３は破壊されない。この点、オペアンプ２０の反転入力端子１からの入力部を構成する第１のＰチャネルＭＯＳトランジスタ４にサージ電圧が印加された場合には、ゲートとソース又はドレインとの間の絶縁（ゲート絶縁膜）が非可逆的に破壊されるのと異なる。
【００５２】
また、反転入力端子１にプラスのサージ電圧が印加された場合、図５に点線で示すように、サージ電圧による電流が、反転入力端子１から、ＥＳＤ保護素子２５を経由して、オペアンプ２０の第４のＮチャネルＭＯＳトランジスタ１１のブレークダウンにより接地端子１９に流れることもあり得る。
【００５３】
一方、接地端子１９基準で、反転入力端子１にマイナスのサージ電圧が印加された場合、図５に破線で示すように、サージ電圧による電流は、接地端子１９から、オペアンプ２０の第４のＮチャネルＭＯＳトランジスタ１１とＥＳＤ保護素子２５とを経由して、反転入力端子１に流れる。
【００５４】
＜電源端子基準の場合＞
電源端子１８基準で、反転入力端子１にプラスのサージ電圧が印加された場合、図６に破線で示すように、サージ電圧による電流は、反転入力端子１から、ＥＳＤ保護素子２５とオペアンプ２０の第５のＰチャネルＭＯＳトランジスタ３２とを経由して、電源端子１８に流れる。一方、電源端子１８基準で、反転入力端子１にマイナスのサージ電圧が印加された場合、図６に一点鎖線で示すように、サージ電圧による電流は、電源端子１８から、電源端子１８と接地端子１９との間のＮチャネルトランジスタ３３のブレークダウンにより、オペアンプ２０の第４のＮチャネルＭＯＳトランジスタ１１を経由し、さらにＥＳＤ保護素子２５を経由して、反転入力端子１に流れる。また、電源端子１８基準で、反転入力端子１にマイナスのサージ電圧が印加された場合、図６に点線で示すように、サージ電圧による電流が、電源端子１８から、オペアンプ２０の第５のＰチャネルＭＯＳトランジスタ３２のブレークダウンにより、ＥＳＤ保護素子２５を経由して、反転入力端子１に流れることもあり得る。
【００５５】
以上に説明したように、本実施の形態１によれば、入力インピーダンスを数ＧΩから数１０ＧΩに設定して所望の電気的特性を満たし、かつ、ＥＳＤ耐量を向上させることができる。その結果、製造上の特別な取り扱いや管理が不要となるため、製造のリードタイム短縮し、かつコスト削減を図ることが可能である。
【００５６】
なお、ＥＳＤ耐量はＥＳＤ保護素子２５の許容電流値に依存するため、素子の特性に応じて、入力インピーダンスが数ＧΩから数１０ＧΩで、かつ、製造上の特別な取り扱いや管理が必要とされないＥＳＤ耐量となるように、ＥＳＤ保護素子２５の大きさを設定することが望ましい。
【００５７】
また、上記図５及び図６を用いた説明では、サージ電圧が印加された場合の電流経路として、オペアンプ２０の内部の素子である第４のＮチャネルＭＯＳトランジスタ１１あるいは第５のＰチャネルＭＯＳトランジスタ３２を通過する電流経路を例示したが、サージ電圧が印加された場合の電流経路は、ＥＳＤ保護素子２５を通過してオペアンプ２０の出力端子３に至る経路を含んでおればよく、例えば、オペアンプ２０の出力端子３と電源端子１８との間、又はオペアンプ２０の出力端子３と接地端子１９との間にさらなるＥＳＤ保護素子を接続してもよい。この場合においても、コンデンサマイクロフォン増幅装置の入力インピーダンスを低減させることがなく、所望の電気的特性を満たすことができ、かつ、ＥＳＤ耐量を向上させることができる。
【００５８】
（実施の形態２）
図７は本発明の実施形態２に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００５９】
図７に示すように、本実施の形態２のコンデンサマイクロフォン用増幅装置では、ＥＳＤ保護素子２５が、一対のダイオード接続されたＮチャネルＭＯＳトランジスタ２８、２９で構成されている。これ以外の点は、実施の形態１のコンデンサマイクロフォン用増幅装置と同じである。
【００６０】
具体的には、ＥＳＤ保護素子２５は、一方のＮチャネルＭＯＳトランジスタ２８のドレインと他方のＮチャネルＭＯＳトランジスタ２９のソースとが接続され、一方のＮチャネルＭＯＳトランジスタ２８のソースと他方のダイオード２９のドレインとが接続された、一対のＮチャネルＭＯＳトランジスタ２８、２９で構成されている。各々のＮチャネルＭＯＳトランジスタ２８、２９は、ドレインとゲートとが接続された「ダイオード接続」に構成されている。このような構成としても、実施の形態１同様の効果が得られる。
なお、一対のＮチャネルＭＯＳトランジスタ２８、２９に代えて、一対のＰチャネルＭＯＳトランジスタを用いてもよく、１つのＮチャネルＭＯＳトランジスタと１つのＰチャネルＭＯＳトランジスタとを組み合わせてもよいことは言うまでもない。
【００６１】
（実施の形態３）
図８は本発明の実施形態３に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００６２】
図８に示すように、本実施の形態３のコンデンサマイクロフォン用増幅装置では、ＥＳＤ保護素子２５が、一対のダイオード接続されたｎｐｎバイポーラトランジスタ３０、３１で構成されている。これ以外の点は、実施の形態１のコンデンサマイクロフォン用増幅装置と同じである。
【００６３】
具体的には、ＥＳＤ保護素子２５は、一方のＮＰＮバイポーラトランジスタ３０のコレクタと他方のＮＰＮバイポーラトランジスタ３１のエミッタとが接続され、一方のＮＰＮバイポーラトランジスタ３０のエミッタと他方のＮＰＮバイポーラトランジスタ３１のコレクタとが接続された、一対のＮＰＮバイポーラトランジスタ３０、３１で構成されている。各々のＮＰＮバイポーラトランジスタ３０、３１は、コレクタとベースとが接続された「ダイオード接続」に構成されている。このような構成としても、実施の形態１同様の効果が得られる。
なお、一対のＮＰＮバイポーラトランジスタ３０、３１に代えて、一対のＰＮＰバイポーラトランジスタを用いてもよく、１つのＮＰＮバイポーラトランジスタと１つのＰＮＰバイポーラトランジスタとを組み合わせてもよいことは言うまでもない。
【００６４】
（実施の形態４）
図９は本発明の実施形態４に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００６５】
図９に示すように、本実施の形態４のコンデンサマイクロフォン用増幅装置では、抵抗素子２３が、トランジスタ３４等を用いた高抵抗回路で構成されている。これ以外の点は、実施の形態１のコンデンサマイクロフォン用増幅装置と同じである。
【００６６】
具体的には、抵抗素子２３は、例えば、第７のＮチャネルＭＯＳトランジスタ３４と、第８のＮチャネルＭＯＳトランジスタ３５と、第４の電流源３６とを備えている。
【００６７】
第７のＮチャネルＭＯＳトランジスタ３４のゲートには、第４の電流源３６に接続されかつダイオード接続された第８のＮチャネルＭＯＳトランジスタ３５のオン電圧に相当するゲート−ソース間電圧ＶＧＳが与えられている。これにより、第７のＮチャネルＭＯＳトランジスタ３４はオン状態、すなわち強反転領域で動作する。第７のＮチャネルＭＯＳトランジスタ３４の電流（ドレイン電流）がほぼ０（ゼロ）のとき、第７のＮチャネルＭＯＳトランジスタ３４は非飽和領域（三極管領域）で動作する。
【００６８】
非飽和領域での電流Itriは、下式
Itri＝ｋ・（W1/L1）・（（VGS1-VTH)・VDS1-VDS12/2）
で表される。（例えば、Design of Analog CMOS Integrated Circuit p17 : Behzad Razavi McGRAW-HILL 出版参照。）ここでkは電流増幅率であり、移動度μとＭＯＳトランジスタのゲート容量Coxの積で表することができ、Wはゲート幅、Lはゲート長である。VTHはしきい値電圧、VDSはドレイン−ソース間電圧である。
【００６９】
この電流Itriをドレイン−ソース間電圧VDSで微分して逆数を採るとＭＯＳトランジスタの抵抗値Ronになり、これは、下式
Ron=L1/(k・W1・（VGS1−VDS1−VTH）)
で表される。
【００７０】
図９に示す構成で、第７のＮチャネルＭＯＳトランジスタ３４の電流がほぼ０のとき、ドレイン−ソース間電圧はほぼ０（VDS1≒0V）となる。電流増幅率ｋは半導体プロセスから決定される値であり、所望の抵抗値になるようゲート−ソース間電圧VGS、ゲート幅W、ゲート長Lを選択して設計される。
【００７１】
なお、図９では各トランジスタがＮチャネルＭＯＳトランジスタで構成されているが、ＰチャネルＭＯＳトランジスタで構成してもよい。また、第７のＮチャネルＭＯＳトランジスタ３４を複数直列に接続してもよく、この場合にはより高い抵抗値を得ることができる。
【００７２】
本実施の形態４によれば、このように第７のＮチャネルＭＯＳトランジスタ３４を非飽和領域で動作させることで、ポリシリコン抵抗に比べ、チップ面積を小さく高抵抗を構成することができる。これにより、ＥＳＤ保護素子２５を設けることによりチップ面積が増大するが、その増大の程度を緩和することができる。
【００７３】
なお、実施の形態１及び４において、ＥＳＤ保護素子２５として、ツェナーダイオード、又はＭＳＭダイオード(metal-semiconductor-metal diode)を用いてもよい。
【００７４】
なお、実施の形態４を実施の形態２又は実施３と組み合わせてもよい。
【００７５】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００７６】
本発明のマイクロフォン用増幅装置は、入力インピーダンスを数ＧΩから数１０ＧΩに設定すること可能で、かつ、ＥＳＤ耐量が向上した増幅装置として携帯電話などの小型携帯機器において有用である。
【符号の説明】
【００７７】
１ 反転入力端子
２ 非反転入力端子
３ 出力端子
４ 第１のＰチャネルＭＯＳトランジスタ
５ 第２のＰチャネルＭＯＳトランジスタ
６ 第３のＰチャネルＭＯＳトランジスタ
７ 第４のＰチャネルＭＯＳトランジスタ
８ 第１のＮチャネルＭＯＳトランジスタ
９ 第２のＮチャネルＭＯＳトランジスタ
１０ 第３のＮチャネルＭＯＳトランジスタ
１１ 第４のＮチャネルＭＯＳトランジスタ
１２ 第１の抵抗
１３ 第２の抵抗
１４ 第３の抵抗
１５ 第１の電流源
１６ 第２の電流源
１７ 第３の電流源
１８ 電源端子
１９ 接地端子
２０ オペアンプ
２１ コンデンサマイクロフォン（ＥＣＭ）
２２ 直流バイアス電源
２３ 抵抗素子
２４ コンデンサ
２５ ＥＳＤ保護素子
２６ ダイオード
２７ ダイオード
２８ ＮチャネルＭＯＳトランジスタ
２９ ＮチャネルＭＯＳトランジスタ
３０ ＮＰＮバイポーラトランジスタ
３１ ＮＰＮバイポーラトランジスタ
３２ 第５のＰチャネルＭＯＳトランジスタ
３３ 外部ＥＣＤ保護素子としてのＮチャネルＭＯＳトランジスタ
３４ 第７のＮチャネルＭＯＳトランジスタ
３５ 第８のＮチャネルＭＯＳトランジスタ
３６ 第４の電流源
５１ 差動増幅部
５２ 差分出力部
５３ ゲート電圧設定部
５４ 出力部
【技術分野】
【０００１】
本発明は、コンデンサマイクロフォン用増幅装置に関し、特にＥＳＤ（Electrostatic Discharge：静電気放電）保護機能を備えたものに関する。
【背景技術】
【０００２】
内部インピーダンスの高い信号源として音圧センサなどの容量性の信号源が知られている。容量性の信号原たる音圧センサの代表例として、コンデンサマイクロフォンが知られている。コンデンサマイクロフォンは、振動板と電極とを向き合わせ、電極に外部から電圧を印加して帯電させるよう構成されている。この構成により、音圧による振動板の変位が振動板と電極との間の静電容量を変化させ、ひいては振動板と電極との間の電位を変化させる。コンデンサマイクロフォンは、この電位変化を電気信号として取り出すことで音（音圧）を電気信号に変換している。
【０００３】
このようなコンデンサマイクロフォン用の従来の増幅装置として、例えば、特許文献１に記載されたものが知られている。図１０は、この従来の増幅装置の構成を示す回路図である。図１０に示すように、この増幅装置においては、オペアンプ１０１の反転入力端子にコンデンサマイクロフォン１００からの入力信号が印加され、オペアンプ１０１の非反転入力端子に直流バイアス源１０７からの直流バイアス電圧が印加される。そして、オペアンプ１０１の反転入力端子と出力端子１０２との間に、互いに並列にコンデンサ１０３と抵抗１０４とが接続されている。この構成によれば、寄生容量１０６の影響を受けずにコンデンサマイクロフォン１００からの入力信号を増幅することができると特許文献１に記載されている。なお、符号１０５は、マイクバイアス源である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０２８８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、携帯電話などの小型携帯機器にはエレクトレットコンデンサマイクロフォン（ＥＣＭ）がよく使われている。ＥＣＭは、高分子材料などの誘電体内部に半永久的な分極を起こさせて表面に電荷を保持させたエレクトレットをコンデンサマイクロフォンの電極に用いることで、外部からの電圧印加を不要としたものである。
【０００６】
ＥＣＭの感度や特性は、振動板と電極との間の静電容量に依存し、ＥＣＭの出力は振動板の振幅に比例する。ＥＣＭの静電容量は振動板及び電極の大きさとその間の構造とに依存し、一般には、数ｐＦから数１０ｐＦである。また、周波数特性は、負荷抵抗が大きいほど、より低い周波数から平坦になる。従って、音声帯域（２０Ｈｚ〜２０ｋＨｚ）において周波数特性を平坦にするためには、負荷抵抗を極めて大きな値にする必要がある。そこで、ＥＣＭの負荷抵抗には、入力インピーダンスが極めて高い電界効果トランジスタ又はオペアンプが使用される。その一方、入力インピーダンスが高すぎると、ＥＣＭへの電源投入後や大音声感知後に所望のＤＣ動作電圧に戻る応答時間が遅くなるという問題が生じるため、一般には、入力インピーダンスは数ＧΩから数１０ＧΩに設定される。
【０００７】
そこで、ＥＣＭの負荷抵抗として、例えば図１０に示す従来の増幅装置を用いると、オペアンプの高い入力インピーダンスにより、音声帯域まで周波数特性が平坦となり、かつ入力インピーダンスを数ＧΩから数１０ＧΩに設定することで、ＥＣＭへの電源投入後や大音声感知後の応答時間を早めて所望の電気的特性を実現できると考えられる。従って、従来のように構成された増幅装置は、ＥＣＭに要求される所望の電気的特性を満たすと言える。
【０００８】
しかし、ＥＣＭに限らずコンデンサマイクロフォン用の増幅装置のアセンブリ工程においては、ＥＳＤ（Electrostatic Discharge：静電気放電）が発生する場合があり、その対策が必要とされる。ところが、従来のように構成された増幅装置では、反転入力端子１にＥＳＤが発生した場合、その静電気を逃す経路は、抵抗１０４を介してオペアンプ１０１の出力端子１０２に抜ける電流経路しかない。そのため、瞬間的に静電気放電が発生した場合、抵抗１０４に高電圧がかかることになる。この高電圧が、抵抗１０４の耐圧、コンデンサ１０３の耐圧、もしくはオペアンプ１０１の入力トランジスタ（例えば、ＭＯＳトランジスタ）の耐圧（ゲート耐圧）を越えると、これらが破壊されてしまう。
【０００９】
一方、ＥＳＤ破壊を防止するために、反転入力端子と接地端子との間、もしくは反転入力端子と電源端子との間にダイオード等のＥＳＤ保護素子を接続すると、増幅装置の入力インピーダンスが低下してしまう。入力インピーダンスが低下すると、増幅装置の特性が悪化する。このため、ＥＳＤ保護素子のような入力インピーダンスを低下させる素子を反転入力端子と接地端子もしくは電源端子との間に接続することはできない。
【００１０】
もし、ＥＳＤ保護素子を設けないこととすると、反転入力端子は極めてＥＳＤ耐量が低くなる。その結果、反転入力端子にＥＣＭが接続され、ＥＣＭモジュールとして構成された場合、モジュール外部には露出しないが、その製造の過程ではＥＳＤ破壊に十分に注意するために特別な取り扱いや工程管理が必要となり、製造方法が非常に煩雑となる。
【００１１】
なお、この課題は、上述のように、ＥＣＭ用の増幅装置には限らず、コンデンサマイクロフォン用の増幅装置にも共通する課題である。
【００１２】
本発明は上記従来の問題点を解決するためになされたもので、入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量が向上したコンデンサマイクロフォン用増幅装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係るコンデンサマイクロフォン用増幅装置は、コンデンサマイクロフォンから出力される音圧信号が反転入力端子に入力され、直流バイアス電圧が非反転入力端子に印加される差動増幅器と、前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に接続されたコンデンサと、前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された抵抗素子と、 前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された双方向ダイオード特性を有するＥＳＤ保護素子と、を備える。
【００１４】
この構成によれば、入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量を向上させることができる。その結果、製造上の特別な取り扱いや管理が不要となり、製造のリードタイム短縮、コスト削減を図ることが可能である。
【００１５】
ＥＳＤ保護素子が、オン電流の通流方向が互いに逆になるよう接続された一対のダイオードで構成されていてもよい。
【００１６】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のＭＯＳトランジスタで構成されていてもよい。
【００１７】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のバイポーラトランジスタで構成されていてもよい。
【００１８】
前記差動増幅器が、オペアンプであってもよい。
【００１９】
前記差動増幅器が、ＭＯＳトランジスタを増幅素子として用いて構成されていてもよい。
【００２０】
前記コンデンサマイクロフォンが、エレクトレットコンデンサマイクロフォンであってもよい。
【００２１】
この構成により、外部からの電圧印加を不要とし、携帯電話などの小型携帯機器に用いることができる。
【００２２】
前記コンデンサマイクロフォンが、ＭＥＭＳマイクロフォンであってもよい。
【００２３】
この構成によれば、半永久的な分極を起こさせて表面電荷を保持させたエレクトレットを電極に用いることで、外部からの電圧印加を不要とし、携帯電話などの小型携帯機器に用いることができる。また、エレクトレットを無機材料で作製でき、耐熱性に優れ、リフロー実装が可能となる。さらに、ＥＣＭに比べ、部品数が削減でき、コストを削減できる。
【発明の効果】
【００２４】
本発明は以上のように構成され、コンデンサマイクロフォン用増幅装置において、入力インピーダンスを数ＧΩから数１０ＧΩに設定することが可能であり、かつ、ＥＳＤ耐量が向上するという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】図１は本発明の実施形態１に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図２】図２は、図１のコンデンサマイクロフォン用増幅装置のＥＳＤ保護素子が有するダイオード特性を示すグラフである。
【図３】図３は、図１のコンデンサマイクロフォン用増幅装置におけるＥＳＤ保護素子の構成例を示す回路図である。
【図４】図４は、図１のコンデンサマイクロフォン用増幅装置におけるオペアンプの構成例を示す回路図である。
【図５】図５はオペアンプの反転入力端子に静電気放電が発生した場合の電流放出経路を示す図である。
【図６】図６はオペアンプの反転入力端子に静電気放電が発生した場合の電流放出経路を示す図である。
【図７】図７は本発明の実施形態２に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図８】図８は本発明の実施形態３に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図９】図９は本発明の実施形態４に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【図１０】図１０は従来のコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では、全ての図を通じて、同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２７】
（実施の形態１）
図１は本発明の実施形態１に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００２８】
［構成］
図１に示すように、本実施の形態１のコンデンサマイクロフォン用増幅装置は、作動増幅器２０を増幅素子として備えている。差動増幅器２０は、例えば、オペアンプ（演算増幅器）で構成される。以下では、差動増幅器２０がオペアンプで構成される場合を例に取って説明する。オペアンプ２０の反転入力端子１はコンデンサマイクロフォン２１に接続される。コンデンサマイクロフォン２１は、例えば、ＥＣＭ、ＭＥＭＳマイクロフォン、一般のコンデンサマイクロフォン等で構成される。以下では、コンデンサマイクロフォン２１がＥＣＭで構成される場合を例に取って説明する。オペアンプ２０の反転入力端子１にはＥＣＭ２１から出力される音圧信号（電圧信号）が入力（印加）される。オペアンプ２０の非反転入力端子２は、直流バイアス電源２２に接続され、非反転入力端子２に直流バイアス電源２２によって直流バイアス電圧が印加される。オペアンプ２０の出力端子３と反転入力端子１との間には、コンデンサ２４と、抵抗素子２３と、ＥＳＤ保護素子２５とが互いに並列に接続されている。ＥＳＤ保護素子２５は双方向ダイオード特性を有するように構成されている。
【００２９】
そして、このコンデンサマイクロフォン用増幅器の入力インピーダンスは、音声信号帯域（２０Ｈｚ〜２０ｋＨｚ）において周波数特性を平坦にし、かつ電源投入後に所望のＤＣ電圧に戻る応答時間を適宜選択することにより、数ＧΩから数１０ＧΩに設定される。
【００３０】
＜ＥＳＤ保護素子の構成＞
図２は、図１のコンデンサマイクロフォン用増幅装置のＥＳＤ保護素子が有するダイオード特性を示すグラフである。図２において、横軸はダイオードのアノードとカソードとの間に印加される電圧（バイアス電圧）Ｖを表し、縦軸はダイオードに流れる電流Ｉを表している。このダイオードの電圧Ｖ−電流Ｉ特性においては、順電圧（カソードを基準としてアノードが正になる電圧）が増大するに連れて、電流Ｉ（順電流Ｉ１）は、順電圧Ｖがオン電圧Ｖｏｎになるまでは殆んど流れず、順電圧Ｖがオン電圧Ｖｏｎになると急激に増大するように変化する。一方、逆電圧（カソードを基準としてアノードが負になる電圧）Ｖが増大する（絶対値が増大する）に連れて、電流Ｉ（逆電流Ｉ２）は、逆電圧Ｖがブレークダウン電圧Ｖｂｄになるまでは殆んど流れず、逆電圧Ｖがブレークダウン電圧Ｖｂｄになると急激に増大する（絶対値が増大する）ように変化する。このようなダイオードの電圧Ｖ−電流Ｉ特性は、いわゆる「ダイオード特性」として周知である。この「ダイオード特性」は、換言すると、順電圧が印加される領域（順方向）と逆電圧が印加される領域（逆方向）とのいずれにおいても、印加される電圧Ｖの絶対値が増大するに連れて、電流Ｉの絶対値は、電圧Ｖの絶対値が特定の電圧（オン電圧Ｖｏｎ又はブレークダウン電圧Ｖｂｄ：以下、導通電圧という。）の絶対値になるまでは殆んど流れず、電圧Ｖの絶対値が導通電圧の絶対値になると急激に増大するように変化する。本発明においてＥＳＤ保護素子２５が持つべき「双方向ダイオード特性」とは、ＥＳＤ保護素子２５の２つの通電方向のいずれにおいても、この「ダイオード特性」のように、「印加される電圧Ｖの絶対値が増大するに連れて、電流Ｉの絶対値は、電圧Ｖの絶対値が導通電圧（オン電圧Ｖｏｎ又はブレークダウン電圧Ｖｂｄ）の絶対値になるまでは殆んど流れず、電圧Ｖの絶対値が導通電圧の絶対値になると急激に増大するように変化する」電圧Ｖ−電流Ｉ特性のことをいう。また、この急激に変化した電流を「オン電流」と呼ぶ場合がある。
【００３１】
次に、マイクロフォン用増幅装置の構成上、ＥＳＤ保護素子２５に要求される特性について説明する。
【００３２】
図１を参照して、上記導通電圧（オン電圧Ｖｏｎ又はブレークダウン電圧Ｖｂｄ）は、抵抗素子２３、コンデンサ２４、及びオペアンプ２０の入力部（一般的にはトランジスタ（例えば、図３のＮチャネルＭＯＳトランジスタ４、５）のゲート）の耐圧より小さく、かつ上記導通電圧が、通常動作時にオペアンプ２０の反転入力端子１と出力端子３との電圧差の最大値より大きいことが必要である。これにより、オペアンプ２０が通常動作（増幅）している場合に、ＥＳＤ保護素子が導通することがないので、当該オペアンプ２０の通常動作が阻害されない。一方、反転入力端子１にサージが印加された場合に、抵抗素子２３、コンデンサ２４、及びオペアンプ２０の入力部が破壊する前にＥＳＤ保護素子が導通するため、これらの破壊が防止される。なお、オン電圧Ｖｏｎは一般的に約０．７Ｖであり、ブレークダウン電圧Ｖｂｄは、一般的に十数Ｖである。このような「双方向ダイオード特性」を有するＥＳＤ保護素子２５の具体的構成は、図３、実施の形態２（図７）、及び実施の形態３（図８）において例示する。なお、これ以外に、ＥＳＤ保護素子２５として、ツェナーダイオード又はＭＳＭダイオード(metal-semiconductor-metal diode)を用いてもよい。これらの素子は双方向に通電可能であるので、単独でＥＳＤ保護素子２５を構成することができる。また、ツェナーダイオードの特性は図２に示す通常のダイオードの特性と同じであり、順方向における導通電圧はオン電圧Ｖｏｎであり、逆方向における導通電圧はブレークダウン電圧Ｖｂｄである。また、ＭＳＭダイオードは、ショットキーダイオードが背中合わせに形成されたものに相当し、順方向及び逆方向における導通電圧は、ショットキー接合におけるブレークダウン電圧に相当する。それ故、これらの素子もＥＳＤ保護素子２５として用いることができる。
【００３３】
図３は、図１のコンデンサマイクロフォン用増幅装置におけるＥＳＤ保護素子２５の構成例を示す回路図である。図３に示すように、ＥＳＤ保護素子２５は、例えば、順電流（オン電流）の通流方向が互いに逆になるよう接続された一対のダイオード２６、２７で構成されている。つまり、一方のダイオード２６のアノードと他方のダイオード２７のカソードとが接続され、一方のダイオード２６のカソードと他方のダイオード２７のアノードとが接続された、一対のダイオード２６、２７で構成されている。このような構成とすると、ＥＳＤ保護素子２５の２つの通電方向のいずれにおいても、上記「ダイード特性」の順電圧領域を使用することとなり、ＥＳＤ保護素子２５がいずれの通電方向においても、オン電圧Ｖｏｎ（約０．７Ｖ）で導通する。このため、抵抗素子２３、コンデンサ２４、及びオペアンプ２０の入力部が破壊するのを好適に防止することができる。
【００３４】
＜オペアンプの構成例＞
図４は、図１のコンデンサマイクロフォン用増幅装置におけるオペアンプの構成例を示す回路図である。
【００３５】
図４に示すように、オペアンプ２０は、例えば、差動入力ΔＶｉｎに対応する一対の入力電圧Ｖｉｎ１、Ｖｉｎ２を差動増幅する差動増幅部５１と、差動増幅部５１の一対の出力電圧の差分αΔＶｉｎを出力する差分出力部５２と、差分出力部５２を構成するトランジスタを活性領域において動作させるゲート電圧設定部５３と、差分出力部５２の出力αΔＶｉｎを増幅して出力端子３から出力する出力部５４とを備えている。
【００３６】
差動増幅部５１においては、電源１８に第１の電流源１５が接続され、この第１の電流源１５に、第１のＰチャネルＭＯＳトランジスタ４のソースが接続され、第１のＰチャネルＭＯＳトランジスタ４のドレインに第１の抵抗１２の一端が接続され、第１の抵抗１２の他端が接地端子に接続されている。また、第１の電流源１５には、第２のＰチャネルＭＯＳトランジスタ５のソースが、第１のＰチャネルＭＯＳトランジスタ４と並列に接続され、第２のＰチャネルＭＯＳトランジスタ５のドレインに第２の抵抗１３の一端が接続され、第２の抵抗１３の他端が接地端子に接続されている。そして、第１のＰチャネルＭＯＳトランジスタ４のゲートが反転入力端子１に接続され、第２のＰチャネルＭＯＳトランジスタ５のゲートが非反転入力端子２に接続されている。
【００３７】
差分出力部５２においては、電源１８に第３のＰチャネルＭＯＳトランジスタ６のソースが接続され、第３のＰチャネルＭＯＳトランジスタ６のドレインに第１のＮチャネルＭＯＳトランジスタ８のドレインが接続され、第１のＮチャネルＭＯＳトランジスタ８のソースが、差動増幅部５１の第１の抵抗１２と第１のＰチャネルＭＯＳトランジスタ４のドレインとの接続点（ノード）に接続されている。また、電源１８に第４のＰチャネルＭＯＳトランジスタ７のソースが接続され、第４のＰチャネルＭＯＳトランジスタ７のドレインに第２のＮチャネルＭＯＳトランジスタ９のドレインが接続され、第２のＮチャネルＭＯＳトランジスタ９のソースが、差動増幅部５１の第２の抵抗１３と第２のＰチャネルＭＯＳトランジスタ５のドレインとのノードに接続されている。第３のＰチャネルＭＯＳトランジスタ４のゲートと第４のＰチャネルＭＯＳトランジスタ５のゲートとは互いに接続され、第４のＰチャネルＭＯＳトランジスタ５のゲートは当該ＰチャネルＭＯＳトランジスタ５のドレインに接続されている。つまり、ＰチャネルＭＯＳトランジスタ５はダイオード接続されている。第１のＮチャネルＭＯＳトランジスタ８のゲートと第２のＮチャネルＭＯＳトランジスタ９のゲートとは互いに接続され、かつ、ゲート電圧設定部５３に接続されている。
【００３８】
ゲート電圧設定部５３においては、電源１８に第２の電流源１６が接続され、この第２の電流源１５に、第３のＮチャネルＭＯＳトランジスタ１０のドレインが接続され、第３のＮチャネルＭＯＳトランジスタ１０のソースに第３の抵抗１４の一端が接続され、第３の抵抗１４の他端が接地端子に接続されている。第３のＮチャネルＭＯＳトランジスタ１０はダイオード接続されていて、この第３のＮチャネルＭＯＳトランジスタ１０のゲートが、差分出力部５２の第１のＮチャネルＭＯＳトランジスタ８と第２のＮチャネルＭＯＳトランジスタ９の双方のゲートに接続されている。
【００３９】
出力部５４においては、電源１８に第３の電流源１７が接続され、この第３の電流源１７に、第４のＮチャネルＭＯＳトランジスタ１１のドレインが接続され、第４のＮチャネルＭＯＳトランジスタ１１のソースが接地端子に接続されている。第４のＮチャネルＭＯＳトランジスタ１１のゲートは、差分出力部の第３のＰチャネルＭＯＳトランジスタ６のドレインと第１のＮチャネルＭＯＳトランジスタ８のドレインとのノードに接続されている。そして、第３の電流源１７と第４のＮチャネルＭＯＳトランジスタ１１のドレインとのノードが出力端子３に接続されている。
【００４０】
次に、このように構成されたオペアンプ２０の動作を簡単に説明する。ゲート電圧設定部５３では、第３の電流源１６による電流と第３の抵抗１４の抵抗値とにより定まる電流がダイオード接続された第３のＮチャネルＭＯＳトランジスタ１０により一定の電圧に変換されて、第１のＮチャネルＭＯＳトランジスタ８及び第２のＮチャネルＭＯＳトランジスタ９の双方のゲートに印加される。この一定の電圧はこれらのトランジスタが活性領域において動作するよう設定される。
【００４１】
この状態において、非反転入力端子１に入力電圧Ｖｉｎ１が入力され、反転入力端子２に入力電圧Ｖｉｎ２が入力されると、差動増幅部５１の第１の抵抗１２と第１のＰチャネルＭＯＳトランジスタ４のドレインとのノードに、一定のバイアス電圧から差動入力ΔＶｉｎに比例する電圧だけ低下した電圧が出力され、差動増幅部５１の第２の抵抗１３と第２のＰチャネルＭＯＳトランジスタ５のドレインとのノードに、一定のバイアス電圧から差動入力ΔＶｉｎに比例する電圧だけ上昇した電圧が出力される。
【００４２】
差分出力回路５２の２つの電流経路には、第１のＮチャネルＭＯＳトランジスタ８及び第２のＮチャネルＭＯＳトランジスタ９の動作により、それぞれ、差動増幅部５１の一対の出力電圧に応じた電流が流れる。しかし、第２のＮチャネルＭＯＳトランジスタ９の動作により規定される電流がダイオード接続された第４のＰチャネルＭＯＳトランジスタ７によって電圧に変換されて第３のＰチャネルＭＯＳトランジスタ６のゲートに印加される。これにより、第１のＮチャネルＭＯＳトランジスタ８の動作により規定される電流が、第３のＰチャネルＭＯＳトランジスタ６の動作によって減少される。これにより、第１のＮチャネルＭＯＳトランジスタ８と第３のＰチャネルＭＯＳトランジスタ６とのノードに、差動増幅部５１の一対の出力電圧の差分αΔＶｉｎが出力される。
【００４３】
この差分αΔＶｉｎが出力部５４の第４のＮチャネルＭＯＳトランジスタ１１によってさらに増幅され、差動増幅出力電圧Ｖｏｕｔとして出力端子３から出力される。
【００４４】
［動作］
次に、以上のように構成されたコンデンサマイクロフォン用増幅装置の動作を説明する。
【００４５】
まず、通常時の動作を説明する。図１を参照すると、通常時には、ＥＳＤ保護素子は、導通せず、ＥＣＭ２１からの音圧信号がオペアンプ２０によって、反転増幅されて出力端子３から出力される。この場合、ＥＣＭの容量をＣ１と表し、コンデンサ２４の容量をＣ２と表すと、抵抗素子２３の抵抗値が十分大きい場合には、この増幅装置の利得Ｇは、Ｇ＝Ｃ１／Ｃ２となる。
【００４６】
次に、静電気放電が発生した場合の動作を説明する。
【００４７】
図１、図３、及び図４を参照すると、例えば、コンデンサマイクロフォン用増幅装置のアセンブリ中に反転入力端子１に静電気放電が発生した場合、ＥＳＤ保護素子２５が導通する。これにより、反転入力端子１からＥＳＤ保護素子２５を通り、電源端子１８又は接地端子１９に逃がす経路が形成され、オペアンプ２０の第１のＰチャネルＭＯＳトランジスタ４、抵抗素子２３、及びコンデンサ２４に耐圧を超える電圧がかからない。このため、オペアンプ２０の第１のＰチャネルＭＯＳトランジスタ４、抵抗２３およびコンデンサ２４の破壊は起こらない。
【００４８】
以下、反転入力端子１に静電気放電が発生した場合の電流放出経路を、接地端子１９基準の場合と電源端子１８基準の場合とのそれぞれについて、図５及び図６を参照して説明する。
【００４９】
図５及び図６は、図１及び図４の等価回路を示すものであり、図１に示したコンデンサマイクロフォン用増幅装置において、反転入力端子１に静電気放電が発生した場合の電流放出経路を示す図である。電流放出経路が分かるように図５及び図６には、オペアンプ２０の出力端子３に接続されている内部の素子が図示されている。オペアンプ２０の出力端子３には第４のＮチャネルＭＯＳトランジスタ１１のドレインと第３の電流源１７とが接続されている。第３の電流源１７は、電流源回路の一例として、カレントミラーで構成されているものとし、第５のＰチャネルＭＯＳトランジスタ３２で示す。
【００５０】
図５は、接地端子１９基準の場合におけるサージ電流放出経路を示し、図６は、電源端子１８基準の場合におけるサージ電流放出経路を示す。図５及び図６では、図１では図示されていなかった電源端子１８と接地端子１９との間に接続された外部端子ＥＳＤ保護素子としてのＮチャネルＭＯＳトランジスタ３３が示されている。この外部端子ＥＳＤ保護素子は、ＩＣにおいて、一般的に設けられている。また、図５及び図６では、ＥＳＤ保護素子２５が一対のダイオード２６、２７によって構成されている場合を例示しており、かつ、理解を容易にするために、各ＭＯＳトランジスタ１１、３２、３３に、これらのダイオード要素をダイオードの標記記号で併記している。
【００５１】
＜接地端子基準の場合＞
接地端子１９基準で、反転入力端子１にプラスのサージ電圧が印加された場合、図５に一点鎖線で示すように、サージ電圧による電流は、反転入力端子１から、ＥＳＤ保護素子２５とオペアンプ２０の第５のＰチャネルＭＯＳトランジスタ３２（第３の電流源１７）とを経由し、電源端子１８と接地端子１９との間に接続されたＮチャネルトランジスタ３３（外部端子用ＥＳＤ保護素子）のブレークダウンにより接地端子１９に流れる。ここで、Ｎチャネルトランジスタ３３のブレークダウンは、逆電圧によるｐｎ接合の可逆的なブレークダウンであるので、Ｎチャネルトランジスタ３３は破壊されない。この点、オペアンプ２０の反転入力端子１からの入力部を構成する第１のＰチャネルＭＯＳトランジスタ４にサージ電圧が印加された場合には、ゲートとソース又はドレインとの間の絶縁（ゲート絶縁膜）が非可逆的に破壊されるのと異なる。
【００５２】
また、反転入力端子１にプラスのサージ電圧が印加された場合、図５に点線で示すように、サージ電圧による電流が、反転入力端子１から、ＥＳＤ保護素子２５を経由して、オペアンプ２０の第４のＮチャネルＭＯＳトランジスタ１１のブレークダウンにより接地端子１９に流れることもあり得る。
【００５３】
一方、接地端子１９基準で、反転入力端子１にマイナスのサージ電圧が印加された場合、図５に破線で示すように、サージ電圧による電流は、接地端子１９から、オペアンプ２０の第４のＮチャネルＭＯＳトランジスタ１１とＥＳＤ保護素子２５とを経由して、反転入力端子１に流れる。
【００５４】
＜電源端子基準の場合＞
電源端子１８基準で、反転入力端子１にプラスのサージ電圧が印加された場合、図６に破線で示すように、サージ電圧による電流は、反転入力端子１から、ＥＳＤ保護素子２５とオペアンプ２０の第５のＰチャネルＭＯＳトランジスタ３２とを経由して、電源端子１８に流れる。一方、電源端子１８基準で、反転入力端子１にマイナスのサージ電圧が印加された場合、図６に一点鎖線で示すように、サージ電圧による電流は、電源端子１８から、電源端子１８と接地端子１９との間のＮチャネルトランジスタ３３のブレークダウンにより、オペアンプ２０の第４のＮチャネルＭＯＳトランジスタ１１を経由し、さらにＥＳＤ保護素子２５を経由して、反転入力端子１に流れる。また、電源端子１８基準で、反転入力端子１にマイナスのサージ電圧が印加された場合、図６に点線で示すように、サージ電圧による電流が、電源端子１８から、オペアンプ２０の第５のＰチャネルＭＯＳトランジスタ３２のブレークダウンにより、ＥＳＤ保護素子２５を経由して、反転入力端子１に流れることもあり得る。
【００５５】
以上に説明したように、本実施の形態１によれば、入力インピーダンスを数ＧΩから数１０ＧΩに設定して所望の電気的特性を満たし、かつ、ＥＳＤ耐量を向上させることができる。その結果、製造上の特別な取り扱いや管理が不要となるため、製造のリードタイム短縮し、かつコスト削減を図ることが可能である。
【００５６】
なお、ＥＳＤ耐量はＥＳＤ保護素子２５の許容電流値に依存するため、素子の特性に応じて、入力インピーダンスが数ＧΩから数１０ＧΩで、かつ、製造上の特別な取り扱いや管理が必要とされないＥＳＤ耐量となるように、ＥＳＤ保護素子２５の大きさを設定することが望ましい。
【００５７】
また、上記図５及び図６を用いた説明では、サージ電圧が印加された場合の電流経路として、オペアンプ２０の内部の素子である第４のＮチャネルＭＯＳトランジスタ１１あるいは第５のＰチャネルＭＯＳトランジスタ３２を通過する電流経路を例示したが、サージ電圧が印加された場合の電流経路は、ＥＳＤ保護素子２５を通過してオペアンプ２０の出力端子３に至る経路を含んでおればよく、例えば、オペアンプ２０の出力端子３と電源端子１８との間、又はオペアンプ２０の出力端子３と接地端子１９との間にさらなるＥＳＤ保護素子を接続してもよい。この場合においても、コンデンサマイクロフォン増幅装置の入力インピーダンスを低減させることがなく、所望の電気的特性を満たすことができ、かつ、ＥＳＤ耐量を向上させることができる。
【００５８】
（実施の形態２）
図７は本発明の実施形態２に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００５９】
図７に示すように、本実施の形態２のコンデンサマイクロフォン用増幅装置では、ＥＳＤ保護素子２５が、一対のダイオード接続されたＮチャネルＭＯＳトランジスタ２８、２９で構成されている。これ以外の点は、実施の形態１のコンデンサマイクロフォン用増幅装置と同じである。
【００６０】
具体的には、ＥＳＤ保護素子２５は、一方のＮチャネルＭＯＳトランジスタ２８のドレインと他方のＮチャネルＭＯＳトランジスタ２９のソースとが接続され、一方のＮチャネルＭＯＳトランジスタ２８のソースと他方のダイオード２９のドレインとが接続された、一対のＮチャネルＭＯＳトランジスタ２８、２９で構成されている。各々のＮチャネルＭＯＳトランジスタ２８、２９は、ドレインとゲートとが接続された「ダイオード接続」に構成されている。このような構成としても、実施の形態１同様の効果が得られる。
なお、一対のＮチャネルＭＯＳトランジスタ２８、２９に代えて、一対のＰチャネルＭＯＳトランジスタを用いてもよく、１つのＮチャネルＭＯＳトランジスタと１つのＰチャネルＭＯＳトランジスタとを組み合わせてもよいことは言うまでもない。
【００６１】
（実施の形態３）
図８は本発明の実施形態３に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００６２】
図８に示すように、本実施の形態３のコンデンサマイクロフォン用増幅装置では、ＥＳＤ保護素子２５が、一対のダイオード接続されたｎｐｎバイポーラトランジスタ３０、３１で構成されている。これ以外の点は、実施の形態１のコンデンサマイクロフォン用増幅装置と同じである。
【００６３】
具体的には、ＥＳＤ保護素子２５は、一方のＮＰＮバイポーラトランジスタ３０のコレクタと他方のＮＰＮバイポーラトランジスタ３１のエミッタとが接続され、一方のＮＰＮバイポーラトランジスタ３０のエミッタと他方のＮＰＮバイポーラトランジスタ３１のコレクタとが接続された、一対のＮＰＮバイポーラトランジスタ３０、３１で構成されている。各々のＮＰＮバイポーラトランジスタ３０、３１は、コレクタとベースとが接続された「ダイオード接続」に構成されている。このような構成としても、実施の形態１同様の効果が得られる。
なお、一対のＮＰＮバイポーラトランジスタ３０、３１に代えて、一対のＰＮＰバイポーラトランジスタを用いてもよく、１つのＮＰＮバイポーラトランジスタと１つのＰＮＰバイポーラトランジスタとを組み合わせてもよいことは言うまでもない。
【００６４】
（実施の形態４）
図９は本発明の実施形態４に係るコンデンサマイクロフォン用増幅装置の構成を示す回路図である。
【００６５】
図９に示すように、本実施の形態４のコンデンサマイクロフォン用増幅装置では、抵抗素子２３が、トランジスタ３４等を用いた高抵抗回路で構成されている。これ以外の点は、実施の形態１のコンデンサマイクロフォン用増幅装置と同じである。
【００６６】
具体的には、抵抗素子２３は、例えば、第７のＮチャネルＭＯＳトランジスタ３４と、第８のＮチャネルＭＯＳトランジスタ３５と、第４の電流源３６とを備えている。
【００６７】
第７のＮチャネルＭＯＳトランジスタ３４のゲートには、第４の電流源３６に接続されかつダイオード接続された第８のＮチャネルＭＯＳトランジスタ３５のオン電圧に相当するゲート−ソース間電圧ＶＧＳが与えられている。これにより、第７のＮチャネルＭＯＳトランジスタ３４はオン状態、すなわち強反転領域で動作する。第７のＮチャネルＭＯＳトランジスタ３４の電流（ドレイン電流）がほぼ０（ゼロ）のとき、第７のＮチャネルＭＯＳトランジスタ３４は非飽和領域（三極管領域）で動作する。
【００６８】
非飽和領域での電流Itriは、下式
Itri＝ｋ・（W1/L1）・（（VGS1-VTH)・VDS1-VDS12/2）
で表される。（例えば、Design of Analog CMOS Integrated Circuit p17 : Behzad Razavi McGRAW-HILL 出版参照。）ここでkは電流増幅率であり、移動度μとＭＯＳトランジスタのゲート容量Coxの積で表することができ、Wはゲート幅、Lはゲート長である。VTHはしきい値電圧、VDSはドレイン−ソース間電圧である。
【００６９】
この電流Itriをドレイン−ソース間電圧VDSで微分して逆数を採るとＭＯＳトランジスタの抵抗値Ronになり、これは、下式
Ron=L1/(k・W1・（VGS1−VDS1−VTH）)
で表される。
【００７０】
図９に示す構成で、第７のＮチャネルＭＯＳトランジスタ３４の電流がほぼ０のとき、ドレイン−ソース間電圧はほぼ０（VDS1≒0V）となる。電流増幅率ｋは半導体プロセスから決定される値であり、所望の抵抗値になるようゲート−ソース間電圧VGS、ゲート幅W、ゲート長Lを選択して設計される。
【００７１】
なお、図９では各トランジスタがＮチャネルＭＯＳトランジスタで構成されているが、ＰチャネルＭＯＳトランジスタで構成してもよい。また、第７のＮチャネルＭＯＳトランジスタ３４を複数直列に接続してもよく、この場合にはより高い抵抗値を得ることができる。
【００７２】
本実施の形態４によれば、このように第７のＮチャネルＭＯＳトランジスタ３４を非飽和領域で動作させることで、ポリシリコン抵抗に比べ、チップ面積を小さく高抵抗を構成することができる。これにより、ＥＳＤ保護素子２５を設けることによりチップ面積が増大するが、その増大の程度を緩和することができる。
【００７３】
なお、実施の形態１及び４において、ＥＳＤ保護素子２５として、ツェナーダイオード、又はＭＳＭダイオード(metal-semiconductor-metal diode)を用いてもよい。
【００７４】
なお、実施の形態４を実施の形態２又は実施３と組み合わせてもよい。
【００７５】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【００７６】
本発明のマイクロフォン用増幅装置は、入力インピーダンスを数ＧΩから数１０ＧΩに設定すること可能で、かつ、ＥＳＤ耐量が向上した増幅装置として携帯電話などの小型携帯機器において有用である。
【符号の説明】
【００７７】
１ 反転入力端子
２ 非反転入力端子
３ 出力端子
４ 第１のＰチャネルＭＯＳトランジスタ
５ 第２のＰチャネルＭＯＳトランジスタ
６ 第３のＰチャネルＭＯＳトランジスタ
７ 第４のＰチャネルＭＯＳトランジスタ
８ 第１のＮチャネルＭＯＳトランジスタ
９ 第２のＮチャネルＭＯＳトランジスタ
１０ 第３のＮチャネルＭＯＳトランジスタ
１１ 第４のＮチャネルＭＯＳトランジスタ
１２ 第１の抵抗
１３ 第２の抵抗
１４ 第３の抵抗
１５ 第１の電流源
１６ 第２の電流源
１７ 第３の電流源
１８ 電源端子
１９ 接地端子
２０ オペアンプ
２１ コンデンサマイクロフォン（ＥＣＭ）
２２ 直流バイアス電源
２３ 抵抗素子
２４ コンデンサ
２５ ＥＳＤ保護素子
２６ ダイオード
２７ ダイオード
２８ ＮチャネルＭＯＳトランジスタ
２９ ＮチャネルＭＯＳトランジスタ
３０ ＮＰＮバイポーラトランジスタ
３１ ＮＰＮバイポーラトランジスタ
３２ 第５のＰチャネルＭＯＳトランジスタ
３３ 外部ＥＣＤ保護素子としてのＮチャネルＭＯＳトランジスタ
３４ 第７のＮチャネルＭＯＳトランジスタ
３５ 第８のＮチャネルＭＯＳトランジスタ
３６ 第４の電流源
５１ 差動増幅部
５２ 差分出力部
５３ ゲート電圧設定部
５４ 出力部
【特許請求の範囲】
【請求項１】
コンデンサマイクロフォンから出力される音圧信号が反転入力端子に入力され、直流バイアス電圧が非反転入力端子に印加される差動増幅器と、
前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に接続されたコンデンサと、
前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された抵抗素子と、
前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された双方向ダイオード特性を有するＥＳＤ保護素子と、を備える、コンデンサマイクロフォン用増幅装置。
【請求項２】
ＥＳＤ保護素子が、オン電流の通流方向が互いに逆になるよう接続された一対のダイオードで構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項３】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のＭＯＳトランジスタで構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項４】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のバイポーラトランジスタで構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項５】
前記差動増幅器が、オペアンプである、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項６】
前記差動増幅器が、ＭＯＳトランジスタを増幅素子として用いて構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項７】
前記コンデンサマイクロフォンが、エレクトレットコンデンサマイクロフォンである、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項８】
前記コンデンサマイクロフォンが、ＭＥＭＳマイクロフォンである、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項１】
コンデンサマイクロフォンから出力される音圧信号が反転入力端子に入力され、直流バイアス電圧が非反転入力端子に印加される差動増幅器と、
前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に接続されたコンデンサと、
前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された抵抗素子と、
前記差動増幅器の出力端子と前記差動増幅器の反転入力端子との間に前記コンデンサに並列に接続された双方向ダイオード特性を有するＥＳＤ保護素子と、を備える、コンデンサマイクロフォン用増幅装置。
【請求項２】
ＥＳＤ保護素子が、オン電流の通流方向が互いに逆になるよう接続された一対のダイオードで構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項３】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のＭＯＳトランジスタで構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項４】
ＥＳＤ保護素子が、各々がダイオード接続され、かつオン電流の通流方向が互いに逆になるよう接続された一対のバイポーラトランジスタで構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項５】
前記差動増幅器が、オペアンプである、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項６】
前記差動増幅器が、ＭＯＳトランジスタを増幅素子として用いて構成されている、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項７】
前記コンデンサマイクロフォンが、エレクトレットコンデンサマイクロフォンである、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【請求項８】
前記コンデンサマイクロフォンが、ＭＥＭＳマイクロフォンである、請求項１に記載のコンデンサマイクロフォン用増幅装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−２３３９５４（Ｐ２０１１−２３３９５４Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−９９７７４（Ｐ２０１０−９９７７４）
【出願日】平成２２年４月２３日（２０１０．４．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２３日（２０１０．４．２３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]