コンデンサ素子および非可逆回路素子
【課題】誘電体基板に設けられる電極間の位置ずれに起因した容量誤差（ばらつき）を減らす。
【解決手段】誘電体層を介して対向するように基板に設けた第一電極と第二電極を備えたコンデンサ素子で、第一電極及び第二電極の一方又は双方についてその隅角部に面取り部（角を丸める等）を設ける。第一電極は、基板に内蔵され、第二電極より小さく、当該コンデンサの容量値を決定し、接続されるビアは１本でかつ面取り部を備える。第一電極は信号入力側電極で、第二電極はグランド側電極であり、第一電極に接続されるビアを１本とする場合がある。前記ビアは、平面から見た場合に第一電極の略中央位置に配置する。非可逆回路素子（アイソレータ）の整合用コンデンサとして用いるのに好適である。
【解決手段】誘電体層を介して対向するように基板に設けた第一電極と第二電極を備えたコンデンサ素子で、第一電極及び第二電極の一方又は双方についてその隅角部に面取り部（角を丸める等）を設ける。第一電極は、基板に内蔵され、第二電極より小さく、当該コンデンサの容量値を決定し、接続されるビアは１本でかつ面取り部を備える。第一電極は信号入力側電極で、第二電極はグランド側電極であり、第一電極に接続されるビアを１本とする場合がある。前記ビアは、平面から見た場合に第一電極の略中央位置に配置する。非可逆回路素子（アイソレータ）の整合用コンデンサとして用いるのに好適である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ素子および非可逆回路素子に係り、特にアイソレータ等の非可逆回路素子を構成するため積層基板内に形成するコンデンサの構造に関する。
【背景技術】
【０００２】
受動回路素子の一つとしてコンデンサは電子回路を構成し、各種の電子部品や回路モジュールに組み込まれることがある。例えば携帯電話機のような移動体通信機器のフロントエンド部には、アンテナからの反射電力を遮断するため、非可逆回路素子（アイソレータ）が設けられる。このアイソレータは、軟磁性体とこの軟磁性体に所定の角度を持って互いに交差するよう配置される３本の中心導体とからなる磁気回転子と、磁気回転子に直流磁界を印加する磁石と、終端抵抗と、複数の整合用コンデンサとを樹脂ケース内に収容してなる（下記特許文献１および２参照）。整合用コンデンサは、中心導体と各端子（入力端子、出力端子または終端抵抗を接続する終端端子）との間に一端が接続され、他端がグランドに接続される。
【０００３】
かかるアイソレータは、携帯電話機においてはアンテナと送信用パワーアンプとの間に挿入され、パワーアンプからアンテナへ伝送される送信信号を通過させる一方、アンテナ側から反射されてきた不要電力を遮断する。アンテナ側からの不要電力は上記終端抵抗で熱エネルギとして消費されることとなるが、この熱を効率よく外部に逃がすことが当該アイソレータの特性を向上させる点で好ましい。このため特許文献１（特開２００４−２４１９４４）の発明では、終端抵抗とグランド端子電極を特定の配置とすることによって終端抵抗からの放熱性を高めている。
【０００４】
一方、整合用コンデンサは、高いＱ値を得る点から、誘電体基板の両外面に平板状の電極を形成した単板型コンデンサによって構成することが有利である。しかしながら、単板型コンデンサは、誘電体基板が一層だけであるため十分な容量値を確保するには、誘電体基板（誘電体層）の厚さを薄くするか、誘電体基板の面積を大きくする必要がある。ところが、誘電体基板を薄くすればコンデンサ素子の機械的強度が低下する。他方、誘電体基板の面積を大きくすることは、素子の大型化を招く。単板型コンデンサでなく積層チップコンデンサを用いることも考えられるが、積層チップコンデンサは一般にＱ値が低く、挿入損失が増大するため、非可逆回路素子に用いることが出来ない。
【０００５】
そこで、特許文献２（特開２００３−１７９４０８）の発明では、コンデンサ層（キャパシタ層）とこれを補強する非コンデンサ層（非キャパシタ層）とにより整合用コンデンサを形成している。非コンデンサ層を補強層として機能させることによって、コンデンサ層を薄く形成して大きな容量値を得るとともに機械的な強度を同時に確保するのである。
【０００６】
【特許文献１】特開２００４−２４１９４４号公報
【特許文献２】特開２００３−１７９４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上記文献記載の発明は、ともにアイソレータの特性向上を図るものではあるものの、これら文献記載の素子構造では、製造過程に起因するコンデンサの容量値の誤差を解消することは出来ない。
【０００８】
すなわち、誘電体基板を用いてコンデンサを形成する場合、基板表面に電極パターンを印刷し或いは積層基板を構成する各誘電体シートを積層するときに、パターンの印刷ずれやシート間の積層ずれによって対向する電極同士が正確に重なり合うことなく位置ずれを起すことがあり、このため、両電極によって形成されるコンデンサの容量値が本来得られるべき設計値から外れて容量値にばらつきが生じることがある。
【０００９】
このような容量値の誤差は、特に上記のようなアイソレータでは、整合用コンデンサが当該アイソレータの電気的特性に大きな影響を及ぼすことから、これを出来るだけ小さくすることが望ましい。さらにアイソレータに限らずコンデンサを含む他の様々な電子部品においても、容量誤差が生じることは当該電子部品の特性上好ましくない。
【００１０】
したがって、本発明の目的は、誘電体基板に設けられる電極間の位置ずれに起因したコンデンサ容量の誤差を低減する点にある。
【課題を解決するための手段】
【００１１】
前記課題を解決し目的を達成するため、本発明に係るコンデンサ素子は、誘電体層を介して互いに対向するように基板に設けられた第一電極と第二電極とを備えたコンデンサ素子であって、前記第一電極および第二電極のいずれか一方または双方についてその隅角部に面取り部を形成した。
【００１２】
誘電体基板を使用しこれにコンデンサを形成する場合、当該コンデンサの容量値に誤差（ばらつき）が生じることがある。このばらつきを減らすため、本願発明者はその原因を種々検討する中で誘電体基板内に形成したコンデンサ電極について電界強度の解析を行った。その結果、誘電体層を挟んで対向する電極の電界強度分布は各電極内において一様にはなっておらず、電極の周縁部や隅角部（角／かど）に電界が集中していることを確認した（図８，図９を参照し後述する）。
【００１３】
したがって、電極パターンの印刷ずれや誘電体シートの積層ずれ等によって電極が位置ずれを起した場合に、電界が集中している電極の周縁部や隅角部が電極の対向領域（電極同士が対向し平面から見たときに重なっている領域／以下、この部分を対向領域と云う）から外れてコンデンサの容量形成に寄与しなくなり、これがコンデンサの容量値の誤差を大きくする原因となっていると考えられる。よって、この周縁部や隅角部への電界集中を軽減し、あるいは対向領域から外れる電界集中部分の面積を減らせば、容量値の変動を小さく抑えることが可能となる。その具体的構成は次のとおりである。
【００１４】
まず、本発明では、コンデンサを形成する電極（第一電極および第二電極）の隅角部（角／かど）に面取り部を形成する。面取り部とは、電極を平面から見た場合に、角（かど）を丸め或いは角を切り欠いたような（角を取ったような）形状を有する部分を云う。別の表現をすれば、面取り部を形成するとは、電極の平面形状について隅角部が角張った形状を有しないようにすることを云い、例えば電極の角を丸めて曲線状にし（所謂アールをつける）、或いは電極の角が９０度（直角）より大きな角度を持つように電極の角を直線的に切断したような形状とすることを云う。
【００１５】
コンデンサを構成する電極同士の位置ずれとしては、大別して直線状にずれる（平行移動する）場合と、回転ずれする（電極同士が相対回転するようにずれる）場合とが想定されるが、特に、電極の角が対向領域から突き出るように斜めに平行移動した場合や、電極が回転ずれを起した場合には、電界が集中している隅角部が対向領域から突き出て外れやすくなり、このため従来の電極構造では容量値の変動が大きくなりやすい。
【００１６】
これに対し、隅角部に上記面取り部を形成した本発明の電極構造によれば、電極の角への電界の集中が緩和されるとともに、電極の位置ずれが生じた場合にも電界が極度に集中した部分（隅角部）が対向領域から外れ難く若しくは外れる部分が少なくなり、容量値の変動を従来に較べ小さく抑えることが出来る。
【００１７】
面取り部を形成する箇所は、当該電極のすべての隅角部（例えば電極の平面形状が方形であれば４隅のすべて）とする必要は必ずしもなく、コンデンサを形成する或る電極に着目した場合に当該電極に複数ある隅角部のうち一部の隅角部が面取り部を有するようにしても良い。また本発明において、電極の数は必ずしも２枚に限られるものではなく、誘電体層を挟んで配置した３枚以上の電極によりコンデンサを構成することも可能である。さらに、基板内における各電極の形成位置は特に問わず、基板の内部（内層）でも良いし、表面（または裏面）であっても構わない。
【００１８】
また上記コンデンサ素子では、第一電極が、基板の内部に内蔵され、第二電極より面積が小さく、当該面積を有することにより当該コンデンサの容量値が決定される基準となる電極であり、当該第一電極に対し電気的な接続を行うビアホールは１本であり、かつ当該第一電極が上記面取り部を備えるようにすることが望ましい。
【００１９】
コンデンサ電極への電気的接続は、当該コンデンサの自己共振周波数を高めるため従来から一般に複数本のビアホールによって行われる。しかしながら、複数本のビアホールを接続すると、電極の周縁部や隅角部へより大きな電界が集中することとなり（図８，図９に基づき後述する）、電極が位置ずれして周縁部や隅角部が対向領域から外れたときの影響が大きくなる。これに対し上記本発明のようにビアホールを１本とすれば、電極周縁部や隅角部への電界集中を軽減することができ、位置ずれによる容量変動を小さく抑えることが出来る。
【００２０】
また、誘電体基板を使用してコンデンサを形成する場合、例えばグランド電極に対向してコンデンサ電極を設ける場合のように一方の電極が大きく、他方の電極が小さくてこの小さな方の電極により当該コンデンサの容量値が決定されるよう構成する場合がある。このような電極構造にあっては、大きい方の電極の隅角部は通常、対向領域外に位置してコンデンサの容量形成に元来寄与していない一方、容量形成の基準となる小さい方の電極は位置ずれが生じれば隅角部が大きい方の電極（対向領域）から外れるおそれがあるため、上記本発明のように当該小さい方の電極に面取り部を形成しておくことが好ましい。
【００２１】
また同様の理由から、本発明に係るコンデンサ素子の好ましい態様として、第一電極が信号入力側（所謂ホットエンド側）の電極であり、第二電極がグランドに接続されたグランド側（所謂コールドエンド側）の電極であり、第一電極に対し電気的な接続を行うビアホールを１本としても良い。
【００２２】
さらに、第一電極に対して電気的な接続を行うビアホールは、平面から見た場合に当該第一電極の略中央位置に配置することが好ましい。
【００２３】
電極に生じる電界は、ビアホールに近いほど弱く、ビアホールから遠いほど強くなるが、電極の位置ずれは何れの方向へも生じる可能性がある。したがって、ビアホールを電極の略中央位置に設け、周縁部内並びに隅角部間の電界強度を均一とすることでどの方向に電極がずれても容量変動をある程度の範囲内に抑えることが望ましく、これにより多数製造される製品全体としてのばらつきを小さくすることが出来る。
【００２４】
本発明に係る非可逆回路素子は、信号が入力される入力端子と、信号が出力される出力端子と、これら入力端子および出力端子間に設けられた磁気回転子と、当該磁気回転子に直流磁界を印加する磁石と、一端が前記磁気回転子に電気的に接続され、他端がグランドに電気的に接続された１以上の整合用コンデンサとを備えた非可逆回路素子であって、前記整合用コンデンサのうち少なくとも１つを上記本発明に係るコンデンサ素子とした。
【００２５】
このような非可逆回路素子によれば、整合用コンデンサの容量値に誤差の少ない良好な電気的特性を有する非可逆回路素子を構成することが可能となる。非可逆回路素子には、アイソレータのほか、例えばサーキュレータ等が含まれる。また上記本発明に係るコンデンサ素子は、コンデンサの単体素子として構成されていても良いし、非可逆回路素子以外の様々な電子部品・回路モジュールに含まれた形態であっても構わない。
【発明の効果】
【００２６】
本発明によれば、誘電体基板に設けられる電極間の位置ずれに起因したコンデンサ容量の誤差を低減することが出来る。
【００２７】
本発明の他の目的、特徴および利点は、図面を参照しつつ述べる以下の本発明の実施の形態の説明により明らかにする。尚、各図中、同一の符号は同一又は相当部分を示す。
【発明を実施するための最良の形態】
【００２８】
図１および図２はそれぞれ本発明の一実施形態に係るコンデンサ素子を示す断面図および平面図であり、図３は電極構造を示す分解斜視図である。これらの図に示すようにこのコンデンサ素子は、基板表裏面を含めて４層の配線層を有する積層基板１０の内部に２つのコンデンサＣ１，Ｃ２を備えたものである。より具体的には、基板表面から基板裏面に向け順に第１層、第２層、第３層および第４層と称した場合に、第２層に２つの電極（第一電極）１１，１２を基板１０の長手方向に並べて配置するとともに、絶縁層（誘電体層）を介してこれらの電極に対向するよう第３層に電極（第二電極）１３を設け、２つの第一電極のうちの一方の第一電極１１と第二電極１３とによりコンデンサＣ１を、また２つの第一電極のうちの他方の第一電極１２と第二電極１３とによりコンデンサＣ２を形成する。
【００２９】
第一電極１１，１２は、信号入力側（ホットエンド側）の電極であり、第二電極１３より面積（平面形状）が小さく、当該第一電極１１，１２の大きさを調整することによって当該コンデンサＣ１，Ｃ２の容量値が決定される。また、各第一電極１１，１２に対応して基板１０の表面には外部電極２１，２２を設け、これら外部電極２１，２２と各第一電極１１，１２は、平面から見て各第一電極１１，１２の略中央部に配置したそれぞれ１本のビアホールＶ１１，Ｖ１３（以下、単にビアと称する）により電気的に接続してある。
【００３０】
第一電極１１，１２に接続するビアＶ１１，Ｖ１３についてこのような構造としたのは、後に述べるように電極１１，１２，１３の位置ずれによる容量変動を小さくするためである。ビアＶ１１，Ｖ１３自体の構造は、めっきスルーホールその他、特に問わないが、電気抵抗を抑え伝送ロスを低減する観点から、スルーホール内をめっき金属または導電性ペーストで充填した所謂フィルドビアとすることが望ましい。後述の第二電極１３と外部電極２３間のビアＶ３１〜Ｖ３６についても同様である。
【００３１】
また、各第一電極１１，１２は、この例では略長方形の平面形状を有するものとし、図４にも拡大して示すようにその４隅（隅角部）Ｒの角（かど）を丸めたような形状とする（面取り部の形成）。第一電極１１，１２と第二電極１３との間に位置ずれが生じた場合に、電界が集中する角部Ｒ（この点については更に後に述べる）が電極の対向領域から外れ難くするためである。尚、上記隅角部Ｒは、曲線状の形状とする以外にも、例えば図５に示すように直線状に切り欠いたような形状としても良い。
【００３２】
第一電極１１，１２に接続される２つの外部電極２１，２２は、図２に示すようにそれぞれ平面形状が異なるものとしてある。これは、当該コンデンサ素子に含まれる２つのコンデンサＣ１，Ｃ２の容量を異ならせた場合に、これらを識別することが出来るようにするためである。
【００３３】
一方、第二電極１３は、基板裏面に設けた外部電極２３を通じてマザーボード等のグランド電極に接続されるグランド側（コールドエンド側）の電極であり、上記第一電極１１，１２より平面形状が大きく、平面から見たときに当該第二電極１３の内側に（含まれるように）第一電極１１，１２が位置するように配置してある。このようにコンデンサＣ１，Ｃ２を形成する一対の電極を同一の大きさとせず、一方の電極１３を大きく形成して平面から見たときにこの大きな電極（第二電極）１３の内側に他方の電極（第一電極）１１，１２が位置するようにすれば、同一サイズの電極を対向させて容量を形成する場合と比較して、電極間の位置ずれによる容量変動を小さく抑えることが出来る利点がある。
【００３４】
第二電極１３と、基板裏面に形成した外部電極２３との電気的接続は、複数本（この例の場合６本）のビアＶ３１〜Ｖ３６により行う。グランド側電極１３の電位をより確実にグランドレベルに落すためである。
【００３５】
本実施形態に係るコンデンサ素子の作用効果について、従来のコンデンサ素子との対比において述べる。図６および図７は従来のコンデンサ素子の一例を示すもので、このコンデンサ素子は、上記実施形態と同様に積層基板１０の内部に２つの第一電極１，２とこれらと対向して容量を形成する第二電極１３とを備えるものであるが、第一電極１，２と外部電極２１，２２との電気的接続を行うためそれぞれ２本ずつのビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４を設けてあり、また各第一電極１，２の隅角部には上記実施形態のように面取り部を形成していない。
【００３６】
図８は上記従来のコンデンサ素子の第一電極１の電界強度を解析した結果を示すものであり、この図でハッチングを施した部分は電界強度が２．０×１０6〔Ｖ／ｍ〕未満の領域を、網掛けハッチングを施した部分は電界強度が２．０×１０6以上〜４．０×１０6〔Ｖ／ｍ〕未満の領域を、黒く塗りつぶした部分は電界強度が４．０×１０6〔Ｖ／ｍ〕以上の領域をそれぞれ示している。また、同図において外部電極２１と接続されるビアＶ１１，Ｖ１２の位置を丸で示している。これらの図から明らかなように従来のコンデンサ素子では、電極の縁や角（かど）に電界が集中しているのが分かる。
【００３７】
一方、図９は上記図６〜７に示す従来のコンデンサ素子において第一電極１に接続されるビアを１本（ビアＶ１１のみ）とした場合の電界強度の解析結果を示しており、同図においてハッチング部分、網掛けハッチング部分および黒塗部分は、それぞれ前記図８と同一の電界強度範囲を示している。また図中、ビアＶ１１の位置を丸印で示している。これらの図から明らかなように、ビアを１本とした場合にも電極の縁や角に電界が集中しているが、電界が強い領域（黒塗部分および網掛けハッチング部分）が電極１の中心側に向け拡大し広くなっていることが分かる。これらの解析結果から次のことが言える。
【００３８】
第一電極に複数本のビアＶ１１，Ｖ１２を備える従来の電極構造（図８）では、電極１の周縁および角部のより狭い領域に電界が集中しているのに対し、ビアを１本とした本実施形態の構造（図９）では、従来構造に較べれば電極周縁・角部への電界の集中の度合いが小さく、したがって同一の位置ずれ量であれば、本実施形態の構造の方が従来構造より容量の変動が小さくなる。この点につき更に詳しく述べる。
【００３９】
コンデンサの容量Ｃは、電極面積（対向領域の面積）をＳ、電極間距離をｄ、誘電率をεとした場合に、Ｃ＝ε（Ｓ／ｄ）であり、従来と本実施形態の各構造においてＳ、ｄおよびεはいずれも同一であるから容量値Ｃは等しい。また、両電極間に蓄えられる電荷Ｑは、静電容量をＣ、両電極間の電位差をＶとすると、Ｑ＝ＣＶであるから、ＣとＶが一定であればＱも一定であり、両構造の電荷Ｑも同一である。したがって両構造の電界Ｅも等しいはずである。コンデンサ内の電界が従来構造と本実施形態の構造とで同じであるとすると、従来構造ではビアが２本であるため、ビア周囲の電位は低くしかも広範囲にわたって安定しているが、その分、電極の縁や角の部分での電位はビアが１本の場合と較べて非常に高くなる。
【００４０】
これに対し本実施形態の構造の場合、第一電極に接続されるビアが１本であるため、ビア周囲の電位は、電極周縁部に較べれば従来構造と同様に低いものの、従来構造に較べれば高くかつその範囲は狭い。したがって本実施形態の構造では、電極内の広い部分で電位が高く、その分、従来構造のように電極の縁や角に極端に電界が集中して非常に高くなるようなことがない。このため、本実施形態の構造によれば、電極の位置ずれが生じても従来構造ほど大きな容量のばらつきが生じることがない。尚、本発明に基づいてグランド側電極（第二電極）に接続されるビアを１本にすることも考えられるが、後述の図１１〜１４に示す解析結果から分かるように、第二電極（コールドエンド）側よりも第一電極（ホットエンド）側に接続するビアを１本とした方が良好な特性が得られる。
【００４１】
さらに本実施形態では、上記のように電極１１，１２の角部Ｒに面取り部を形成してあるから、電極１１，１２，１３が例えば回転ずれを起した場合にも電界が強い角部Ｒが、容量を形成する電極対向領域から外れ難く（又は外れる面積が少なくなり）、この点からも位置ずれによる容量変動を小さく抑えることができ有利である。
【００４２】
また、上記解析結果から明らかなように、ビアに近い部分は電界が弱く、ビアから遠い部分は電界が強くなる傾向があるから、第一電極に接続する１本のビアを当該電極の端部に配置すると、当該端部と反対側の端部とで電界強度に大きな差が出来てしまう。この場合、電界が弱い側が対向領域から外れるような位置ずれをした場合は良いが、逆に電界が強い側が対向領域から外れるようなずれ方をした場合には容量値の変動が大きくなって多数製造される製品全体としてのばらつきが大きくなる可能性がある。したがって、どちらの方向にずれたとしても容量変動をある程度の狭い範囲内に抑えることが出来るようビアの形成位置を電極の略中央位置とすることが望ましい。
【００４３】
図１０から図１４は、上記図６，７に示した素子構造において配線層やビアの形成位置をずらした場合のコンデンサＣ１１，Ｃ１２の容量値の変動を解析した結果を示す表であり、図１０は当該素子において第一電極１，２にそれぞれ２本ずつのビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４が接続されている場合（構造１／図６および図７に示す従来の構造）、図１１は当該素子において第一電極１，２に接続されたビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４のうち中央寄りのビアＶ１１，Ｖ１３を設けずに外側のビアＶ１２，Ｖ１４のみをそれぞれ１本ずつ設けた場合（構造２）、図１２は第一電極１，２に接続されたビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４のうち外側のビアＶ１２，Ｖ１４を設けずに中央寄りのビアＶ１１，Ｖ１３のみを１本ずつ設けた場合（構造３）を示している。
【００４４】
また、図１３は第一電極１，２にそれぞれ２本ずつビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４を接続するが、第二電極１３に接続されたビアＶ３１〜Ｖ３６のうち中央部の２本のビアＶ３３，Ｖ３４を設けなかった場合であり（構造４）、図１４は第一電極１，２に接続されたビアは２本ずつで、第二電極１３に接続されたビアＶ３１〜Ｖ３６を設けない代わりに第二電極１３の略中央に１本だけ新たにビア（図示せず）を設けた場合（構造５）である。
【００４５】
解析は上記各構造１〜５について２０通りの位置ずれ状態を設定して行い（Ｓ１〜Ｓ２０，Ｓ３１〜Ｓ５０，Ｓ６１〜Ｓ８０，Ｓ９１〜Ｓ１１０，Ｓ１２１〜Ｓ１４０）、各表に、Ｃ１１とＣ１２の各容量値と、位置ずれ状態（位置ずれを行った対象Ｌ１〜Ｌ３，Ｖ１，Ｖ３、方向ｘ，ｙおよびずらした量）とを示した。各表における位置ずれ状態の項目中、Ｌ１は外部電極２１，２２が設けられた第１層を、Ｌ２は第一電極１，２が設けられた第２層を、Ｌ３は第二電極１３が設けられた第３層を、Ｖ１は第一電極１，２と外部電極２１，２２とを接続するビアＶ１１〜Ｖ１４を、Ｖ３は第二電極１３と外部電極２３とを接続するビアＶ３１〜Ｖ３６をそれぞれずらしたことを表し、ｘ，ｙは図７に示すｘ-ｙ座標軸のｘ軸方向またはｙ軸方向にずらしたことを表し、「＋３０μｍ」および「−３０μｍ」は当該座標軸のプラス方向に３０μｍだけ、或いは当該座標軸のマイナス方向に３０μｍだけずらしたことをそれぞれ表している。尚、Ｓ０，Ｓ３０，Ｓ６０，Ｓ９０およびＳ１２０は、ずれが無い場合である。
【００４６】
また各表において、層ずれの無い状態（Ｓ０，Ｓ３０，Ｓ６０，Ｓ９０又はＳ１２０）から１．５％以上容量値が変化したものに白抜きの三角印「△」を、２％以上変化したものに黒塗りの三角印「▲」を付してあるが、これらの印からも明らかなように第一電極１，２に接続するビアを複数本（２本）とした従来の構造１（図１０）は容量値の変動が大きく、これと比較して当該ビアを１本とした構造２（図１１）並びに構造３（図１２）は容量値の変動は小さい。また、このように第一電極１，２に接続するビアを１本とする構成に加え、面取り部を備えた上記実施形態の構造によれば更に容量値の変動を小さく抑えることが期待できる。
【００４７】
さらに、第二電極１３側のビアの本数を減らした場合の解析を行った。これによれば、図１３および図１４に示すようにグランド（第二電極）側のビアの本数を減らすことでも、容量変動をある程度抑えることが可能であることが分かった。ただし、グランド側電極（第二電極）の電位をより確実にグランドレベルに落しグランドを強化する観点からは、第二電極側のビアは従来通り複数本とし、第一電極側のビアを１本とする構造をとることが望ましい。
【００４８】
さらに、図１５は実際にコンデンサ素子を作製し、容量値を実測した結果を示すものである。測定は、図１６に示すように絶縁層を介して互いに対向するように第一電極１，２，１１，１２と、第二電極１３とを設けてコンデンサを形成し、第一電極１，２，１１，１２と外部電極（図示せず）とを接続するビアＶを本発明に従い１本とした場合（同図（ａ））と、従来のように２本とした場合（同図（ｂ））とについてそれぞれ２０個ずつのサンプルを対象として行った。尚、外部電極と第一電極または第二電極との距離は８０μｍ、第一・第二両電極間の間隔は１２０μｍであり、第一および第二の各コンデンサＣ１，Ｃ１１，Ｃ２，Ｃ１２の設計容量値は３．６０ｐＦである。
【００４９】
図１５の表に示すようにビアＶを本発明に従い１本とした場合（図１６（ａ））には、従来のように２本の場合（図１６（ｂ））と比較して、より設計値に近く容量値のばらつきが少なくなった。
【００５０】
図１７は、本発明の他の実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。同図に示すようにこのアイソレータは、従来から知られたアイソレータと同様に、信号が入力される入力端子５１と、信号が出力される出力端子５２と、これら入力端子５１および出力端子５２間に設けられた磁気回転子５４と、磁気回転子５４に直流磁界を印加する磁石（図示せず）と、終端端子５３に接続された終端抵抗５８と、一端が前記磁気回転子５４に電気的に接続されるとともに他端がグランドに電気的に接続された３個の整合用コンデンサ５５，５６，５７とを備えるが、従来のアイソレータと異なり、整合用コンデンサ５５〜５７を前記実施形態に係るコンデンサ素子により構成したものである。
【００５１】
尚、前記実施形態に係るコンデンサ素子では、２つのコンデンサＣ１，Ｃ２を備えるが、前記実施形態では同様にして１つのコンデンサのみを含む素子を形成することも出来るし、３個以上のコンデンサを含む素子を形成することも可能である。したがって、このような本発明に係るコンデンサ素子を１つ又は２つ以上適宜形成してこれらの素子に含まれるコンデンサによって各整合用コンデンサ５５〜５７を構成すれば良い。
【００５２】
アイソレータにおいて整合用コンデンサ５５〜５７は、当該アイソレータの周波数特性を決定するのに重要な役割を果たすが、上記のように整合用コンデンサ５５〜５７として本実施形態のコンデンサ素子を使用すれば、整合用コンデンサ５５〜５７の容量誤差の少ない良好な電気的特性を有するアイソレータを構成することが出来る。
【００５３】
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。例えば、基板の種類（有機系積層基板、ＬＴＣＣほか無機セラミック系積層基板等）や基板の積層数、絶縁層および電極の構成材料、基板・電極の形成方法（サブトラクティブ法、セミアディティブ法、フルアディティブ法等）は特に限定されない。また本発明は、コンデンサの単体素子、アイソレータやサーキュレータのような非可逆回路素子のほか、コンデンサを基板に含んだ各種の電子部品・機能モジュールに広く適用することが可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係るコンデンサ素子を示す断面図である。
【図２】前記実施形態に係るコンデンサ素子を示す平面図である。
【図３】前記実施形態に係るコンデンサ素子の電極構造を示す分解斜視図である。
【図４】前記実施形態に係るコンデンサ素子の電極隅角部を拡大して示す平面図である。
【図５】前記実施形態に係るコンデンサ素子の電極隅角部の別の構成例を示す拡大平面図である。
【図６】従来のコンデンサ素子の一例を示す断面図である。
【図７】前記従来のコンデンサ素子の一例を示す平面図である。
【図８】コンデンサ電極（当該電極に接続されたビアホールが２本の場合）の電界強度分布を示す図である。
【図９】コンデンサ電極（当該電極に接続されたビアホールが１本の場合）の電界強度分布を示す図である。
【図１０】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されるビアが２本の場合）。
【図１１】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアのうち中央寄りのビアを設けず外側のビアのみ１本設けた場合）。
【図１２】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアのうち外側のビアを設けず中央寄りのビアのみ１本設けた場合）。
【図１３】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアは２本で、第二電極に接続されたビアのうち中央部の２本のビアを設けなかった場合）。
【図１４】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアは２本で、第二電極の中央に１本だけビアを設けた場合）。
【図１５】本発明と従来構造とに基づいてそれぞれコンデンサ素子を作製し、容量値を実測した結果を示す表である。
【図１６】前記図１５の測定対象の電極構造を示す平面図である。（ａ）は外部電極と接続するビアを１本とした場合（本発明）、（ｂ）は外部電極と接続するビアを２本とした場合（従来構造）である。
【図１７】本発明の一実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。
【符号の説明】
【００５５】
１０ 積層基板
１，２，１１，１２ 第一電極（ホットエンド側電極）
１３ 第二電極（コールドエンド側電極）
２１，２２，２３ 外部電極
５１ 入力端子
５２ 出力端子
５３ 終端端子
５４ 磁気回転子
５５，５６，５７ 整合用コンデンサ
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２ コンデンサ
Ｒ 隅角部
Ｖ１１〜Ｖ１４，Ｖ３１〜Ｖ３６ ビアホール（ビアホール形成位置）
【技術分野】
【０００１】
本発明は、コンデンサ素子および非可逆回路素子に係り、特にアイソレータ等の非可逆回路素子を構成するため積層基板内に形成するコンデンサの構造に関する。
【背景技術】
【０００２】
受動回路素子の一つとしてコンデンサは電子回路を構成し、各種の電子部品や回路モジュールに組み込まれることがある。例えば携帯電話機のような移動体通信機器のフロントエンド部には、アンテナからの反射電力を遮断するため、非可逆回路素子（アイソレータ）が設けられる。このアイソレータは、軟磁性体とこの軟磁性体に所定の角度を持って互いに交差するよう配置される３本の中心導体とからなる磁気回転子と、磁気回転子に直流磁界を印加する磁石と、終端抵抗と、複数の整合用コンデンサとを樹脂ケース内に収容してなる（下記特許文献１および２参照）。整合用コンデンサは、中心導体と各端子（入力端子、出力端子または終端抵抗を接続する終端端子）との間に一端が接続され、他端がグランドに接続される。
【０００３】
かかるアイソレータは、携帯電話機においてはアンテナと送信用パワーアンプとの間に挿入され、パワーアンプからアンテナへ伝送される送信信号を通過させる一方、アンテナ側から反射されてきた不要電力を遮断する。アンテナ側からの不要電力は上記終端抵抗で熱エネルギとして消費されることとなるが、この熱を効率よく外部に逃がすことが当該アイソレータの特性を向上させる点で好ましい。このため特許文献１（特開２００４−２４１９４４）の発明では、終端抵抗とグランド端子電極を特定の配置とすることによって終端抵抗からの放熱性を高めている。
【０００４】
一方、整合用コンデンサは、高いＱ値を得る点から、誘電体基板の両外面に平板状の電極を形成した単板型コンデンサによって構成することが有利である。しかしながら、単板型コンデンサは、誘電体基板が一層だけであるため十分な容量値を確保するには、誘電体基板（誘電体層）の厚さを薄くするか、誘電体基板の面積を大きくする必要がある。ところが、誘電体基板を薄くすればコンデンサ素子の機械的強度が低下する。他方、誘電体基板の面積を大きくすることは、素子の大型化を招く。単板型コンデンサでなく積層チップコンデンサを用いることも考えられるが、積層チップコンデンサは一般にＱ値が低く、挿入損失が増大するため、非可逆回路素子に用いることが出来ない。
【０００５】
そこで、特許文献２（特開２００３−１７９４０８）の発明では、コンデンサ層（キャパシタ層）とこれを補強する非コンデンサ層（非キャパシタ層）とにより整合用コンデンサを形成している。非コンデンサ層を補強層として機能させることによって、コンデンサ層を薄く形成して大きな容量値を得るとともに機械的な強度を同時に確保するのである。
【０００６】
【特許文献１】特開２００４−２４１９４４号公報
【特許文献２】特開２００３−１７９４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上記文献記載の発明は、ともにアイソレータの特性向上を図るものではあるものの、これら文献記載の素子構造では、製造過程に起因するコンデンサの容量値の誤差を解消することは出来ない。
【０００８】
すなわち、誘電体基板を用いてコンデンサを形成する場合、基板表面に電極パターンを印刷し或いは積層基板を構成する各誘電体シートを積層するときに、パターンの印刷ずれやシート間の積層ずれによって対向する電極同士が正確に重なり合うことなく位置ずれを起すことがあり、このため、両電極によって形成されるコンデンサの容量値が本来得られるべき設計値から外れて容量値にばらつきが生じることがある。
【０００９】
このような容量値の誤差は、特に上記のようなアイソレータでは、整合用コンデンサが当該アイソレータの電気的特性に大きな影響を及ぼすことから、これを出来るだけ小さくすることが望ましい。さらにアイソレータに限らずコンデンサを含む他の様々な電子部品においても、容量誤差が生じることは当該電子部品の特性上好ましくない。
【００１０】
したがって、本発明の目的は、誘電体基板に設けられる電極間の位置ずれに起因したコンデンサ容量の誤差を低減する点にある。
【課題を解決するための手段】
【００１１】
前記課題を解決し目的を達成するため、本発明に係るコンデンサ素子は、誘電体層を介して互いに対向するように基板に設けられた第一電極と第二電極とを備えたコンデンサ素子であって、前記第一電極および第二電極のいずれか一方または双方についてその隅角部に面取り部を形成した。
【００１２】
誘電体基板を使用しこれにコンデンサを形成する場合、当該コンデンサの容量値に誤差（ばらつき）が生じることがある。このばらつきを減らすため、本願発明者はその原因を種々検討する中で誘電体基板内に形成したコンデンサ電極について電界強度の解析を行った。その結果、誘電体層を挟んで対向する電極の電界強度分布は各電極内において一様にはなっておらず、電極の周縁部や隅角部（角／かど）に電界が集中していることを確認した（図８，図９を参照し後述する）。
【００１３】
したがって、電極パターンの印刷ずれや誘電体シートの積層ずれ等によって電極が位置ずれを起した場合に、電界が集中している電極の周縁部や隅角部が電極の対向領域（電極同士が対向し平面から見たときに重なっている領域／以下、この部分を対向領域と云う）から外れてコンデンサの容量形成に寄与しなくなり、これがコンデンサの容量値の誤差を大きくする原因となっていると考えられる。よって、この周縁部や隅角部への電界集中を軽減し、あるいは対向領域から外れる電界集中部分の面積を減らせば、容量値の変動を小さく抑えることが可能となる。その具体的構成は次のとおりである。
【００１４】
まず、本発明では、コンデンサを形成する電極（第一電極および第二電極）の隅角部（角／かど）に面取り部を形成する。面取り部とは、電極を平面から見た場合に、角（かど）を丸め或いは角を切り欠いたような（角を取ったような）形状を有する部分を云う。別の表現をすれば、面取り部を形成するとは、電極の平面形状について隅角部が角張った形状を有しないようにすることを云い、例えば電極の角を丸めて曲線状にし（所謂アールをつける）、或いは電極の角が９０度（直角）より大きな角度を持つように電極の角を直線的に切断したような形状とすることを云う。
【００１５】
コンデンサを構成する電極同士の位置ずれとしては、大別して直線状にずれる（平行移動する）場合と、回転ずれする（電極同士が相対回転するようにずれる）場合とが想定されるが、特に、電極の角が対向領域から突き出るように斜めに平行移動した場合や、電極が回転ずれを起した場合には、電界が集中している隅角部が対向領域から突き出て外れやすくなり、このため従来の電極構造では容量値の変動が大きくなりやすい。
【００１６】
これに対し、隅角部に上記面取り部を形成した本発明の電極構造によれば、電極の角への電界の集中が緩和されるとともに、電極の位置ずれが生じた場合にも電界が極度に集中した部分（隅角部）が対向領域から外れ難く若しくは外れる部分が少なくなり、容量値の変動を従来に較べ小さく抑えることが出来る。
【００１７】
面取り部を形成する箇所は、当該電極のすべての隅角部（例えば電極の平面形状が方形であれば４隅のすべて）とする必要は必ずしもなく、コンデンサを形成する或る電極に着目した場合に当該電極に複数ある隅角部のうち一部の隅角部が面取り部を有するようにしても良い。また本発明において、電極の数は必ずしも２枚に限られるものではなく、誘電体層を挟んで配置した３枚以上の電極によりコンデンサを構成することも可能である。さらに、基板内における各電極の形成位置は特に問わず、基板の内部（内層）でも良いし、表面（または裏面）であっても構わない。
【００１８】
また上記コンデンサ素子では、第一電極が、基板の内部に内蔵され、第二電極より面積が小さく、当該面積を有することにより当該コンデンサの容量値が決定される基準となる電極であり、当該第一電極に対し電気的な接続を行うビアホールは１本であり、かつ当該第一電極が上記面取り部を備えるようにすることが望ましい。
【００１９】
コンデンサ電極への電気的接続は、当該コンデンサの自己共振周波数を高めるため従来から一般に複数本のビアホールによって行われる。しかしながら、複数本のビアホールを接続すると、電極の周縁部や隅角部へより大きな電界が集中することとなり（図８，図９に基づき後述する）、電極が位置ずれして周縁部や隅角部が対向領域から外れたときの影響が大きくなる。これに対し上記本発明のようにビアホールを１本とすれば、電極周縁部や隅角部への電界集中を軽減することができ、位置ずれによる容量変動を小さく抑えることが出来る。
【００２０】
また、誘電体基板を使用してコンデンサを形成する場合、例えばグランド電極に対向してコンデンサ電極を設ける場合のように一方の電極が大きく、他方の電極が小さくてこの小さな方の電極により当該コンデンサの容量値が決定されるよう構成する場合がある。このような電極構造にあっては、大きい方の電極の隅角部は通常、対向領域外に位置してコンデンサの容量形成に元来寄与していない一方、容量形成の基準となる小さい方の電極は位置ずれが生じれば隅角部が大きい方の電極（対向領域）から外れるおそれがあるため、上記本発明のように当該小さい方の電極に面取り部を形成しておくことが好ましい。
【００２１】
また同様の理由から、本発明に係るコンデンサ素子の好ましい態様として、第一電極が信号入力側（所謂ホットエンド側）の電極であり、第二電極がグランドに接続されたグランド側（所謂コールドエンド側）の電極であり、第一電極に対し電気的な接続を行うビアホールを１本としても良い。
【００２２】
さらに、第一電極に対して電気的な接続を行うビアホールは、平面から見た場合に当該第一電極の略中央位置に配置することが好ましい。
【００２３】
電極に生じる電界は、ビアホールに近いほど弱く、ビアホールから遠いほど強くなるが、電極の位置ずれは何れの方向へも生じる可能性がある。したがって、ビアホールを電極の略中央位置に設け、周縁部内並びに隅角部間の電界強度を均一とすることでどの方向に電極がずれても容量変動をある程度の範囲内に抑えることが望ましく、これにより多数製造される製品全体としてのばらつきを小さくすることが出来る。
【００２４】
本発明に係る非可逆回路素子は、信号が入力される入力端子と、信号が出力される出力端子と、これら入力端子および出力端子間に設けられた磁気回転子と、当該磁気回転子に直流磁界を印加する磁石と、一端が前記磁気回転子に電気的に接続され、他端がグランドに電気的に接続された１以上の整合用コンデンサとを備えた非可逆回路素子であって、前記整合用コンデンサのうち少なくとも１つを上記本発明に係るコンデンサ素子とした。
【００２５】
このような非可逆回路素子によれば、整合用コンデンサの容量値に誤差の少ない良好な電気的特性を有する非可逆回路素子を構成することが可能となる。非可逆回路素子には、アイソレータのほか、例えばサーキュレータ等が含まれる。また上記本発明に係るコンデンサ素子は、コンデンサの単体素子として構成されていても良いし、非可逆回路素子以外の様々な電子部品・回路モジュールに含まれた形態であっても構わない。
【発明の効果】
【００２６】
本発明によれば、誘電体基板に設けられる電極間の位置ずれに起因したコンデンサ容量の誤差を低減することが出来る。
【００２７】
本発明の他の目的、特徴および利点は、図面を参照しつつ述べる以下の本発明の実施の形態の説明により明らかにする。尚、各図中、同一の符号は同一又は相当部分を示す。
【発明を実施するための最良の形態】
【００２８】
図１および図２はそれぞれ本発明の一実施形態に係るコンデンサ素子を示す断面図および平面図であり、図３は電極構造を示す分解斜視図である。これらの図に示すようにこのコンデンサ素子は、基板表裏面を含めて４層の配線層を有する積層基板１０の内部に２つのコンデンサＣ１，Ｃ２を備えたものである。より具体的には、基板表面から基板裏面に向け順に第１層、第２層、第３層および第４層と称した場合に、第２層に２つの電極（第一電極）１１，１２を基板１０の長手方向に並べて配置するとともに、絶縁層（誘電体層）を介してこれらの電極に対向するよう第３層に電極（第二電極）１３を設け、２つの第一電極のうちの一方の第一電極１１と第二電極１３とによりコンデンサＣ１を、また２つの第一電極のうちの他方の第一電極１２と第二電極１３とによりコンデンサＣ２を形成する。
【００２９】
第一電極１１，１２は、信号入力側（ホットエンド側）の電極であり、第二電極１３より面積（平面形状）が小さく、当該第一電極１１，１２の大きさを調整することによって当該コンデンサＣ１，Ｃ２の容量値が決定される。また、各第一電極１１，１２に対応して基板１０の表面には外部電極２１，２２を設け、これら外部電極２１，２２と各第一電極１１，１２は、平面から見て各第一電極１１，１２の略中央部に配置したそれぞれ１本のビアホールＶ１１，Ｖ１３（以下、単にビアと称する）により電気的に接続してある。
【００３０】
第一電極１１，１２に接続するビアＶ１１，Ｖ１３についてこのような構造としたのは、後に述べるように電極１１，１２，１３の位置ずれによる容量変動を小さくするためである。ビアＶ１１，Ｖ１３自体の構造は、めっきスルーホールその他、特に問わないが、電気抵抗を抑え伝送ロスを低減する観点から、スルーホール内をめっき金属または導電性ペーストで充填した所謂フィルドビアとすることが望ましい。後述の第二電極１３と外部電極２３間のビアＶ３１〜Ｖ３６についても同様である。
【００３１】
また、各第一電極１１，１２は、この例では略長方形の平面形状を有するものとし、図４にも拡大して示すようにその４隅（隅角部）Ｒの角（かど）を丸めたような形状とする（面取り部の形成）。第一電極１１，１２と第二電極１３との間に位置ずれが生じた場合に、電界が集中する角部Ｒ（この点については更に後に述べる）が電極の対向領域から外れ難くするためである。尚、上記隅角部Ｒは、曲線状の形状とする以外にも、例えば図５に示すように直線状に切り欠いたような形状としても良い。
【００３２】
第一電極１１，１２に接続される２つの外部電極２１，２２は、図２に示すようにそれぞれ平面形状が異なるものとしてある。これは、当該コンデンサ素子に含まれる２つのコンデンサＣ１，Ｃ２の容量を異ならせた場合に、これらを識別することが出来るようにするためである。
【００３３】
一方、第二電極１３は、基板裏面に設けた外部電極２３を通じてマザーボード等のグランド電極に接続されるグランド側（コールドエンド側）の電極であり、上記第一電極１１，１２より平面形状が大きく、平面から見たときに当該第二電極１３の内側に（含まれるように）第一電極１１，１２が位置するように配置してある。このようにコンデンサＣ１，Ｃ２を形成する一対の電極を同一の大きさとせず、一方の電極１３を大きく形成して平面から見たときにこの大きな電極（第二電極）１３の内側に他方の電極（第一電極）１１，１２が位置するようにすれば、同一サイズの電極を対向させて容量を形成する場合と比較して、電極間の位置ずれによる容量変動を小さく抑えることが出来る利点がある。
【００３４】
第二電極１３と、基板裏面に形成した外部電極２３との電気的接続は、複数本（この例の場合６本）のビアＶ３１〜Ｖ３６により行う。グランド側電極１３の電位をより確実にグランドレベルに落すためである。
【００３５】
本実施形態に係るコンデンサ素子の作用効果について、従来のコンデンサ素子との対比において述べる。図６および図７は従来のコンデンサ素子の一例を示すもので、このコンデンサ素子は、上記実施形態と同様に積層基板１０の内部に２つの第一電極１，２とこれらと対向して容量を形成する第二電極１３とを備えるものであるが、第一電極１，２と外部電極２１，２２との電気的接続を行うためそれぞれ２本ずつのビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４を設けてあり、また各第一電極１，２の隅角部には上記実施形態のように面取り部を形成していない。
【００３６】
図８は上記従来のコンデンサ素子の第一電極１の電界強度を解析した結果を示すものであり、この図でハッチングを施した部分は電界強度が２．０×１０6〔Ｖ／ｍ〕未満の領域を、網掛けハッチングを施した部分は電界強度が２．０×１０6以上〜４．０×１０6〔Ｖ／ｍ〕未満の領域を、黒く塗りつぶした部分は電界強度が４．０×１０6〔Ｖ／ｍ〕以上の領域をそれぞれ示している。また、同図において外部電極２１と接続されるビアＶ１１，Ｖ１２の位置を丸で示している。これらの図から明らかなように従来のコンデンサ素子では、電極の縁や角（かど）に電界が集中しているのが分かる。
【００３７】
一方、図９は上記図６〜７に示す従来のコンデンサ素子において第一電極１に接続されるビアを１本（ビアＶ１１のみ）とした場合の電界強度の解析結果を示しており、同図においてハッチング部分、網掛けハッチング部分および黒塗部分は、それぞれ前記図８と同一の電界強度範囲を示している。また図中、ビアＶ１１の位置を丸印で示している。これらの図から明らかなように、ビアを１本とした場合にも電極の縁や角に電界が集中しているが、電界が強い領域（黒塗部分および網掛けハッチング部分）が電極１の中心側に向け拡大し広くなっていることが分かる。これらの解析結果から次のことが言える。
【００３８】
第一電極に複数本のビアＶ１１，Ｖ１２を備える従来の電極構造（図８）では、電極１の周縁および角部のより狭い領域に電界が集中しているのに対し、ビアを１本とした本実施形態の構造（図９）では、従来構造に較べれば電極周縁・角部への電界の集中の度合いが小さく、したがって同一の位置ずれ量であれば、本実施形態の構造の方が従来構造より容量の変動が小さくなる。この点につき更に詳しく述べる。
【００３９】
コンデンサの容量Ｃは、電極面積（対向領域の面積）をＳ、電極間距離をｄ、誘電率をεとした場合に、Ｃ＝ε（Ｓ／ｄ）であり、従来と本実施形態の各構造においてＳ、ｄおよびεはいずれも同一であるから容量値Ｃは等しい。また、両電極間に蓄えられる電荷Ｑは、静電容量をＣ、両電極間の電位差をＶとすると、Ｑ＝ＣＶであるから、ＣとＶが一定であればＱも一定であり、両構造の電荷Ｑも同一である。したがって両構造の電界Ｅも等しいはずである。コンデンサ内の電界が従来構造と本実施形態の構造とで同じであるとすると、従来構造ではビアが２本であるため、ビア周囲の電位は低くしかも広範囲にわたって安定しているが、その分、電極の縁や角の部分での電位はビアが１本の場合と較べて非常に高くなる。
【００４０】
これに対し本実施形態の構造の場合、第一電極に接続されるビアが１本であるため、ビア周囲の電位は、電極周縁部に較べれば従来構造と同様に低いものの、従来構造に較べれば高くかつその範囲は狭い。したがって本実施形態の構造では、電極内の広い部分で電位が高く、その分、従来構造のように電極の縁や角に極端に電界が集中して非常に高くなるようなことがない。このため、本実施形態の構造によれば、電極の位置ずれが生じても従来構造ほど大きな容量のばらつきが生じることがない。尚、本発明に基づいてグランド側電極（第二電極）に接続されるビアを１本にすることも考えられるが、後述の図１１〜１４に示す解析結果から分かるように、第二電極（コールドエンド）側よりも第一電極（ホットエンド）側に接続するビアを１本とした方が良好な特性が得られる。
【００４１】
さらに本実施形態では、上記のように電極１１，１２の角部Ｒに面取り部を形成してあるから、電極１１，１２，１３が例えば回転ずれを起した場合にも電界が強い角部Ｒが、容量を形成する電極対向領域から外れ難く（又は外れる面積が少なくなり）、この点からも位置ずれによる容量変動を小さく抑えることができ有利である。
【００４２】
また、上記解析結果から明らかなように、ビアに近い部分は電界が弱く、ビアから遠い部分は電界が強くなる傾向があるから、第一電極に接続する１本のビアを当該電極の端部に配置すると、当該端部と反対側の端部とで電界強度に大きな差が出来てしまう。この場合、電界が弱い側が対向領域から外れるような位置ずれをした場合は良いが、逆に電界が強い側が対向領域から外れるようなずれ方をした場合には容量値の変動が大きくなって多数製造される製品全体としてのばらつきが大きくなる可能性がある。したがって、どちらの方向にずれたとしても容量変動をある程度の狭い範囲内に抑えることが出来るようビアの形成位置を電極の略中央位置とすることが望ましい。
【００４３】
図１０から図１４は、上記図６，７に示した素子構造において配線層やビアの形成位置をずらした場合のコンデンサＣ１１，Ｃ１２の容量値の変動を解析した結果を示す表であり、図１０は当該素子において第一電極１，２にそれぞれ２本ずつのビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４が接続されている場合（構造１／図６および図７に示す従来の構造）、図１１は当該素子において第一電極１，２に接続されたビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４のうち中央寄りのビアＶ１１，Ｖ１３を設けずに外側のビアＶ１２，Ｖ１４のみをそれぞれ１本ずつ設けた場合（構造２）、図１２は第一電極１，２に接続されたビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４のうち外側のビアＶ１２，Ｖ１４を設けずに中央寄りのビアＶ１１，Ｖ１３のみを１本ずつ設けた場合（構造３）を示している。
【００４４】
また、図１３は第一電極１，２にそれぞれ２本ずつビアＶ１１，Ｖ１２；Ｖ１３，Ｖ１４を接続するが、第二電極１３に接続されたビアＶ３１〜Ｖ３６のうち中央部の２本のビアＶ３３，Ｖ３４を設けなかった場合であり（構造４）、図１４は第一電極１，２に接続されたビアは２本ずつで、第二電極１３に接続されたビアＶ３１〜Ｖ３６を設けない代わりに第二電極１３の略中央に１本だけ新たにビア（図示せず）を設けた場合（構造５）である。
【００４５】
解析は上記各構造１〜５について２０通りの位置ずれ状態を設定して行い（Ｓ１〜Ｓ２０，Ｓ３１〜Ｓ５０，Ｓ６１〜Ｓ８０，Ｓ９１〜Ｓ１１０，Ｓ１２１〜Ｓ１４０）、各表に、Ｃ１１とＣ１２の各容量値と、位置ずれ状態（位置ずれを行った対象Ｌ１〜Ｌ３，Ｖ１，Ｖ３、方向ｘ，ｙおよびずらした量）とを示した。各表における位置ずれ状態の項目中、Ｌ１は外部電極２１，２２が設けられた第１層を、Ｌ２は第一電極１，２が設けられた第２層を、Ｌ３は第二電極１３が設けられた第３層を、Ｖ１は第一電極１，２と外部電極２１，２２とを接続するビアＶ１１〜Ｖ１４を、Ｖ３は第二電極１３と外部電極２３とを接続するビアＶ３１〜Ｖ３６をそれぞれずらしたことを表し、ｘ，ｙは図７に示すｘ-ｙ座標軸のｘ軸方向またはｙ軸方向にずらしたことを表し、「＋３０μｍ」および「−３０μｍ」は当該座標軸のプラス方向に３０μｍだけ、或いは当該座標軸のマイナス方向に３０μｍだけずらしたことをそれぞれ表している。尚、Ｓ０，Ｓ３０，Ｓ６０，Ｓ９０およびＳ１２０は、ずれが無い場合である。
【００４６】
また各表において、層ずれの無い状態（Ｓ０，Ｓ３０，Ｓ６０，Ｓ９０又はＳ１２０）から１．５％以上容量値が変化したものに白抜きの三角印「△」を、２％以上変化したものに黒塗りの三角印「▲」を付してあるが、これらの印からも明らかなように第一電極１，２に接続するビアを複数本（２本）とした従来の構造１（図１０）は容量値の変動が大きく、これと比較して当該ビアを１本とした構造２（図１１）並びに構造３（図１２）は容量値の変動は小さい。また、このように第一電極１，２に接続するビアを１本とする構成に加え、面取り部を備えた上記実施形態の構造によれば更に容量値の変動を小さく抑えることが期待できる。
【００４７】
さらに、第二電極１３側のビアの本数を減らした場合の解析を行った。これによれば、図１３および図１４に示すようにグランド（第二電極）側のビアの本数を減らすことでも、容量変動をある程度抑えることが可能であることが分かった。ただし、グランド側電極（第二電極）の電位をより確実にグランドレベルに落しグランドを強化する観点からは、第二電極側のビアは従来通り複数本とし、第一電極側のビアを１本とする構造をとることが望ましい。
【００４８】
さらに、図１５は実際にコンデンサ素子を作製し、容量値を実測した結果を示すものである。測定は、図１６に示すように絶縁層を介して互いに対向するように第一電極１，２，１１，１２と、第二電極１３とを設けてコンデンサを形成し、第一電極１，２，１１，１２と外部電極（図示せず）とを接続するビアＶを本発明に従い１本とした場合（同図（ａ））と、従来のように２本とした場合（同図（ｂ））とについてそれぞれ２０個ずつのサンプルを対象として行った。尚、外部電極と第一電極または第二電極との距離は８０μｍ、第一・第二両電極間の間隔は１２０μｍであり、第一および第二の各コンデンサＣ１，Ｃ１１，Ｃ２，Ｃ１２の設計容量値は３．６０ｐＦである。
【００４９】
図１５の表に示すようにビアＶを本発明に従い１本とした場合（図１６（ａ））には、従来のように２本の場合（図１６（ｂ））と比較して、より設計値に近く容量値のばらつきが少なくなった。
【００５０】
図１７は、本発明の他の実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。同図に示すようにこのアイソレータは、従来から知られたアイソレータと同様に、信号が入力される入力端子５１と、信号が出力される出力端子５２と、これら入力端子５１および出力端子５２間に設けられた磁気回転子５４と、磁気回転子５４に直流磁界を印加する磁石（図示せず）と、終端端子５３に接続された終端抵抗５８と、一端が前記磁気回転子５４に電気的に接続されるとともに他端がグランドに電気的に接続された３個の整合用コンデンサ５５，５６，５７とを備えるが、従来のアイソレータと異なり、整合用コンデンサ５５〜５７を前記実施形態に係るコンデンサ素子により構成したものである。
【００５１】
尚、前記実施形態に係るコンデンサ素子では、２つのコンデンサＣ１，Ｃ２を備えるが、前記実施形態では同様にして１つのコンデンサのみを含む素子を形成することも出来るし、３個以上のコンデンサを含む素子を形成することも可能である。したがって、このような本発明に係るコンデンサ素子を１つ又は２つ以上適宜形成してこれらの素子に含まれるコンデンサによって各整合用コンデンサ５５〜５７を構成すれば良い。
【００５２】
アイソレータにおいて整合用コンデンサ５５〜５７は、当該アイソレータの周波数特性を決定するのに重要な役割を果たすが、上記のように整合用コンデンサ５５〜５７として本実施形態のコンデンサ素子を使用すれば、整合用コンデンサ５５〜５７の容量誤差の少ない良好な電気的特性を有するアイソレータを構成することが出来る。
【００５３】
以上、本発明の実施の形態について説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。例えば、基板の種類（有機系積層基板、ＬＴＣＣほか無機セラミック系積層基板等）や基板の積層数、絶縁層および電極の構成材料、基板・電極の形成方法（サブトラクティブ法、セミアディティブ法、フルアディティブ法等）は特に限定されない。また本発明は、コンデンサの単体素子、アイソレータやサーキュレータのような非可逆回路素子のほか、コンデンサを基板に含んだ各種の電子部品・機能モジュールに広く適用することが可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係るコンデンサ素子を示す断面図である。
【図２】前記実施形態に係るコンデンサ素子を示す平面図である。
【図３】前記実施形態に係るコンデンサ素子の電極構造を示す分解斜視図である。
【図４】前記実施形態に係るコンデンサ素子の電極隅角部を拡大して示す平面図である。
【図５】前記実施形態に係るコンデンサ素子の電極隅角部の別の構成例を示す拡大平面図である。
【図６】従来のコンデンサ素子の一例を示す断面図である。
【図７】前記従来のコンデンサ素子の一例を示す平面図である。
【図８】コンデンサ電極（当該電極に接続されたビアホールが２本の場合）の電界強度分布を示す図である。
【図９】コンデンサ電極（当該電極に接続されたビアホールが１本の場合）の電界強度分布を示す図である。
【図１０】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されるビアが２本の場合）。
【図１１】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアのうち中央寄りのビアを設けず外側のビアのみ１本設けた場合）。
【図１２】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアのうち外側のビアを設けず中央寄りのビアのみ１本設けた場合）。
【図１３】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアは２本で、第二電極に接続されたビアのうち中央部の２本のビアを設けなかった場合）。
【図１４】配線層又はビアをずらした場合のコンデンサの容量変化を解析した結果を示す表である（第一電極に接続されたビアは２本で、第二電極の中央に１本だけビアを設けた場合）。
【図１５】本発明と従来構造とに基づいてそれぞれコンデンサ素子を作製し、容量値を実測した結果を示す表である。
【図１６】前記図１５の測定対象の電極構造を示す平面図である。（ａ）は外部電極と接続するビアを１本とした場合（本発明）、（ｂ）は外部電極と接続するビアを２本とした場合（従来構造）である。
【図１７】本発明の一実施形態に係る非可逆回路素子（アイソレータ）を示す回路図である。
【符号の説明】
【００５５】
１０ 積層基板
１，２，１１，１２ 第一電極（ホットエンド側電極）
１３ 第二電極（コールドエンド側電極）
２１，２２，２３ 外部電極
５１ 入力端子
５２ 出力端子
５３ 終端端子
５４ 磁気回転子
５５，５６，５７ 整合用コンデンサ
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２ コンデンサ
Ｒ 隅角部
Ｖ１１〜Ｖ１４，Ｖ３１〜Ｖ３６ ビアホール（ビアホール形成位置）
【特許請求の範囲】
【請求項１】
誘電体層を介して互いに対向するように基板に設けられた第一電極と第二電極とを備えたコンデンサ素子であって、
前記第一電極および第二電極のいずれか一方または双方についてその隅角部に面取り部を形成した
ことを特徴とするコンデンサ素子。
【請求項２】
前記第一電極は、
前記基板の内部に内蔵され、
前記第二電極より面積が小さく、
当該面積を有することにより当該コンデンサの容量値が決定される基準となる電極であり、
当該第一電極に対し電気的な接続を行うビアホールは１本であり、かつ
前記面取り部を備える
ことを特徴とする請求項１に記載のコンデンサ素子。
【請求項３】
前記第一電極は、信号入力側の電極であり、
前記第二電極は、グランドに接続されたグランド側の電極であり、
前記第一電極に対し電気的な接続を行うビアホールを１本とした
ことを特徴とする請求項１に記載のコンデンサ素子。
【請求項４】
前記ビアホールを、平面から見た場合に第一電極の略中央位置に配置した
ことを特徴とする請求項１または２に記載のコンデンサ素子。
【請求項５】
信号が入力される入力端子と、
信号が出力される出力端子と、
これら入力端子および出力端子間に設けられた磁気回転子と、
当該磁気回転子に直流磁界を印加する磁石と、
一端が前記磁気回転子に電気的に接続され、他端がグランドに電気的に接続された１以上の整合用コンデンサと、
を備えた非可逆回路素子であって、
前記整合用コンデンサのうち少なくとも１つが前記請求項１から４のいずれか一項に記載のコンデンサ素子である
ことを特徴とする非可逆回路素子。
【請求項１】
誘電体層を介して互いに対向するように基板に設けられた第一電極と第二電極とを備えたコンデンサ素子であって、
前記第一電極および第二電極のいずれか一方または双方についてその隅角部に面取り部を形成した
ことを特徴とするコンデンサ素子。
【請求項２】
前記第一電極は、
前記基板の内部に内蔵され、
前記第二電極より面積が小さく、
当該面積を有することにより当該コンデンサの容量値が決定される基準となる電極であり、
当該第一電極に対し電気的な接続を行うビアホールは１本であり、かつ
前記面取り部を備える
ことを特徴とする請求項１に記載のコンデンサ素子。
【請求項３】
前記第一電極は、信号入力側の電極であり、
前記第二電極は、グランドに接続されたグランド側の電極であり、
前記第一電極に対し電気的な接続を行うビアホールを１本とした
ことを特徴とする請求項１に記載のコンデンサ素子。
【請求項４】
前記ビアホールを、平面から見た場合に第一電極の略中央位置に配置した
ことを特徴とする請求項１または２に記載のコンデンサ素子。
【請求項５】
信号が入力される入力端子と、
信号が出力される出力端子と、
これら入力端子および出力端子間に設けられた磁気回転子と、
当該磁気回転子に直流磁界を印加する磁石と、
一端が前記磁気回転子に電気的に接続され、他端がグランドに電気的に接続された１以上の整合用コンデンサと、
を備えた非可逆回路素子であって、
前記整合用コンデンサのうち少なくとも１つが前記請求項１から４のいずれか一項に記載のコンデンサ素子である
ことを特徴とする非可逆回路素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００７−１２７１１（Ｐ２００７−１２７１１Ａ）
【公開日】平成１９年１月１８日（２００７．１．１８）
【国際特許分類】
【出願番号】特願２００５−１８８７２６（Ｐ２００５−１８８７２６）
【出願日】平成１７年６月２８日（２００５．６．２８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成１９年１月１８日（２００７．１．１８）
【国際特許分類】
【出願日】平成１７年６月２８日（２００５．６．２８）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]