サンプルホールド回路
【課題】Ｓ／Ｎ比を向上させたサンプルホールド回路を提供すること。
【解決手段】入力電圧を入力する入力端子と、入力電圧に基づいたサンプリング電圧をホールドする複数の容量と、入力端子と記複数の容量との間に夫々接続された複数の入力スイッチと、複数の容量のホールド電圧を出力する出力端子と、を備え、複数の容量は、複数の入力スイッチによって異なるタイミングで入力電圧をサンプリングし、複数の容量のホールド電圧の平均化処理を行って出力端子に出力する、構成とした。
【解決手段】入力電圧を入力する入力端子と、入力電圧に基づいたサンプリング電圧をホールドする複数の容量と、入力端子と記複数の容量との間に夫々接続された複数の入力スイッチと、複数の容量のホールド電圧を出力する出力端子と、を備え、複数の容量は、複数の入力スイッチによって異なるタイミングで入力電圧をサンプリングし、複数の容量のホールド電圧の平均化処理を行って出力端子に出力する、構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧をサンプリングし、そのサンプリング電圧に基づいた電圧をホールド出力するサンプルホールド回路に関する。
【背景技術】
【０００２】
近年、携帯通信機器などで、データ信号を保持する為に、サンプルホールド回路が使われている。この様なサンプルホールド回路としては、入力電圧に応じた電荷を、スイッチで充放電することによりサンプリングし、ホールド出力するものが、よく知られている。
（例えば、特許文献１参照）。
【０００３】
図３は、従来のサンプルホールド回路を示す構成図である。従来のサンプルホールド回路は、スイッチ３０１と、容量３０２を備えている。サンプルホールド回路、スイッチ３０１がオン状態のときには、入力電圧Ｖｓに応じた電荷を、容量３０２にサンプリングする。そして、スイッチ３０１がオフ状態のときに、そのサンプリング電圧Ｖｓをホールド出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２２４４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし入力電圧は、本来必要な信号成分のみならず、不要なノイズ成分、例えば熱雑音などが重畳されることが多い。この為、従来のサンプルホールド回路は、Ｓ／Ｎ比が悪くなってしまうという問題点があった。
【０００６】
本発明は、上記の様な問題点を解決するために考案されたものであり、Ｓ／Ｎ比を向上させたサンプルホールド回路を実現するものである。
【課題を解決するための手段】
【０００７】
本発明のサンプルホールド回路は、入力電圧をサンプリングし、そのサンプリング電圧に基づいた電圧をホールド出力するサンプルホールド回路であって、前記サンプルホールド回路は、複数の容量と複数のスイッチを備え、前記複数のスイッチが互いに他と異なるタイミングにて、オンオフ制御される、ことを特徴とするサンプルホールド回路、とした。
【発明の効果】
【０００８】
本発明のサンプルホールド回路によれば、入力電圧に重畳される不要なノイズ成分の影響を少なくしホールド出力することが出来、Ｓ／Ｎ比を向上させたサンプルホールド回路を提供することが出来る。
【図面の簡単な説明】
【０００９】
【図１】本実施形態のサンプルホールド回路を示す回路図である。
【図２】本実施形態のサンプルホールド回路の入力電圧のサンプリングの一例を示す図である。
【図３】従来のサンプルホールド回路を示す回路図である。
【発明を実施するための形態】
【００１０】
図１は、本実施形態のサンプルホールド回路を示す回路図である。
本実施形態のサンプルホールド回路は、スイッチ１０１と、スイッチ１０２と、スイッチ１０３と、容量１０４と、容量１０５を備えている。入力端子ＩＮは、スイッチ１０１を介して容量１０４の一方の端子に接続され、スイッチ１０２を介して容量１０５の一方の端子に接続される。出力端子ＯＵＴは、容量１０４の一方の端子に接続され、スイッチ１０３を介して容量１０５の一方の端子に接続される。容量１０４と容量１０５の他方の端子は、接地端子に接続される。スイッチ１０１から１０３は、例えばＭＯＳスイッチで構成される。
【００１１】
以下に、本実施形態のサンプルホールド回路の動作について説明する。ここで、電圧Ｖｓは信号成分、電圧Ｖ１及びＶ２はノイズ成分である。
【００１２】
先ず、第一のタイミングでスイッチ１０１がオン、スイッチ１０２とスイッチ１０３がオフされる。入力端子ＩＮの入力電圧Ｖｉｎは、電圧Ｖｓ＋Ｖ１なる値として容量１０４に保持される。次に、第二のタイミングでスイッチ１０２がオン、スイッチ１０１とスイッチ１０３がオフされる。入力端子ＩＮの入力電圧Ｖｉｎは、電圧Ｖｓ＋Ｖ２なる値として容量１０５に保持される。即ち、スイッチ１０１とスイッチ１０２は、異なるタイミングで入力電圧Ｖｉｎを容量１０４と容量１０５にサンプリングする。
【００１３】
次に、スイッチ１０３がオン、スイッチ１０２とスイッチ１０３がオフされる。即ち、容量１０４と容量１０５がショートされ、即ち並列接続されるので、出力端子ＯＵＴには、容量１０４の電圧と容量１０５の電圧が平均された電圧Ｖｏｕｔが出力される。
【００１４】
ここで、容量１０４の容量値をＣ１０４、容量１０５の容量値をＣ１０５とすると、電圧Ｖｏｕｔは以下の式（１）で求められる。
【００１５】
Ｖｏｕｔ＝
｛Ｃ１０１×（Ｖｓ＋Ｖ１）＋Ｃ１０２×（Ｖｓ＋Ｖ２）｝／（Ｃ１０１＋Ｃ１０２）＝
Ｖｓ＋｛（Ｃ１０１）×Ｖ１＋（Ｃ１０２）×Ｖ２｝／（Ｃ１０１＋Ｃ１０２）・・・（１）
Ｃ１０１＝Ｃ１０２であるとすれば、式（１）は下記の通り表記できる。
【００１６】
Ｖｏｕｔ＝Ｖｓ＋（Ｖ１＋Ｖ２｝／２・・・（２）
電圧Ｖ１及びＶ２は異なるタイミングでサンプリングされたノイズ成分であるから、これをサンプリング回数２で除算している第２項は、ノイズ成分を時間平均したものである。
【００１７】
図２は、本実施形態のサンプルホールド回路の入力電圧のサンプリングの一例を示す図である。入力電圧Ｖｉｎは、信号成分の電圧Ｖｓに不要なノイズ成分の電圧Ｖｎが重畳されている。電圧Ｖｎは、様々な無秩序なノイズ成分、例えば熱雑音や外来ノイズなどに起因するものである。従って、充分に時間平均すれば値をゼロに近づけることが出来る。
【００１８】
上述の本実施形態のサンプルホールド回路の動作説明において、第一のタイミングがｔ１であり、第二のタイミングがｔ２である。図から入力電圧Ｖｉｎは、第一のタイミングｔ１で電圧Ｖｓ＋Ｖ１であり、第二のタイミングｔ２で電圧Ｖｓ＋Ｖ２ある。そして、これらのホールドした電圧を、図示しない第三のタイミングで、出力端子ＯＵＴに式（２）で示される電圧Ｖｏｕｔで出力する。ここで、ノイズ成分である式（２）の第２項は、充分に時間平均すれば値がゼロになるので、電圧Ｖｏｕｔは信号成分である電圧Ｖｓに近い値となる。
【００１９】
以上説明したように、本実施形態のサンプルホールド回路は、二つの容量１０４と１０５を備えて、入力電圧Ｖｉｎを異なるタイミングでサンプルホールドし、平均して出力することにより、入力電圧Ｖｉｎに重畳される不要なノイズ成分Ｖｎの影響を少なくすることが出来る。即ち、Ｓ／Ｎ比を向上させたサンプルホールド回路を提供することが可能である。
【００２０】
なお、本実施形態のサンプルホールド回路では、二つの容量１０３及び１０４と、それに対応したスイッチ１０２及び１０３を備えた構成として説明したが、三つ以上の容量とスイッチを備えても良い。また、スイッチ１０３で容量１０４と容量１０５をショートすることにより、ホールドした電圧を時間平均したが、この形態に限定されるものではない。例えば、スイッチ１０３を備えず、容量１０３と容量１０４の電圧をそれぞれマイコンに入力し、マイコンで平均化計算をしても良い。 また、各スイッチをＭＯＳスイッチであるとして説明したが、この形態に限定されるものではない。
【００２１】
また、複数のサンプルホールドのタイミングを発生する手段は、特に限定されるものではない。例えば、入力されたクロック信号を分周するカウンタ回路が発生してもよく、また例えば、複数の遅延回路を備え、入力されたパルス信号から複数の遅延回路が発生してもよい。
【符号の説明】
【００２２】
１０１、１０２、１０３、３０１ スイッチ
１０４、１０５、３０２ 容量
【技術分野】
【０００１】
本発明は、入力電圧をサンプリングし、そのサンプリング電圧に基づいた電圧をホールド出力するサンプルホールド回路に関する。
【背景技術】
【０００２】
近年、携帯通信機器などで、データ信号を保持する為に、サンプルホールド回路が使われている。この様なサンプルホールド回路としては、入力電圧に応じた電荷を、スイッチで充放電することによりサンプリングし、ホールド出力するものが、よく知られている。
（例えば、特許文献１参照）。
【０００３】
図３は、従来のサンプルホールド回路を示す構成図である。従来のサンプルホールド回路は、スイッチ３０１と、容量３０２を備えている。サンプルホールド回路、スイッチ３０１がオン状態のときには、入力電圧Ｖｓに応じた電荷を、容量３０２にサンプリングする。そして、スイッチ３０１がオフ状態のときに、そのサンプリング電圧Ｖｓをホールド出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２２４４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし入力電圧は、本来必要な信号成分のみならず、不要なノイズ成分、例えば熱雑音などが重畳されることが多い。この為、従来のサンプルホールド回路は、Ｓ／Ｎ比が悪くなってしまうという問題点があった。
【０００６】
本発明は、上記の様な問題点を解決するために考案されたものであり、Ｓ／Ｎ比を向上させたサンプルホールド回路を実現するものである。
【課題を解決するための手段】
【０００７】
本発明のサンプルホールド回路は、入力電圧をサンプリングし、そのサンプリング電圧に基づいた電圧をホールド出力するサンプルホールド回路であって、前記サンプルホールド回路は、複数の容量と複数のスイッチを備え、前記複数のスイッチが互いに他と異なるタイミングにて、オンオフ制御される、ことを特徴とするサンプルホールド回路、とした。
【発明の効果】
【０００８】
本発明のサンプルホールド回路によれば、入力電圧に重畳される不要なノイズ成分の影響を少なくしホールド出力することが出来、Ｓ／Ｎ比を向上させたサンプルホールド回路を提供することが出来る。
【図面の簡単な説明】
【０００９】
【図１】本実施形態のサンプルホールド回路を示す回路図である。
【図２】本実施形態のサンプルホールド回路の入力電圧のサンプリングの一例を示す図である。
【図３】従来のサンプルホールド回路を示す回路図である。
【発明を実施するための形態】
【００１０】
図１は、本実施形態のサンプルホールド回路を示す回路図である。
本実施形態のサンプルホールド回路は、スイッチ１０１と、スイッチ１０２と、スイッチ１０３と、容量１０４と、容量１０５を備えている。入力端子ＩＮは、スイッチ１０１を介して容量１０４の一方の端子に接続され、スイッチ１０２を介して容量１０５の一方の端子に接続される。出力端子ＯＵＴは、容量１０４の一方の端子に接続され、スイッチ１０３を介して容量１０５の一方の端子に接続される。容量１０４と容量１０５の他方の端子は、接地端子に接続される。スイッチ１０１から１０３は、例えばＭＯＳスイッチで構成される。
【００１１】
以下に、本実施形態のサンプルホールド回路の動作について説明する。ここで、電圧Ｖｓは信号成分、電圧Ｖ１及びＶ２はノイズ成分である。
【００１２】
先ず、第一のタイミングでスイッチ１０１がオン、スイッチ１０２とスイッチ１０３がオフされる。入力端子ＩＮの入力電圧Ｖｉｎは、電圧Ｖｓ＋Ｖ１なる値として容量１０４に保持される。次に、第二のタイミングでスイッチ１０２がオン、スイッチ１０１とスイッチ１０３がオフされる。入力端子ＩＮの入力電圧Ｖｉｎは、電圧Ｖｓ＋Ｖ２なる値として容量１０５に保持される。即ち、スイッチ１０１とスイッチ１０２は、異なるタイミングで入力電圧Ｖｉｎを容量１０４と容量１０５にサンプリングする。
【００１３】
次に、スイッチ１０３がオン、スイッチ１０２とスイッチ１０３がオフされる。即ち、容量１０４と容量１０５がショートされ、即ち並列接続されるので、出力端子ＯＵＴには、容量１０４の電圧と容量１０５の電圧が平均された電圧Ｖｏｕｔが出力される。
【００１４】
ここで、容量１０４の容量値をＣ１０４、容量１０５の容量値をＣ１０５とすると、電圧Ｖｏｕｔは以下の式（１）で求められる。
【００１５】
Ｖｏｕｔ＝
｛Ｃ１０１×（Ｖｓ＋Ｖ１）＋Ｃ１０２×（Ｖｓ＋Ｖ２）｝／（Ｃ１０１＋Ｃ１０２）＝
Ｖｓ＋｛（Ｃ１０１）×Ｖ１＋（Ｃ１０２）×Ｖ２｝／（Ｃ１０１＋Ｃ１０２）・・・（１）
Ｃ１０１＝Ｃ１０２であるとすれば、式（１）は下記の通り表記できる。
【００１６】
Ｖｏｕｔ＝Ｖｓ＋（Ｖ１＋Ｖ２｝／２・・・（２）
電圧Ｖ１及びＶ２は異なるタイミングでサンプリングされたノイズ成分であるから、これをサンプリング回数２で除算している第２項は、ノイズ成分を時間平均したものである。
【００１７】
図２は、本実施形態のサンプルホールド回路の入力電圧のサンプリングの一例を示す図である。入力電圧Ｖｉｎは、信号成分の電圧Ｖｓに不要なノイズ成分の電圧Ｖｎが重畳されている。電圧Ｖｎは、様々な無秩序なノイズ成分、例えば熱雑音や外来ノイズなどに起因するものである。従って、充分に時間平均すれば値をゼロに近づけることが出来る。
【００１８】
上述の本実施形態のサンプルホールド回路の動作説明において、第一のタイミングがｔ１であり、第二のタイミングがｔ２である。図から入力電圧Ｖｉｎは、第一のタイミングｔ１で電圧Ｖｓ＋Ｖ１であり、第二のタイミングｔ２で電圧Ｖｓ＋Ｖ２ある。そして、これらのホールドした電圧を、図示しない第三のタイミングで、出力端子ＯＵＴに式（２）で示される電圧Ｖｏｕｔで出力する。ここで、ノイズ成分である式（２）の第２項は、充分に時間平均すれば値がゼロになるので、電圧Ｖｏｕｔは信号成分である電圧Ｖｓに近い値となる。
【００１９】
以上説明したように、本実施形態のサンプルホールド回路は、二つの容量１０４と１０５を備えて、入力電圧Ｖｉｎを異なるタイミングでサンプルホールドし、平均して出力することにより、入力電圧Ｖｉｎに重畳される不要なノイズ成分Ｖｎの影響を少なくすることが出来る。即ち、Ｓ／Ｎ比を向上させたサンプルホールド回路を提供することが可能である。
【００２０】
なお、本実施形態のサンプルホールド回路では、二つの容量１０３及び１０４と、それに対応したスイッチ１０２及び１０３を備えた構成として説明したが、三つ以上の容量とスイッチを備えても良い。また、スイッチ１０３で容量１０４と容量１０５をショートすることにより、ホールドした電圧を時間平均したが、この形態に限定されるものではない。例えば、スイッチ１０３を備えず、容量１０３と容量１０４の電圧をそれぞれマイコンに入力し、マイコンで平均化計算をしても良い。 また、各スイッチをＭＯＳスイッチであるとして説明したが、この形態に限定されるものではない。
【００２１】
また、複数のサンプルホールドのタイミングを発生する手段は、特に限定されるものではない。例えば、入力されたクロック信号を分周するカウンタ回路が発生してもよく、また例えば、複数の遅延回路を備え、入力されたパルス信号から複数の遅延回路が発生してもよい。
【符号の説明】
【００２２】
１０１、１０２、１０３、３０１ スイッチ
１０４、１０５、３０２ 容量
【特許請求の範囲】
【請求項１】
入力電圧を入力する入力端子と、
前記入力電圧に基づいたサンプリング電圧をホールドする複数の容量と、
前記入力端子と前記複数の容量との間に夫々接続された複数の入力スイッチと、
前記複数の容量のホールド電圧を出力する出力端子と、を備えたサンプルホールド回路であって、
前記複数の容量は、前記複数の入力スイッチによって異なるタイミングで入力電圧をサンプリングし、
前記複数の容量のホールド電圧の平均化処理を行って前記出力端子に出力する、ことを特徴とするサンプルホールド回路。
【請求項２】
更に、前記出力端子と前記複数の容量との間に夫々接続された複数の出力スイッチを備え、
前記複数の出力スイッチによって前記複数の容量を並列接続して、ホールド電圧の平均化処理をする、ことを特徴とする請求項１に記載のサンプルホールド回路。
【請求項１】
入力電圧を入力する入力端子と、
前記入力電圧に基づいたサンプリング電圧をホールドする複数の容量と、
前記入力端子と前記複数の容量との間に夫々接続された複数の入力スイッチと、
前記複数の容量のホールド電圧を出力する出力端子と、を備えたサンプルホールド回路であって、
前記複数の容量は、前記複数の入力スイッチによって異なるタイミングで入力電圧をサンプリングし、
前記複数の容量のホールド電圧の平均化処理を行って前記出力端子に出力する、ことを特徴とするサンプルホールド回路。
【請求項２】
更に、前記出力端子と前記複数の容量との間に夫々接続された複数の出力スイッチを備え、
前記複数の出力スイッチによって前記複数の容量を並列接続して、ホールド電圧の平均化処理をする、ことを特徴とする請求項１に記載のサンプルホールド回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−１３３８５３（Ｐ２０１２−１３３８５３Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８６７５０（Ｐ２０１０−２８６７５０）
【出願日】平成２２年１２月２２日（２０１０．１２．２２）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２２日（２０１０．１２．２２）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]