ジャイロセンサ及びその製造方法
【課題】 特に、振動子を底面が平坦なパッケージに設置でき、また角速度の検出精度に優れたジャイロセンサ及びその製造方法を提供することを目的としている。また、振動子の基部を連結した多連状態で動作試験を行えるようにしたジャイロセンサの製造方法を提供することを目的としている。
【解決手段】 ＳＯＩ基板３３により形成された振動子２５と、振動子２５を収納するためのパッケージ４０とを有する。振動子２５は、上部シリコン基板１３に形成された基部１７及びアーム部１５，１６と、基部１７下に絶縁層１２を介して下部シリコン基板１１により形成された台座部３４と、を有して構成される。台座部３４がパッケージ底面４０ａに接合され、底面４０ａとアーム部１５，１６との間に、アーム部の下方向への変位に対する許容空間４１が形成されている。
【解決手段】 ＳＯＩ基板３３により形成された振動子２５と、振動子２５を収納するためのパッケージ４０とを有する。振動子２５は、上部シリコン基板１３に形成された基部１７及びアーム部１５，１６と、基部１７下に絶縁層１２を介して下部シリコン基板１１により形成された台座部３４と、を有して構成される。台座部３４がパッケージ底面４０ａに接合され、底面４０ａとアーム部１５，１６との間に、アーム部の下方向への変位に対する許容空間４１が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板により形成された振動子を備えるジャイロセンサ及びその製造方法に関する。
【背景技術】
【０００２】
図６に、従来のジャイロセンサの断面図を示す。
図６に示すように、ジャイロセンサを構成する振動子１はシリコン基板で形成される。振動子１は基部２と、基部２から延出して形成されたアーム部３とを有して構成される。図示しないが、振動子１上には、下部電極、圧電膜及び上部電極の順に積層された圧電機能素子が設けられている。
【０００３】
図６に示すように振動子１は、パッケージ５内に収納されるが、このとき、振動子１のアーム部３と、パッケージ５の底面５ａとの間に、アーム部３の下方向への変位に対する許容空間６を形成すべく、パッケージ５の底面５ａには上方に突出する突出部７が形成される。そして、突出部７と振動子１の基部２の間がダイボンディングされる。
【０００４】
しかしながら従来におけるジャイロセンサには次のような問題点があった。まず、底面５ａが平坦なパッケージ５を使用できず、パッケージ５の底面５ａに突出部７が形成されるように加工することが必要であった。
【０００５】
また所定の検出精度を得るために、基部２を突出部７に対して高精度に位置決めすることが必要であった。
【０００６】
また、シリコン基板で形成された基部２の直下にダイボンディングによる接着層８が設けられるため、接着層８で生じた応力がアーム部３にまで影響しやすい。よって角速度検出の精度が低下しやすかった。
【０００７】
また振動子１は基部２が連結された多連状態で形成され、最終的に個々の振動子１に分断されて、各振動子１が各パッケージ５内に収納される。従来では、上記した多連状態では、連結された基部２の強度が非常に弱いので、基部２が不安定な状態にある。よって、多連状態の振動子１の動作試験装置への移動や、多連状態の振動子１に対する動作試験のセッティングを安定して行うことが難しかった。また、多連状態の振動子１では、移動時やセッティング時等に、弱い基部２の部分が折れ曲がる等のダメージを受ける可能性が高かった。よって、個々の振動子１に分断した後、動作試験を行うことが必要であった。また、動作試験を行うには、各振動子１を、図６に示すような底面５ａに突出部７が形成された設置面に位置決めして固定することが必要となった。さらに、振動子１をパッケージ５に組み込んだ後、動作試験を行う場合には、不良品と判断されたとき、そのパッケージごと廃棄処分としなければならず生産性が低下した。
【特許文献１】特開２００８−５８０６６号公報
【特許文献２】特開平８−２３３８５２号公報
【特許文献２】特開２００７−３１６０９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで本発明は上記従来の課題を解決するためのものであり、特に、振動子を底面が平坦なパッケージに設置でき、また角速度の検出精度に優れたジャイロセンサ及びその製造方法を提供することを目的としている。
【０００９】
また、振動子の基部を連結した多連状態で動作試験を行えるようにしたジャイロセンサの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明におけるジャイロセンサは、
上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板により形成された振動子と、前記振動子を収納するためのパッケージとを有し、
前記振動子は、前記上部シリコン基板に形成された基部及び前記基部から延びるアーム部と、前記基部下に前記絶縁層を介して前記下部シリコン基板により形成された台座部と、を有して構成され、
前記台座部が前記パッケージの底面に接合され、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間が形成されていることを特徴とするものである。
【００１１】
本発明では、前記底面の前記振動子との対向領域が平坦面で形成されているパッケージを使用できる。
【００１２】
このように本発明では、底面が平坦なパッケージを用いても、アーム部とパッケージ底面の間にアーム部の下方向への変位に対する許容空間を適切且つ簡単に形成できる。また、台座部とパッケージ底面間の接合領域で生じた応力のアーム部に対する影響を効果的に抑制できる。
【００１３】
また本発明におけるジャイロセンサの製造方法は、
（ａ） 上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板の前記上部シリコン基板に基部と、前記基部から延びるアーム部とを有して構成される振動子を形成し、このとき複数の前記振動子に対応する複数組の前記アーム部を形成するとともに、各振動子の前記基部を連結して形成する工程、
（ｂ） 前記下部シリコン基板の裏面の前記基部と対向する位置にマスク層を形成する工程、
（ｃ） 前記裏面に前記マスク層が形成された前記下部シリコン基板が台座部として残されるように、それ以外の前記下部シリコン基板を除去する工程、
（ｄ） 前記台座部と前記基部間の前記絶縁層を残し、それ以外の前記絶縁層を除去する工程、
（ｅ） 前記マスク層を除去する工程、
（ｆ） 前記基部を切断して各振動子に分断する工程、
（ｇ） 前記振動子の前記台座部を、パッケージの底面に接合して、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間を形成する工程、
を有することを特徴とするものである。
【００１４】
上記により台座部を備えた複数の振動子を同時に簡単な製造方法で形成できる。また底面が平坦なパッケージを用いることができ、台座部をパッケージ底面に接合したときに、適切に、パッケージ底面とアーム部との間に、アーム部の下方向への変位に対する許容空間を形成することが可能である。
【００１５】
また本発明では、前記（ｅ）工程と前記（ｆ）工程の間で、前記基部が連結された多連状態の各振動子に対して動作試験を行うことが好ましい。本発明では、基部と対向する位置に下部シリコン基板からなる台座部を形成している。よって連結された基部の強度を高く保つことができる。したがって、動作試験工程への移動やセッティング等を安定した状態でスムーズに行うことができる。また、このとき、連結された基部の部分が折れ曲がる等のダメージを受けることを効果的に抑制できる。また、台座部を動作試験装置の設置面に仮接合したり、台座部を挟持したりすることで、アーム部下に簡単且つ適切にアーム部の下方向への変位に対する許容空間を簡単且つ適切に形成できる。よって本発明では、動作試験を、基部が連結された多連状態で適切に行うことができる。そして、動作試験にて不良品があれば、振動子をパッケージに組み込む前に、その振動子を廃棄処分することができ、生産性を向上させることができる。
【発明の効果】
【００１６】
本発明によれば、振動子を底面が平坦なパッケージに設置でき、また角速度の検出精度に優れたジャイロセンサを形成できる。
【００１７】
また、振動子の基部を連結した多連状態で適切に動作試験を行うことが可能になる。
【発明を実施するための最良の形態】
【００１８】
図１（ａ）は本実施形態における振動型ジャイロセンサの平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿って切断し矢印方向から見た振動型ジャイロセンサの断面図、である。
【００１９】
各図におけるＸ軸方向及びＹ軸方向は基板平面内での直交する２方向を指す。Ｚ軸方向はＸ軸方向及びＹ軸方向に対して直交する高さ方向（垂直方向）を指す。
【００２０】
図１に示すように振動型ジャイロセンサ１０は、振動子２５と、振動子２５を収納するためのパッケージ４０とを有して構成される。
【００２１】
振動子２５は、下部シリコン基板１１と、上部シリコン基板１３と、下部シリコン基板１１と上部シリコン基板１３の間に形成された絶縁層（具体的にはＳｉＯ2）１２との積層構造からなるＳＯＩ基板３３を加工して形成されたものである。
【００２２】
図１に示す形態では振動子２５は音叉型振動子であるが特に限定されるものではない。図１（ａ）（ｂ）に示すように振動子２５を構成する上部シリコン基板１３には、Ｘ軸方向に所定間隔を空けてＹ軸方向に長く延びる複数本のアーム部１５，１６（第１アーム部１５と第２アーム部１６）と、これらアーム部１５，１６の一端部側を連結する基部１７とが形成される。なおアーム部１５，１６の数は図２に示す２本であることに限定されない。
【００２３】
図１（ｂ）に示すように、基部１７下には絶縁層１２を介して、下部シリコン基板１１で形成された台座部３４が形成されている。絶縁層１２は、基部１７と台座部３４との間に介在している。ただし、絶縁層１２は、基部１７と台座部３４との対向領域での外周部分が除去されて、絶縁層１２の平面面積が対向領域の面積より小さくなっていてもよい。
【００２４】
そして台座部３４の下面３４ａが、パッケージ４０の底面４０ａにダイボンディング等により接合されている。符号３５は接着層を示している。また図示していないが、パッケージ４０の上面は蓋体により閉じられ、パッケージ４０と蓋体で囲まれた内部が密閉状態にされている。
【００２５】
図１（ａ）（ｂ）に示すように、振動子２５上には、圧電機能素子１４が形成されている。圧電機能素子１４はアーム部１５，１６から基部１７に至る上部シリコン基板１３の上面に形成される。以下、圧電機能素子１４の形態について説明する。
【００２６】
図１（ａ）に示すように、第１アーム部１５を構成する上部シリコン基板１３上には互いにＸ軸方向に離間して設けられた第１駆動部１８及び第２駆動部１９と、駆動部１８，１９間に離間して設けられた検出部２０が設けられる。
【００２７】
図１（ｂ）に示すように、第１駆動部１８及び第２駆動部１９は、下から下部電極２８、例えばＰＺＴからなり垂直方向（Ｚ軸方向）に分極処理された圧電膜２９、及び上部電極（駆動電極）３１の順に積層されている。
【００２８】
また、検出部２０も、下から下部電極２８、例えばＰＺＴからなり垂直方向（Ｚ軸方向）に分極処理された圧電膜２９、及び上部電極（検出電極）３１の順に積層されている。
【００２９】
検出部２０は、アーム部１５のＸ軸方向（幅方向）の略中心位置にＹ軸方向に沿って設けられており、各駆動部１８，１９は、検出部２０からＸ軸方向（幅方向）に略等間隔の位置にＹ軸方向に沿って設けられる。
【００３０】
図１（ａ）に示すように、第２アーム部１６側にも第１アーム部１５と同じ圧電機能素子１４が形成されている。第１アーム部１５に形成された圧電機能素子１４と第２アーム部１６に形成された圧電機能素子１４とは、第１アーム部１５と第２アーム部１６との間のＹ軸方向への中心線を対称軸として線対称関係で形成される。
【００３１】
下部電極２８は、共通グランドとして機能し、図１に示すように、下部電極２８の一部は、圧電膜２９に形成された穴部２９ａから電極パッドとして露出している。
【００３２】
図１（ａ）に示すように、第１アーム部１５に形成された第１駆動部１８の上部電極３１と、第２アーム部１６に形成された第１駆動部１８の上部電極３１は、配線パターンと、両方の配線パターンに接続され、基部１７の圧電膜２９上に形成された共通の電極パッド２１とで構成される。
【００３３】
また図１（ａ）に示すように、第１アーム部１５に形成された第２駆動部１９の上部電極３１と、第２アーム部１６に形成された第２駆動部１９の上部電極３１は、配線パターンと、両方の配線パターンに接続され、基部１７の圧電膜２９上に形成された共通の電極パッド２２とで構成される。
【００３４】
さらに図１（ａ）に示すように、第１アーム部１５に形成された検出部２０の上部電極３１、及び第２アーム部１６に形成された検出部２０の上部電極３１は、配線パターンと、各配線パターンに接続され、基部１７の圧電膜２９上に形成された各電極パッド２３，２４とで構成される。
【００３５】
各電極パッド上にワイヤボンディングが施されて図示しない集積回路（ＩＣ）との間で電気的に接続される。集積回路から互いに位相が逆の駆動振動が電極パッド２１，２２に供給される。このとき、圧電効果により、例えば、第１駆動部１８の圧電膜２９がＹ軸方向に縮むと、第２駆動部１９の圧電膜２９はＹ軸方向に延びる。これにより各アーム部１５，１６が逆位相でＸ軸方向に曲がり音叉振動を起こす。
【００３６】
このように振動子２５がＸ軸方向にて音叉振動しているときに、Ｙ軸周りの角速度Ωが振動型ジャイロセンサ１０に印加されるとコリオリ力により各アーム部１５，１６がＺ軸方向に逆位相で変位する。このときの各アーム部１５，１６の変位量は各アーム部１５，１６に設けられた検出部２０の上部電極３１にて検出される。各アーム部１５，１６の上部電極３１にて検出された電荷は逆極性であり、それら電荷は夫々電極パッド２３，２４に導かれる。そして各電極パッド２３，２４にワイヤボンディングを介して電気的に接続される集積回路にて信号処理がされて角速度信号が出力される。
【００３７】
図１に示すように本実施形態では、上部シリコン基板１３で形成された基部１７下に絶縁層１２を介して下部シリコン基板１１で形成された台座部３４が形成されている。そして、台座部３４がパッケージ４０の底面４０ａに接合されている。これにより、底面４０ａが平坦なパッケージ４０を用いても、上部シリコン基板１３で形成されたアーム部１５，１６とパッケージ４０の底面４０ａ間に、アーム部１５，１６の下方向への変位に対する許容空間４１を適切に形成することができる。
【００３８】
また、台座部３４と、パッケージ４０の底面４０ａ間を接合することで、接着層３５で生じた応力のアーム部１５，１６に対する影響を効果的に抑制することができる。
【００３９】
このように、本実施形態では、許容空間４１を形成するためにパッケージ４０の底面４０ａに対して特別な加工を必要とせず、パッケージ構造を簡単に出来る。
【００４０】
あるいは、底面４０ａの加工の自由度を高めることが出来る。台座部３４の厚さは２５０〜３５０μｍ程度であり、アーム部１５，１６の下方向への変位量が最大で１μｍ程度なので、許容空間４１の高さ方向への間隔は、台座部３４の厚さ分あれば十分である。よって、本実施形態では特に振動子２５と対向する領域の底面４０ａを平坦面で形成できるが、アーム部１５，１６の変位を確保できれば、平坦面でなくてもよい。したがって、本実施形態の構成では、底面４０ａの加工の自由度を高めることが出来る。なお、振動子２５との対向領域以外の領域については、平坦面で形成しても、凹凸面等で形成しても、それは任意に設定できる。
【００４１】
また、パッケージ４０の底面４０ａに対する接合は、振動子２５のうち台座部３４の下面３４ａであるため、多少の位置ずれを許容できる。すなわち本実施形態では、台座部３４からのアーム部１５，１６の延出長さは台座部３４のパッケージ４０に対する設置位置に関わらず、一定であるため、台座部３４の設置位置が多少ずれても特性に大きな影響を及ぼすことがない。
【００４２】
また、接合領域で生じた応力のアーム部１５，１６に対する影響を抑制できるため、角速度の検出精度を向上させることが可能になる。
【００４３】
図２ないし図５を用いて本実施形態のジャイロセンサの製造方法を説明する。図３ないし図５は、図１（ａ）と同じ部分から切断した製造工程中における振動子２５の断面図である。図２は、製造工程中における振動子２５の平面図、である。
【００４４】
下から下部シリコン基板１１、絶縁層（具体的にはＳｉＯ2層）１２及び上部シリコン基板１３の順に積層されたＳＯＩ基板３３の上部シリコン基板１３に図２のように、基部５０と基部５０から延出するアーム部１５，１６をディープＲＩＥ等で形成する。
【００４５】
図２に示すように、複数の振動子２５（図２では３つ）に対応する複数組のアーム部１５，１６（図２では計６本）を形成するとともに、各振動子２５を連結した基部５０を形成する。
【００４６】
なお図２のように既に下部電極、圧電膜及び上部電極からなる圧電機能素子１４が各振動子２５に対して形成されているものとする。
【００４７】
次に図３に示すように、上部シリコン基板１３に形成された基部５０と対向する下部シリコン基板１１の裏面１１ａに例えばレジストからなるマスク層５１を形成する。このマスク層５１は基部５０と対向する領域全体に例えば、フォトリソグラフィ技術を用いて形成されている。
【００４８】
続いて図４に示す工程では、裏面１１ａにマスク層５１が形成された下部シリコン基板１１が台座部５２として残されるように、それ以外の裏面にて露出する下部シリコン基板１１を全て除去する。このとき、下部シリコン基板１１をＲＩＥ等で除去する。
【００４９】
上記した工程にて形成された台座部５２は基部５０と同じ大きさで形成される。すなわち基部５０下の全面に台座部５２が形成されている。
【００５０】
次に図５に示す工程では、台座部５２と基部５０の間に絶縁層１２を残し、それ以外の裏面にて露出する絶縁層１２を除去する。このとき、シリコン基板１１、１３をエッチングせず、絶縁層１２のみをエッチングできるように選択性のあるエッチング剤を使用する。なお図５工程では、エッチング剤の染み込みにより、台座部５２と基部５０の間の外周付近の絶縁層１２も一部、除去されることがある。
【００５１】
そしてマスク層５１を除去する。
上記した製造方法では、振動子２５が複数、基部５０の部分で連結された多連状態で形成される。図２に示す上部シリコン基板１３で形成された基部５０の部分では、その下に絶縁層１２を介して下部シリコン基板１１で形成された台座部５２が形成されている。よって連結された基部５０の強度を効果的に高くできる。
【００５２】
本実施形態では、多連状態の振動子２５を個々の振動子２５に分断する前に、各振動子２５に対して動作試験を行うことが出来る。すなわち、本実施形態では、連結された基部５０の強度を高く保つことが出来るため、多連状態の振動子２５の動作試験装置への移動や動作試験のためのセッティング等を安定した状態でスムーズに行うことが出来る。しかも、このとき、連結された基部５０の部分が折れ曲がる等のダメージを受けることを抑制できる。また、台座部５２を動作試験装置の設置面に仮接合したり、台座部５０を挟持したりすることで、アーム部１５，１６下に簡単且つ適切にアーム部１５，１６の下方向への変位に対する許容空間を形成できる。よって本実施形態では、動作試験を、基部５０が連結された多連状態で適切に行うことができる。そして、動作試験にて不良品があれば、振動子２５をパッケージに組み込む前に、その振動子２５を廃棄処分することができ、生産性を向上させることができる。
【００５３】
続いて、基部５０を切断して、多連状態の振動子２５を個々に分断する。これにより図１に示す振動子２５が完成する。そして、台座部３４を、パッケージ４０の底面４０ａにダイボンディングにより接合する。このとき、パッケージ４０の底面４０ａとアーム部１５，１６との間に、アーム部１５，１６の下方向への変位に対する許容空間４１が形成される。
【００５４】
上記した製造方法によれば、台座部３４を備えた複数の振動子２５を同時に簡単な製造方法で形成できる。また底面４０ａが平坦なパッケージ４０を用いることができ、台座部３４をパッケージ４０の底面４０ａに接合したときに、簡単且つ適切に、底面４０ａとアーム部１５，１６との間に、アーム部１５，１６の下方向への変位に対する許容空間４１を形成することが可能である。また、振動子２５をパッケージ４０の底面４０ａに接合するとき多少の位置ずれを許容することができる。
【図面の簡単な説明】
【００５５】
【図１】（ａ）は本実施形態における振動型ジャイロセンサの平面図、（ｂ）は、図１（ａ）のＡ−Ａ線に沿って切断し矢印方向から見た振動型ジャイロセンサの断面図、
【図２】製造工程中における振動子２５の平面図、
【図３】図１（ａ）と同じ部分から切断した製造工程中における振動子２５の断面図、
【図４】図３の次に行われる工程を示す断面図、
【図５】図４の次に行われる工程を示す断面図、
【図６】従来の振動型ジャイロセンサの部分断面図、
【符号の説明】
【００５６】
１０ 振動型ジャイロセンサ
１１ 下部シリコン基板
１２ 絶縁層
１３ 上部シリコン基板
１４ 圧電機能素子
１５，１６ アーム部
１７、５０ 基部
２５ 振動子
３４、５２ 台座部
４０ パッケージ
４０ａ （パッケージの）底面
４１ 許容空間
５１ マスク層
【技術分野】
【０００１】
本発明は、ＳＯＩ基板により形成された振動子を備えるジャイロセンサ及びその製造方法に関する。
【背景技術】
【０００２】
図６に、従来のジャイロセンサの断面図を示す。
図６に示すように、ジャイロセンサを構成する振動子１はシリコン基板で形成される。振動子１は基部２と、基部２から延出して形成されたアーム部３とを有して構成される。図示しないが、振動子１上には、下部電極、圧電膜及び上部電極の順に積層された圧電機能素子が設けられている。
【０００３】
図６に示すように振動子１は、パッケージ５内に収納されるが、このとき、振動子１のアーム部３と、パッケージ５の底面５ａとの間に、アーム部３の下方向への変位に対する許容空間６を形成すべく、パッケージ５の底面５ａには上方に突出する突出部７が形成される。そして、突出部７と振動子１の基部２の間がダイボンディングされる。
【０００４】
しかしながら従来におけるジャイロセンサには次のような問題点があった。まず、底面５ａが平坦なパッケージ５を使用できず、パッケージ５の底面５ａに突出部７が形成されるように加工することが必要であった。
【０００５】
また所定の検出精度を得るために、基部２を突出部７に対して高精度に位置決めすることが必要であった。
【０００６】
また、シリコン基板で形成された基部２の直下にダイボンディングによる接着層８が設けられるため、接着層８で生じた応力がアーム部３にまで影響しやすい。よって角速度検出の精度が低下しやすかった。
【０００７】
また振動子１は基部２が連結された多連状態で形成され、最終的に個々の振動子１に分断されて、各振動子１が各パッケージ５内に収納される。従来では、上記した多連状態では、連結された基部２の強度が非常に弱いので、基部２が不安定な状態にある。よって、多連状態の振動子１の動作試験装置への移動や、多連状態の振動子１に対する動作試験のセッティングを安定して行うことが難しかった。また、多連状態の振動子１では、移動時やセッティング時等に、弱い基部２の部分が折れ曲がる等のダメージを受ける可能性が高かった。よって、個々の振動子１に分断した後、動作試験を行うことが必要であった。また、動作試験を行うには、各振動子１を、図６に示すような底面５ａに突出部７が形成された設置面に位置決めして固定することが必要となった。さらに、振動子１をパッケージ５に組み込んだ後、動作試験を行う場合には、不良品と判断されたとき、そのパッケージごと廃棄処分としなければならず生産性が低下した。
【特許文献１】特開２００８−５８０６６号公報
【特許文献２】特開平８−２３３８５２号公報
【特許文献２】特開２００７−３１６０９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで本発明は上記従来の課題を解決するためのものであり、特に、振動子を底面が平坦なパッケージに設置でき、また角速度の検出精度に優れたジャイロセンサ及びその製造方法を提供することを目的としている。
【０００９】
また、振動子の基部を連結した多連状態で動作試験を行えるようにしたジャイロセンサの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明におけるジャイロセンサは、
上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板により形成された振動子と、前記振動子を収納するためのパッケージとを有し、
前記振動子は、前記上部シリコン基板に形成された基部及び前記基部から延びるアーム部と、前記基部下に前記絶縁層を介して前記下部シリコン基板により形成された台座部と、を有して構成され、
前記台座部が前記パッケージの底面に接合され、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間が形成されていることを特徴とするものである。
【００１１】
本発明では、前記底面の前記振動子との対向領域が平坦面で形成されているパッケージを使用できる。
【００１２】
このように本発明では、底面が平坦なパッケージを用いても、アーム部とパッケージ底面の間にアーム部の下方向への変位に対する許容空間を適切且つ簡単に形成できる。また、台座部とパッケージ底面間の接合領域で生じた応力のアーム部に対する影響を効果的に抑制できる。
【００１３】
また本発明におけるジャイロセンサの製造方法は、
（ａ） 上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板の前記上部シリコン基板に基部と、前記基部から延びるアーム部とを有して構成される振動子を形成し、このとき複数の前記振動子に対応する複数組の前記アーム部を形成するとともに、各振動子の前記基部を連結して形成する工程、
（ｂ） 前記下部シリコン基板の裏面の前記基部と対向する位置にマスク層を形成する工程、
（ｃ） 前記裏面に前記マスク層が形成された前記下部シリコン基板が台座部として残されるように、それ以外の前記下部シリコン基板を除去する工程、
（ｄ） 前記台座部と前記基部間の前記絶縁層を残し、それ以外の前記絶縁層を除去する工程、
（ｅ） 前記マスク層を除去する工程、
（ｆ） 前記基部を切断して各振動子に分断する工程、
（ｇ） 前記振動子の前記台座部を、パッケージの底面に接合して、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間を形成する工程、
を有することを特徴とするものである。
【００１４】
上記により台座部を備えた複数の振動子を同時に簡単な製造方法で形成できる。また底面が平坦なパッケージを用いることができ、台座部をパッケージ底面に接合したときに、適切に、パッケージ底面とアーム部との間に、アーム部の下方向への変位に対する許容空間を形成することが可能である。
【００１５】
また本発明では、前記（ｅ）工程と前記（ｆ）工程の間で、前記基部が連結された多連状態の各振動子に対して動作試験を行うことが好ましい。本発明では、基部と対向する位置に下部シリコン基板からなる台座部を形成している。よって連結された基部の強度を高く保つことができる。したがって、動作試験工程への移動やセッティング等を安定した状態でスムーズに行うことができる。また、このとき、連結された基部の部分が折れ曲がる等のダメージを受けることを効果的に抑制できる。また、台座部を動作試験装置の設置面に仮接合したり、台座部を挟持したりすることで、アーム部下に簡単且つ適切にアーム部の下方向への変位に対する許容空間を簡単且つ適切に形成できる。よって本発明では、動作試験を、基部が連結された多連状態で適切に行うことができる。そして、動作試験にて不良品があれば、振動子をパッケージに組み込む前に、その振動子を廃棄処分することができ、生産性を向上させることができる。
【発明の効果】
【００１６】
本発明によれば、振動子を底面が平坦なパッケージに設置でき、また角速度の検出精度に優れたジャイロセンサを形成できる。
【００１７】
また、振動子の基部を連結した多連状態で適切に動作試験を行うことが可能になる。
【発明を実施するための最良の形態】
【００１８】
図１（ａ）は本実施形態における振動型ジャイロセンサの平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿って切断し矢印方向から見た振動型ジャイロセンサの断面図、である。
【００１９】
各図におけるＸ軸方向及びＹ軸方向は基板平面内での直交する２方向を指す。Ｚ軸方向はＸ軸方向及びＹ軸方向に対して直交する高さ方向（垂直方向）を指す。
【００２０】
図１に示すように振動型ジャイロセンサ１０は、振動子２５と、振動子２５を収納するためのパッケージ４０とを有して構成される。
【００２１】
振動子２５は、下部シリコン基板１１と、上部シリコン基板１３と、下部シリコン基板１１と上部シリコン基板１３の間に形成された絶縁層（具体的にはＳｉＯ2）１２との積層構造からなるＳＯＩ基板３３を加工して形成されたものである。
【００２２】
図１に示す形態では振動子２５は音叉型振動子であるが特に限定されるものではない。図１（ａ）（ｂ）に示すように振動子２５を構成する上部シリコン基板１３には、Ｘ軸方向に所定間隔を空けてＹ軸方向に長く延びる複数本のアーム部１５，１６（第１アーム部１５と第２アーム部１６）と、これらアーム部１５，１６の一端部側を連結する基部１７とが形成される。なおアーム部１５，１６の数は図２に示す２本であることに限定されない。
【００２３】
図１（ｂ）に示すように、基部１７下には絶縁層１２を介して、下部シリコン基板１１で形成された台座部３４が形成されている。絶縁層１２は、基部１７と台座部３４との間に介在している。ただし、絶縁層１２は、基部１７と台座部３４との対向領域での外周部分が除去されて、絶縁層１２の平面面積が対向領域の面積より小さくなっていてもよい。
【００２４】
そして台座部３４の下面３４ａが、パッケージ４０の底面４０ａにダイボンディング等により接合されている。符号３５は接着層を示している。また図示していないが、パッケージ４０の上面は蓋体により閉じられ、パッケージ４０と蓋体で囲まれた内部が密閉状態にされている。
【００２５】
図１（ａ）（ｂ）に示すように、振動子２５上には、圧電機能素子１４が形成されている。圧電機能素子１４はアーム部１５，１６から基部１７に至る上部シリコン基板１３の上面に形成される。以下、圧電機能素子１４の形態について説明する。
【００２６】
図１（ａ）に示すように、第１アーム部１５を構成する上部シリコン基板１３上には互いにＸ軸方向に離間して設けられた第１駆動部１８及び第２駆動部１９と、駆動部１８，１９間に離間して設けられた検出部２０が設けられる。
【００２７】
図１（ｂ）に示すように、第１駆動部１８及び第２駆動部１９は、下から下部電極２８、例えばＰＺＴからなり垂直方向（Ｚ軸方向）に分極処理された圧電膜２９、及び上部電極（駆動電極）３１の順に積層されている。
【００２８】
また、検出部２０も、下から下部電極２８、例えばＰＺＴからなり垂直方向（Ｚ軸方向）に分極処理された圧電膜２９、及び上部電極（検出電極）３１の順に積層されている。
【００２９】
検出部２０は、アーム部１５のＸ軸方向（幅方向）の略中心位置にＹ軸方向に沿って設けられており、各駆動部１８，１９は、検出部２０からＸ軸方向（幅方向）に略等間隔の位置にＹ軸方向に沿って設けられる。
【００３０】
図１（ａ）に示すように、第２アーム部１６側にも第１アーム部１５と同じ圧電機能素子１４が形成されている。第１アーム部１５に形成された圧電機能素子１４と第２アーム部１６に形成された圧電機能素子１４とは、第１アーム部１５と第２アーム部１６との間のＹ軸方向への中心線を対称軸として線対称関係で形成される。
【００３１】
下部電極２８は、共通グランドとして機能し、図１に示すように、下部電極２８の一部は、圧電膜２９に形成された穴部２９ａから電極パッドとして露出している。
【００３２】
図１（ａ）に示すように、第１アーム部１５に形成された第１駆動部１８の上部電極３１と、第２アーム部１６に形成された第１駆動部１８の上部電極３１は、配線パターンと、両方の配線パターンに接続され、基部１７の圧電膜２９上に形成された共通の電極パッド２１とで構成される。
【００３３】
また図１（ａ）に示すように、第１アーム部１５に形成された第２駆動部１９の上部電極３１と、第２アーム部１６に形成された第２駆動部１９の上部電極３１は、配線パターンと、両方の配線パターンに接続され、基部１７の圧電膜２９上に形成された共通の電極パッド２２とで構成される。
【００３４】
さらに図１（ａ）に示すように、第１アーム部１５に形成された検出部２０の上部電極３１、及び第２アーム部１６に形成された検出部２０の上部電極３１は、配線パターンと、各配線パターンに接続され、基部１７の圧電膜２９上に形成された各電極パッド２３，２４とで構成される。
【００３５】
各電極パッド上にワイヤボンディングが施されて図示しない集積回路（ＩＣ）との間で電気的に接続される。集積回路から互いに位相が逆の駆動振動が電極パッド２１，２２に供給される。このとき、圧電効果により、例えば、第１駆動部１８の圧電膜２９がＹ軸方向に縮むと、第２駆動部１９の圧電膜２９はＹ軸方向に延びる。これにより各アーム部１５，１６が逆位相でＸ軸方向に曲がり音叉振動を起こす。
【００３６】
このように振動子２５がＸ軸方向にて音叉振動しているときに、Ｙ軸周りの角速度Ωが振動型ジャイロセンサ１０に印加されるとコリオリ力により各アーム部１５，１６がＺ軸方向に逆位相で変位する。このときの各アーム部１５，１６の変位量は各アーム部１５，１６に設けられた検出部２０の上部電極３１にて検出される。各アーム部１５，１６の上部電極３１にて検出された電荷は逆極性であり、それら電荷は夫々電極パッド２３，２４に導かれる。そして各電極パッド２３，２４にワイヤボンディングを介して電気的に接続される集積回路にて信号処理がされて角速度信号が出力される。
【００３７】
図１に示すように本実施形態では、上部シリコン基板１３で形成された基部１７下に絶縁層１２を介して下部シリコン基板１１で形成された台座部３４が形成されている。そして、台座部３４がパッケージ４０の底面４０ａに接合されている。これにより、底面４０ａが平坦なパッケージ４０を用いても、上部シリコン基板１３で形成されたアーム部１５，１６とパッケージ４０の底面４０ａ間に、アーム部１５，１６の下方向への変位に対する許容空間４１を適切に形成することができる。
【００３８】
また、台座部３４と、パッケージ４０の底面４０ａ間を接合することで、接着層３５で生じた応力のアーム部１５，１６に対する影響を効果的に抑制することができる。
【００３９】
このように、本実施形態では、許容空間４１を形成するためにパッケージ４０の底面４０ａに対して特別な加工を必要とせず、パッケージ構造を簡単に出来る。
【００４０】
あるいは、底面４０ａの加工の自由度を高めることが出来る。台座部３４の厚さは２５０〜３５０μｍ程度であり、アーム部１５，１６の下方向への変位量が最大で１μｍ程度なので、許容空間４１の高さ方向への間隔は、台座部３４の厚さ分あれば十分である。よって、本実施形態では特に振動子２５と対向する領域の底面４０ａを平坦面で形成できるが、アーム部１５，１６の変位を確保できれば、平坦面でなくてもよい。したがって、本実施形態の構成では、底面４０ａの加工の自由度を高めることが出来る。なお、振動子２５との対向領域以外の領域については、平坦面で形成しても、凹凸面等で形成しても、それは任意に設定できる。
【００４１】
また、パッケージ４０の底面４０ａに対する接合は、振動子２５のうち台座部３４の下面３４ａであるため、多少の位置ずれを許容できる。すなわち本実施形態では、台座部３４からのアーム部１５，１６の延出長さは台座部３４のパッケージ４０に対する設置位置に関わらず、一定であるため、台座部３４の設置位置が多少ずれても特性に大きな影響を及ぼすことがない。
【００４２】
また、接合領域で生じた応力のアーム部１５，１６に対する影響を抑制できるため、角速度の検出精度を向上させることが可能になる。
【００４３】
図２ないし図５を用いて本実施形態のジャイロセンサの製造方法を説明する。図３ないし図５は、図１（ａ）と同じ部分から切断した製造工程中における振動子２５の断面図である。図２は、製造工程中における振動子２５の平面図、である。
【００４４】
下から下部シリコン基板１１、絶縁層（具体的にはＳｉＯ2層）１２及び上部シリコン基板１３の順に積層されたＳＯＩ基板３３の上部シリコン基板１３に図２のように、基部５０と基部５０から延出するアーム部１５，１６をディープＲＩＥ等で形成する。
【００４５】
図２に示すように、複数の振動子２５（図２では３つ）に対応する複数組のアーム部１５，１６（図２では計６本）を形成するとともに、各振動子２５を連結した基部５０を形成する。
【００４６】
なお図２のように既に下部電極、圧電膜及び上部電極からなる圧電機能素子１４が各振動子２５に対して形成されているものとする。
【００４７】
次に図３に示すように、上部シリコン基板１３に形成された基部５０と対向する下部シリコン基板１１の裏面１１ａに例えばレジストからなるマスク層５１を形成する。このマスク層５１は基部５０と対向する領域全体に例えば、フォトリソグラフィ技術を用いて形成されている。
【００４８】
続いて図４に示す工程では、裏面１１ａにマスク層５１が形成された下部シリコン基板１１が台座部５２として残されるように、それ以外の裏面にて露出する下部シリコン基板１１を全て除去する。このとき、下部シリコン基板１１をＲＩＥ等で除去する。
【００４９】
上記した工程にて形成された台座部５２は基部５０と同じ大きさで形成される。すなわち基部５０下の全面に台座部５２が形成されている。
【００５０】
次に図５に示す工程では、台座部５２と基部５０の間に絶縁層１２を残し、それ以外の裏面にて露出する絶縁層１２を除去する。このとき、シリコン基板１１、１３をエッチングせず、絶縁層１２のみをエッチングできるように選択性のあるエッチング剤を使用する。なお図５工程では、エッチング剤の染み込みにより、台座部５２と基部５０の間の外周付近の絶縁層１２も一部、除去されることがある。
【００５１】
そしてマスク層５１を除去する。
上記した製造方法では、振動子２５が複数、基部５０の部分で連結された多連状態で形成される。図２に示す上部シリコン基板１３で形成された基部５０の部分では、その下に絶縁層１２を介して下部シリコン基板１１で形成された台座部５２が形成されている。よって連結された基部５０の強度を効果的に高くできる。
【００５２】
本実施形態では、多連状態の振動子２５を個々の振動子２５に分断する前に、各振動子２５に対して動作試験を行うことが出来る。すなわち、本実施形態では、連結された基部５０の強度を高く保つことが出来るため、多連状態の振動子２５の動作試験装置への移動や動作試験のためのセッティング等を安定した状態でスムーズに行うことが出来る。しかも、このとき、連結された基部５０の部分が折れ曲がる等のダメージを受けることを抑制できる。また、台座部５２を動作試験装置の設置面に仮接合したり、台座部５０を挟持したりすることで、アーム部１５，１６下に簡単且つ適切にアーム部１５，１６の下方向への変位に対する許容空間を形成できる。よって本実施形態では、動作試験を、基部５０が連結された多連状態で適切に行うことができる。そして、動作試験にて不良品があれば、振動子２５をパッケージに組み込む前に、その振動子２５を廃棄処分することができ、生産性を向上させることができる。
【００５３】
続いて、基部５０を切断して、多連状態の振動子２５を個々に分断する。これにより図１に示す振動子２５が完成する。そして、台座部３４を、パッケージ４０の底面４０ａにダイボンディングにより接合する。このとき、パッケージ４０の底面４０ａとアーム部１５，１６との間に、アーム部１５，１６の下方向への変位に対する許容空間４１が形成される。
【００５４】
上記した製造方法によれば、台座部３４を備えた複数の振動子２５を同時に簡単な製造方法で形成できる。また底面４０ａが平坦なパッケージ４０を用いることができ、台座部３４をパッケージ４０の底面４０ａに接合したときに、簡単且つ適切に、底面４０ａとアーム部１５，１６との間に、アーム部１５，１６の下方向への変位に対する許容空間４１を形成することが可能である。また、振動子２５をパッケージ４０の底面４０ａに接合するとき多少の位置ずれを許容することができる。
【図面の簡単な説明】
【００５５】
【図１】（ａ）は本実施形態における振動型ジャイロセンサの平面図、（ｂ）は、図１（ａ）のＡ−Ａ線に沿って切断し矢印方向から見た振動型ジャイロセンサの断面図、
【図２】製造工程中における振動子２５の平面図、
【図３】図１（ａ）と同じ部分から切断した製造工程中における振動子２５の断面図、
【図４】図３の次に行われる工程を示す断面図、
【図５】図４の次に行われる工程を示す断面図、
【図６】従来の振動型ジャイロセンサの部分断面図、
【符号の説明】
【００５６】
１０ 振動型ジャイロセンサ
１１ 下部シリコン基板
１２ 絶縁層
１３ 上部シリコン基板
１４ 圧電機能素子
１５，１６ アーム部
１７、５０ 基部
２５ 振動子
３４、５２ 台座部
４０ パッケージ
４０ａ （パッケージの）底面
４１ 許容空間
５１ マスク層
【特許請求の範囲】
【請求項１】
上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板により形成された振動子と、前記振動子を収納するためのパッケージとを有し、
前記振動子は、前記上部シリコン基板に形成された基部及び前記基部から延びるアーム部と、前記基部下に前記絶縁層を介して前記下部シリコン基板により形成された台座部と、を有して構成され、
前記台座部が前記パッケージの底面に接合され、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間が形成されていることを特徴とするジャイロセンサ。
【請求項２】
前記底面の前記振動子との対向領域が平坦面で形成されている請求項１記載のジャイロセンサ。
【請求項３】
（ａ） 上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板の前記上部シリコン基板に基部と、前記基部から延びるアーム部とを有して構成される振動子を形成し、このとき複数の前記振動子に対応する複数組の前記アーム部を形成するとともに、各振動子の前記基部を連結して形成する工程、
（ｂ） 前記下部シリコン基板の裏面の前記基部と対向する位置にマスク層を形成する工程、
（ｃ） 前記裏面に前記マスク層が形成された前記下部シリコン基板が台座部として残されるように、それ以外の前記下部シリコン基板を除去する工程、
（ｄ） 前記台座部と前記基部間の前記絶縁層を残し、それ以外の前記絶縁層を除去する工程、
（ｅ） 前記マスク層を除去する工程、
（ｆ） 前記基部を切断して各振動子に分断する工程、
（ｇ） 前記振動子の前記台座部を、パッケージの底面に接合して、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間を形成する工程、
を有することを特徴とするジャイロセンサの製造方法。
【請求項４】
前記（ｅ）工程と前記（ｆ）工程の間で、前記基部が連結された多連状態の各振動子に対して動作試験を行う請求項３記載のジャイロセンサの製造方法。
【請求項１】
上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板により形成された振動子と、前記振動子を収納するためのパッケージとを有し、
前記振動子は、前記上部シリコン基板に形成された基部及び前記基部から延びるアーム部と、前記基部下に前記絶縁層を介して前記下部シリコン基板により形成された台座部と、を有して構成され、
前記台座部が前記パッケージの底面に接合され、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間が形成されていることを特徴とするジャイロセンサ。
【請求項２】
前記底面の前記振動子との対向領域が平坦面で形成されている請求項１記載のジャイロセンサ。
【請求項３】
（ａ） 上部シリコン基板と下部シリコン基板と、前記上部シリコン基板と前記下部シリコン基板の間に介在する絶縁層とで構成されるＳＯＩ基板の前記上部シリコン基板に基部と、前記基部から延びるアーム部とを有して構成される振動子を形成し、このとき複数の前記振動子に対応する複数組の前記アーム部を形成するとともに、各振動子の前記基部を連結して形成する工程、
（ｂ） 前記下部シリコン基板の裏面の前記基部と対向する位置にマスク層を形成する工程、
（ｃ） 前記裏面に前記マスク層が形成された前記下部シリコン基板が台座部として残されるように、それ以外の前記下部シリコン基板を除去する工程、
（ｄ） 前記台座部と前記基部間の前記絶縁層を残し、それ以外の前記絶縁層を除去する工程、
（ｅ） 前記マスク層を除去する工程、
（ｆ） 前記基部を切断して各振動子に分断する工程、
（ｇ） 前記振動子の前記台座部を、パッケージの底面に接合して、前記パッケージの底面と前記アーム部との間に、前記アーム部の下方向への変位に対する許容空間を形成する工程、
を有することを特徴とするジャイロセンサの製造方法。
【請求項４】
前記（ｅ）工程と前記（ｆ）工程の間で、前記基部が連結された多連状態の各振動子に対して動作試験を行う請求項３記載のジャイロセンサの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−６０３９８（Ｐ２０１０−６０３９８Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２５５１１（Ｐ２００８−２２５５１１）
【出願日】平成２０年９月３日（２００８．９．３）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月３日（２００８．９．３）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【Ｆターム（参考）】
[ Back to top ]