スイッチング素子基板およびその製造方法、電気光学装置、プロジェクター
【課題】開口率の向上が図れ、例えばプロジェクターのライトバルブ等に用いて好適なスイッチング素子基板を提供する。
【解決手段】本発明のスイッチング素子基板は、基板本体24に形成されたソース電極19、ドレイン電極21、ゲート電極20と、一端が固定端としてソース電極19に支持されるとともに自身の弾性変形により他端が自由端として移動可能とされ、ソース電極19と電気的に接続された梁部22と、を有するスイッチング素子を備え、スイッチング素子18は、ゲート電極20への印加電圧に応じて梁部22の自由端をドレイン電極21に接触させるか否かを切り換えてスイッチング動作を行うものであり、梁部22の延在方向が基板本体24の表面に対して略垂直な方向を向くように配置されている。
【解決手段】本発明のスイッチング素子基板は、基板本体24に形成されたソース電極19、ドレイン電極21、ゲート電極20と、一端が固定端としてソース電極19に支持されるとともに自身の弾性変形により他端が自由端として移動可能とされ、ソース電極19と電気的に接続された梁部22と、を有するスイッチング素子を備え、スイッチング素子18は、ゲート電極20への印加電圧に応じて梁部22の自由端をドレイン電極21に接触させるか否かを切り換えてスイッチング動作を行うものであり、梁部22の延在方向が基板本体24の表面に対して略垂直な方向を向くように配置されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチング素子基板およびその製造方法、電気光学装置、プロジェクターに関する。
【背景技術】
【0002】
近年、中空構造を利用した微小電気機械システム、いわゆるMEMS(Micro Electro Mechanical Systems)が様々な分野で研究、開発され、一部は商品化されている。その製造方法は、主にシリコンの深掘りエッチングなどを用いて厚膜の構造体を形成する「バルクマイクロマシニング」と、半導体プロセスを利用して薄膜の堆積と加工を繰り返して構造体を形成する「表面マイクロマシニング」に大別される。いずれも犠牲層と呼ばれる材料を中空にしたい箇所に充填しておき、構造体の形成後にこれを除去して中空構造を形成するのが特徴である。
【0003】
構造体を構成する材料には、機械的特性、電気的特性、化学的特性等を考慮して単結晶シリコン、多結晶シリコン、金属薄膜などが多く用いられる。構造体は基板に対して平行に配置されるのが一般的である。この構造体に損傷を与えることなく中空構造を形成する必要があるため、犠牲層は構造体とのエッチング選択比が高い材料である必要があり、これに応じたエッチャントが用いられる。例えばシリコン構造体の場合、犠牲層としてはシリコン酸化膜を用い、これを除去するエッチャントとしてフッ化水素酸水溶液を用いるのが一般的である。
【0004】
下記の特許文献1には、MEMS技術を利用したマイクロ接点開閉器、いわゆるMEMSスイッチが開示されている。このMEMSスイッチは、図16に示すように、ガラス基板等のベース101上に支持部102が立設され、支持部102から側方に延在する梁部103が設けられ、梁部103の一端が支持部102に支持されている。梁部103の他端には可動接点104が設けられている。また、梁部103の下方にあたるベース101上には絶縁膜105に被覆された固定電極106が設けられるとともに、可動接点104の下方にあたるベース101上には固定接点107が設けられている。この構成において、固定電極106に所定の電圧を印加したときに発生する静電引力によって梁部103が弾性変形すると、可動接点104と固定接点107とが接触してMEMSスイッチ110が導通状態となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−294591号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、プロジェクター等に用いられる液晶ライトバルブにおいては、プロジェクターの高輝度化に伴って強度が高い光が照射されるようになっている。これにより、液晶ライトバルブのスイッチング素子基板を構成する薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)が光によって誤動作する等の問題が生じている。よって、通常はTFTの形成領域を遮光する遮光層を設けている。そこで、TFTに代えて上記のMEMSスイッチを用いる構成が考えられる。この構成では、MEMSスイッチが機械的な接点であることから、光による誤動作が生じないため、遮光層を不要にすることができる。これにより、液晶ライトバルブの画素の開口率の向上が期待できる。しかしながら、図16に示したように、従来のMEMSスイッチは基板面に平行な方向にある程度の占有面積を要するため、MEMSスイッチ自身が光を遮断してしまい、実際にはそれ程開口率が向上しない、という問題があった。
【0007】
本発明は、上記の課題を解決するためになされたものであって、開口率の向上が図れ、例えばプロジェクターのライトバルブ等に用いて好適なスイッチング素子基板およびその製造方法を提供することを目的とする。また、このスイッチング素子基板を用いることで明るい画像が得られる電気光学装置、およびプロジェクターを提供することを目的とする。
【課題を解決するための手段】
【0008】
上記の目的を達成するために、本発明のスイッチング素子基板は、基板本体の一面側に形成されたソース電極およびドレイン電極およびゲート電極と、導電性を有する材料からなり、一端が固定端として前記ソース電極に支持されるとともに、自身の弾性変形により他端が自由端として移動可能とされ、前記ソース電極と電気的に接続された梁部と、を有するスイッチング素子を備え、前記スイッチング素子は、前記ゲート電極への印加電圧に応じて前記梁部の自由端を前記ドレイン電極に接触させるか否かを切り換えることによりスイッチング動作を行うものであり、前記梁部の延在方向が前記基板本体の表面に対して略垂直な方向を向くように配置されたことを特徴とする。
【0009】
梁部を静電力によって弾性変形させ、電気的な接点を開閉する方式のスイッチング素子では、ある程度の長さや幅を有する梁部が必要である。また、梁部を支持する支持部や接点を形成する領域も必要である。ところが、従来のこの種のスイッチング素子は、これらの構成要素を基板に平行な方向に並べて配置していたため、全体として占有面積が大きいものとなっていた。これに対して、本発明のスイッチング素子基板では、梁部の延在方向が基板本体の表面に対して略垂直な方向を向いているので、基板本体の表面に射影したスイッチング素子の占有面積、すなわちスイッチング素子の遮光面積を従来に比べて縮小できる。換言すると、本発明のスイッチング素子基板は、ソース電極、ゲート電極、ドレイン電極が基板本体の厚さ(高さ)方向に順次積層されている構造である。これにより、十分な静電力を得るために必要な梁部の面積を基板本体の厚さ(高さ)方向で稼げるため、スイッチング動作に支障を来すことがない。
【0010】
本発明において、前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることが望ましい。
本発明において、梁部の延在方向を基板本体の表面に対して略垂直な方向に向けた構成としただけでも十分な効果が得られるが、ドレイン電極の一部が、基板本体の厚さ方向においてゲート電極と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
【0011】
本発明において、前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられた構成とすることが望ましい。
この構成によれば、本発明に係るスイッチング素子を画素毎に備えたアクティブマトリクス基板を実現することができる。
【0012】
本発明において、前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることが望ましい。
データ線とソース電極とは電気的に接続する必要があり、ソース電極の少なくとも一部が基板本体の厚さ方向においてデータ線と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
【0013】
本発明において、前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にある構成としても良い。
もしくは、前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にある構成としても良い。
前者の構成によれば、梁部の固定端側が基板の上層側に位置するので、製造工程において、例えばソース電極にサイドウォールを形成した後で梁部を形成するなどして、梁部の固定端側の形状を工夫することができる。一方、後者の構成は、後述する「梁部の他端(自由端)に接続部を形成する工程を含む製造方法」を実現するのに好適である。
【0014】
本発明の電気光学装置は、一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、上記本発明のスイッチング素子基板であることを特徴とする。
この構成によれば、上記本発明のスイッチング素子基板を用いたことにより画素開口率が高い電気光学装置を実現することができる。
【0015】
本発明のプロジェクターは、光源と、前記光源から射出された光を変調する光変調手段と、前記光変調手段によって変調された光を投射する投射手段と、を備え、 前記光変調手段が、上記本発明の電気光学装置であることを特徴とする。
この構成によれば、上記本発明の電気光学装置を光変調手段に用いたことにより明るい画像を表示可能なプロジェクターを実現することができる。
【0016】
本発明のスイッチング素子基板の製造方法は、基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とする。
この構成によれば、梁部が基板本体の表面に対して略垂直な方向を向いた本発明のスイッチング素子基板を、半導体製造プロセスを用いて製造することができる。
【0017】
また、前記梁部を形成する工程において、前記梁部の他端側に前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことが望ましい。
この構成によれば、梁部の周辺の層間絶縁膜を除去する工程においてスイッチング素子を構成する部材同士、例えば梁部とドレイン電極が固着する現象、いわゆるスティクションと呼ばれる現象を防止でき、製造歩留まりを向上させることができる。詳しくは後述する。
【図面の簡単な説明】
【0018】
【図1】本発明の第1実施形態の液晶装置の平面図である。
【図2】図1のH−H’線に沿う断面図である。
【図3】液晶装置の表示領域を構成する一つの画素の平面図である。
【図4】図3のB−B’ 線に沿う断面図である。
【図5】スイッチング素子基板の製造手順を示す工程断面図である。
【図6】工程断面図の続きである。
【図7】工程断面図の続きである。
【図8】本発明の第2実施形態のスイッチング素子基板の一画素の平面図である。
【図9】図8のB−B’ 線に沿う断面図である。
【図10】スイッチング素子基板の製造手順を示す工程断面図である。
【図11】工程断面図の続きである。
【図12】工程断面図の続きである。
【図13】工程断面図の続きである。
【図14】工程断面図の続きである。
【図15】本発明のプロジェクターを示す概略構成図である。
【図16】従来のスイッチング素子の一構造例を示す図である。
【発明を実施するための形態】
【0019】
[第1実施形態]
以下、本発明の第1実施形態について、図1〜図7を参照して説明する。
本実施形態では、本発明の電気光学装置の一例である液晶装置と、その構成要素であるスイッチング素子基板、およびスイッチング素子基板の製造方法について説明する。
図1は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図2は、図1のH−H’線に沿う断面図である。図3は、液晶装置の表示領域を構成する一つの画素の平面図である。図4は、図3のB−B’ 線に沿う断面図である。図5〜図7はスイッチング素子基板の製造手順を示す工程断面図である。なお、以下の各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0020】
本実施形態の液晶装置1(電気光学装置)は、図1、図2に示すように、スイッチング素子基板2と対向基板3とがシール材4によって貼り合わされ、このシール材4によって区画された領域内に液晶層5(電気光学材料層)が封入されている。液晶層5は、正の誘電率異方性を有する液晶材料から構成されている。シール材4の形成領域の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)6が形成されている。シール材4の外側の周辺回路領域には、データ線駆動回路7および外部回路実装端子8がスイッチング素子基板2の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路9が形成されている。スイッチング素子基板2の残る一辺には、表示領域Rの両側に設けられた走査線駆動回路9の間を接続するための複数の配線10が設けられている。また、対向基板3の角部においては、スイッチング素子基板2と対向基板3との間で電気的導通をとるための基板間導通材11が配設されている。また、スイッチング素子基板2の液晶層5側の面には、後述する画素電極13が形成されている。
【0021】
スイッチング素子基板2には、図3に示すように、互いに平行な複数のデータ線15と互いに平行な複数の走査線16とが直交するように形成されている。そして、隣り合う2本のデータ線15と隣り合う2本の走査線16とによって区画された矩形状の領域が、表示領域の最小単位である一つの画素17を構成する。そして、各画素17に、各画素電極13に所定の画像信号を供給するためのスイッチング素子18が形成されている。スイッチング素子18は、ソース電極19、ゲート電極20、ドレイン電極21、梁部22を備えている。本実施形態の場合、ソース電極19は、その一部がデータ線15と平面的に(基板本体の厚さ方向に)重なるように形成されている。ドレイン電極21は、その一部がゲート電極20と平面的に(基板本体の厚さ方向に)重なるように形成されている。また、ソース電極19の一端に梁部22が固定されている。
【0022】
スイッチング素子基板2は、図4に示すように、ガラス基板等からなる基板本体24上に以下の電極、絶縁膜等が形成されて構成されている。基板本体24の表面には、第1層間絶縁膜25を介してデータ線15が形成され、データ線15の上方には第2層間絶縁膜26を介してソース電極19が積層されている。ソース電極19は、第2層間絶縁膜26を貫通する第1コンタクトプラグ27によってデータ線15と電気的に接続される一方、自身の上方は第3層間絶縁膜28に覆われている。また、梁部22の上端22aは固定端としてソース電極19に固定される一方、下端22bは自由端として宙に浮いている。梁部22は全体として基板本体24の表面に対して略垂直な方向に延在しており、本実施形態の場合、梁部22の上端22a側は斜め下方に延在する部分22cを有している。
【0023】
梁部22の下端22bと対向する位置にあたる基板本体24の表面にゲート電極20が形成され、梁部22の中央部と対向する位置にドレイン電極21が形成されている。ゲート電極20の一部は第1層間絶縁膜25に覆われ、ドレイン電極21の一部は第2層間絶縁膜26に覆われている。さらに、第2層間絶縁膜26の上方には第3層間絶縁膜28が積層され、第3層間絶縁膜28上に画素電極13が形成されている。画素電極13は、第3層間絶縁膜28を貫通する第2コンタクトプラグ29によってドレイン電極21と電気的に接続されている。図4に示す通り、梁部22とゲート電極20およびドレイン電極21の梁部22寄りの部分とは、第1〜第3層間絶縁膜25,26,29が除去された空間30に露出している。梁部22とゲート電極20間の間隔は、梁部22とドレイン電極21間の間隔よりも大きく設定されており、3倍以上あることが望ましい。なお、ゲート電極20は、図4の断面図に現れない位置で走査線16に接触しており、走査線16と電気的に接続されている。
【0024】
一方、スイッチング素子基板2と対向するように対向基板3が配置され、対向基板3とスイッチング素子基板2とシール材4(図2参照)とによって囲まれた空間に液晶層5が封入されている。対向基板3の液晶層側の面には、図示しない共通電極が形成されるとともに、対向基板3とスイッチング素子基板2の液晶層5側の最表面には配向膜がそれぞれ形成されている。液晶層5を構成する液晶分子の配向状態は、スイッチング素子基板2上の画素電極13と対向基板3上の共通電極との間に生じる電界によって制御される。
【0025】
次に、上記構成のスイッチング素子18のスイッチング動作について説明する。
データ線15を通じてソース電極19に画像信号が供給されると、その画像信号に見合った電圧がソース電極19を経て梁部22に印加される。このとき、走査線16を通じてゲート電極20に例えば15V程度の走査信号(電圧)が供給されると、ゲート電極20と梁部22との間に静電力が発生し、梁部22の下端22bがゲート電極20側に引き寄せられる。ところが、梁部22とドレイン電極21との間隔の方が梁部22とゲート電極20との間隔よりも小さいため、梁部22がゲート電極20に接触するよりも先にドレイン電極21に接触する。また、ゲート電極20の電位が0Vになると、梁部22がドレイン電極21から離れた状態となる。このようにして、画像信号が梁部22からドレイン電極21を経て画素電極13に供給され、その画素における液晶層5の配向状態が制御される。このようなスイッチング動作が全ての画素17で行われ、表示領域全体として所定の画像が形成される。
【0026】
以下、上記構成のスイッチング素子基板2の製造方法について説明する。
なお、液晶装置全体の製造工程は周知の方法と同様であるため、説明を省略し、ここでは、本発明の特徴であるスイッチング素子基板の製造工程についてのみ説明する。
【0027】
まず、図5(a)に示すように、ガラス基板等からなる基板本体24上に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で100nmの膜厚で成膜する。そして、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、走査線16(図5(a)には図示されない)およびゲート電極20を形成する(走査線・ゲート電極形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0028】
次に、図5(b)に示すように、走査線16およびゲート電極20を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第1層間絶縁膜25とする(第1層間絶縁膜形成工程)。第1層間絶縁膜25の成膜条件は、例えばプラズマCVD法を用い、TEOS(TetraEthyl OrthoSilicate、流量:1000sccm)、O2(流量:450sccm)、RFパワーを500W、温度を300℃とする。
【0029】
次に、走査線・ゲート電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、データ線15およびドレイン電極21を形成する(データ線・ドレイン電極形成工程)。次に、第1層間絶縁膜形成工程と同様、データ線15およびドレイン電極21を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第2層間絶縁膜26とする(第2層間絶縁膜形成工程)。
【0030】
次に、図5(c)に示すように、フォトリソグラフィー、ドライエッチング法により、第2層間絶縁膜26を貫通してデータ線15の上面に達する第1コンタクトホール31を形成する(第1コンタクトホール形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。その後、第1コンタクトホール31の内部を埋め込むように基板本体24の全面にタングステンを成膜した後、エッチングにより第1コンタクトホール31の内部のみにタングステンを残存させ、第1コンタクトプラグ27とする(第1コンタクトプラグ形成工程)。
【0031】
次に、走査線・ゲート電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ソース電極19を形成する(ソース電極形成工程)。このとき、ソース電極19は第1コンタクトプラグ27の上方に位置するようにし、データ線15とソース電極19とを電気的に接続する。次に、ソース電極19を覆うようにシリコン酸化膜を形成し、エッチバックを行うことにより、ソース電極19の側壁にシリコン酸化膜からなるサイドウォール32を形成する。ここでのシリコン酸化膜の成膜条件は、例えばプラズマCVD法を用い、TEOS(流量:1000sccm)、O2(流量:450sccm)、RFパワーを300W、膜厚を100nmとする。そして、O2プラズマによるエッチバックを行う。
【0032】
次に、図5(d)に示すように、サイドウォール32に隣接した位置に、第2層間絶縁膜26を貫通し、第1層間絶縁膜25の途中までに達するトレンチ33(溝)をドライエッチング法により形成する(トレンチ形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0033】
次に、トレンチ33の内部を含む基板本体の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で50nmの膜厚で成膜する。そして、図6(a)に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングしてソース電極19の上面に掛かる位置からトレンチ33の底部に至る部分を残存させ、導電膜からなる梁部22を形成する(梁部形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0034】
次に、ソース電極19および梁部22を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第3層間絶縁膜28とする(第3層間絶縁膜形成工程)。
次に、図6(b)に示すように、フォトリソグラフィー、ドライエッチング法により、第3層間絶縁膜28、第2層間絶縁膜26を貫通してドレイン電極21の上面に達する第2コンタクトホール34を形成する(第2コンタクトホール形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0035】
次に、第2コンタクトホール34の内部を埋め込むように基板本体24の全面にタングステンを成膜した後、エッチングにより第2コンタクトホール34の内部のみにタングステンを残存させ、第2コンタクトプラグ29とする(第2コンタクトプラグ形成工程)。
次に、基板本体24の全面にITO(Indium Tin Oxide)を成膜した後、図7(a)に示すように、フォトリソグラフィー、エッチング法によりITOをパターニングし、画素電極13を形成する(画素電極形成工程)。
【0036】
次に、図7(b)に示すように、フォトリソグラフィー、エッチング法により第3層間絶縁膜28、第2層間絶縁膜26、第1層間絶縁膜25をパターニングし、梁部22の周辺とドレイン電極21の一部およびゲート電極20の一部が露出するようにこれら層間絶縁膜28,26,25を局所的に除去する(層間絶縁膜除去工程)。このとき、シリコン酸化膜からなるサイドウォール32も同時に除去される。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。この工程により、それまで層間絶縁膜28,26,25に埋め込まれていた梁部22が空間30に開放されて、梁部22が弾性変形可能な状態となる。
以上の工程により、本実施形態のスイッチング素子基板2が完成する。
【0037】
本実施形態の液晶装置1においては、梁部22の延在方向が基板本体24の表面に対して略垂直な方向を向いているので、基板本体24の表面に射影したスイッチング素子18の占有面積、すなわちスイッチング素子18の遮光面積を従来に比べて縮小できる。特に本実施形態の場合、ソース電極19の一部がデータ線15と重なる位置にあり、ドレイン電極21の一部がゲート電極20と重なる位置にあるため、スイッチング素子18の占有面積をより縮小できる。また、十分な静電力を得るために必要な梁部22や各種電極の面積を基板本体24の厚さ(高さ)方向で稼げるため、スイッチング動作に支障を来すことがない。したがって、光による誤動作が生じない画素スイッチング素子が得られるとともに、スイッチング素子自身による遮光面積を十分に小さくでき、画素開口率が高い液晶装置を実現できる。
【0038】
プロジェクター用のライトバルブに適用する液晶装置の場合、例えば、10μm角の画素が1024×768(解像度:XGA仕様)個集積されており、各画素に本実施形態のスイッチング素子18が形成されている。梁部が基板面と平行に延在する従来のスイッチング素子を用いると、スイッチング素子が3μm×5μm程度の領域を占め、このスイッチング素子自体が透過光の遮蔽物となってしまう。これに対し、本実施形態のスイッチング素子18を用いると、スイッチング素子18を3μm×1μm以下の遮蔽物とすることができ、大幅な開口率向上を実現できる。
【0039】
[第2実施形態]
以下、本発明の第2実施形態について、図8〜図14を参照して説明する。
本実施形態も第1実施形態と同様、スイッチング素子基板とその製造方法を中心に説明する。本実施形態のスイッチング素子基板の基本構成は第1実施形態と同様であり、電極の積層順と梁部の固定端が下側、自由端が上側に位置している点が第1実施形態と異なっている。よって、第1実施形態と共通な部分の説明は省略し、第1実施形態と異なる部分についてのみ説明する。
図8は、本実施形態のスイッチング素子基板の一つの画素の平面図である。図9は、図8のB−B’ 線に沿う断面図である。図10〜図14はスイッチング素子基板の製造手順を示す工程断面図である。図10〜図14においても、第1実施形態で用いた図面中の構成要素と共通の構成要素には同一の符号を付す。
【0040】
本実施形態のスイッチング素子基板42は、図9に示すように、データ線15の直上にソース電極19が形成されている。ソース電極19の側壁には梁部43の下端43aが固定されており、梁部43の下端43aが固定端となっている。一方、梁部43の上端43bは空間に開放されており、自由端となっている。また、ソース電極19の上層にあたる第2層間絶縁膜26上にはゲート電極20が形成され、ゲート電極20と走査線16とは第2層間絶縁膜26、第1層間絶縁膜25を貫通する第1コンタクトプラグ27によって電気的に接続されている。さらに、ゲート電極20の上層にあたる第3層間絶縁膜28上にはドレイン電極21が形成され、ドレイン電極21と画素電極13とは第5層間絶縁膜45、第4層間絶縁膜44を貫通する第2コンタクトプラグ46によって電気的に接続されている。
【0041】
本実施形態の場合も第1実施形態と同様、図8に示すように、ソース電極19は、その一部がデータ線15と平面的に(基板本体24の厚さ方向に)重なるように形成されている。ドレイン電極21は、その一部がゲート電極16と平面的に(基板本体の厚さ方向に)重なるように形成されている。
【0042】
以下、本実施形態のスイッチング素子基板42の製造方法について説明する。
図10(a)に示すように、基板本体24上に、走査線16、第1層間絶縁膜25、データ線15を形成した後、アルミニウム、不純物を導入した多結晶シリコン等からなる膜厚100nmの導電膜を成膜し、フォトリソグラフィー、エッチング法により導電膜をパターニングし、ソース電極19を形成する(ソース電極形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0043】
次に、図10(b)に示すように、データ線15およびソース電極19を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、これを平坦化して第2層間絶縁膜26とする(第2層間絶縁膜形成工程)。第2層間絶縁膜26の成膜条件は、例えばプラズマCVD法を用い、TEOS(流量:1000sccm)、O2(流量:450sccm)、RFパワーを500W、温度を300℃とする。
次に、フォトリソグラフィー、ドライエッチング法により、第2層間絶縁膜26、第1層間絶縁膜25を貫通して走査線16の上面に達する第1コンタクトホール31を形成する(第1コンタクトホール形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0044】
次に、図10(c)に示すように、第1コンタクトホール31の内部を埋め込むように基板本体24の全面にタングステンを成膜した後、エッチングにより第1コンタクトホール31の内部のみにタングステンを残存させ、第1コンタクトプラグ27とする(第1コンタクトプラグ形成工程)。
次に、ソース電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、第1コンタクトプラグ27の上層にゲート電極20を形成する(ゲート電極形成工程)。
【0045】
次に、図11(a)に示すように、第1層間絶縁膜形成工程と同様、ゲート電極20を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第3層間絶縁膜28とする(第3層間絶縁膜形成工程)。
さらに、第3層間絶縁膜28上に、ソース電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ドレイン電極21を形成する(ドレイン電極形成工程)。次に、第1層間絶縁膜形成工程と同様、ドレイン電極21を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第4層間絶縁膜44とする(第4層間絶縁膜形成工程)。
【0046】
次に、図11(b)に示すように、フォトリソグラフィー、ドライエッチング法を用いて、第4層間絶縁膜44、第3層間絶縁膜28、第2層間絶縁膜26の一部を貫通してソース電極19の側壁に達するトレンチ33を形成する(トレンチ形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0047】
次に、図11(c)に示すように、フォトリソグラフィー、ドライエッチング法を用いて第4層間絶縁膜44をパターニングすることにより、後で形成する梁部43とドレイン電極21とを接続する接続部を形成するための接続孔47、後で形成する画素電極13とドレイン電極21とを接続するための第2コンタクトホール34を同時に形成する。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを500Wとする。
【0048】
次に、トレンチ33の内部を含む基板本体24の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で20nmの膜厚で成膜する。そして、図12(a)に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、トレンチ33の内部と第1接続孔47の内部、第2コンタクトホール34の内部にあたる部分を残存させ、導電膜からなる梁部43、梁部43と一体に形成されて梁部43とドレイン電極21とを接続する接続部48、後で形成する画素電極13とドレイン電極21とを接続するための第2コンタクトプラグ29を同時に形成する(梁部形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0049】
次に、図12(b)に示すように、基板本体24の全面にシリコン酸化膜からなる第5層間絶縁膜45を形成した後、第5層間絶縁膜45をフォトリソグラフィー、ドライエッチング法によりパターニングし、第2コンタクトプラグ29を露出させる第3コンタクトホール49を形成する。
【0050】
次に、第3コンタクトホール49の内部を埋め込むようにスパッタ法により基板本体24の全面に膜厚20nmのアルミニウムを成膜した後、エッチバックを行うことにより、図13(a)に示すように、第3コンタクトホール49の内部のみにアルミニウムを残存させ、第3コンタクトプラグ50とする。
【0051】
次に、基板本体24の全面にITOを成膜した後、図13(b)に示すように、フォトリソグラフィー、エッチング法により第3コンタクトプラグ50の上方の部分が残存するようにITOをパターニングし、画素電極13を形成する(画素電極形成工程)。このとき、画素電極13のパターンが接続部48の上方にかからないように設計しておく。
【0052】
次に、図14(a)に示すように、フォトリソグラフィー、エッチング法により第5層間絶縁膜45、第4層間絶縁膜44、第3層間絶縁膜28、第2層間絶縁膜26、第1層間絶縁膜25をパターニングし、梁部43の周辺とドレイン電極21の一部およびゲート電極20の一部が露出するように、これらの層間絶縁膜45,44,28,26,25を局所的に除去する(層間絶縁膜除去工程)。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。また、ウェットエッチング後に乾燥を行う。以上の工程で、それまで層間絶縁膜45,44,28,26,25に埋め込まれていた梁部43が空間30に開放される。ただし、この時点では、梁部43の上端43bは接続部48によってドレイン電極21と繋がっている。
【0053】
次に、フォトリソグラフィー、ドライエッチング法を用いて梁部43とドレイン電極21とを繋いでいる接続部48だけを選択的に除去することにより、図14(b)に示すように、梁部43の上端43bがドレイン電極21から切り離され、梁部43の上端43bが自由端となって梁部43の全体が弾性変形可能となる。
以上の工程により、本実施形態のスイッチング素子基板42が完成する。
【0054】
本実施形態においても、梁部43の延在方向が基板本体24の表面に対して略垂直な方向を向いているので、スイッチング素子38の遮光面積を従来に比べて縮小でき、画素開口率が高い液晶装置を実現できる、という第1実施形態と同様の効果を得ることができる。
【0055】
ところで、一般に梁部を空間に開放するためにフッ酸等を用いて犠牲層(本実施形態ではシリコン酸化膜)を除去する場合、エッチング後の乾燥時に構造体と基板との隙間、あるいは隣接する構造体間の隙間にエッチング液が入り込み、水の表面張力が発生する。ここで、構造体の剛性が低いと、表面張力により互いが吸い寄せられてそのまま固着する現象、いわゆるスティクションが発生する。特に、本発明のような光変調装置等に適用するスイッチング素子の場合、デバイスの感度向上や動作電圧の低減を狙って構造体(梁部)の剛性を低くしたり、犠牲層を薄くしたりする必要がある。そのため、スティクションは大きな不良要因の一つとなり、改善策が必要である。
【0056】
スティクションの防止策としては、水の表面張力を抑えるという観点から様々な検討がなされている(特開平3−502268号、特開平11−294948号、特表2003−510801号、特表2001−129798号参照)。しかしながら、これらの対策はいずれも、エッチングあるいは乾燥の方法が特殊であり、より一般的に実施可能な対策が望まれていた。
【0057】
その点、本実施形態の製造方法によれば、梁部43を空間30に開放するための層間絶縁膜除去工程において、梁部43の上端43bがドレイン電極21と接続部48で繋がっているため、接続部48によって梁部43とドレイン電極21との間隙が保たれる。これにより、層間絶縁膜除去工程のフッ酸の浸入による梁部43とドレイン電極21とのスティクションを確実に抑制することができる。
【0058】
[プロジェクター]
上記実施形態の液晶装置1をライトバルブ(光変調手段)として用いたプロジェクターについて説明する。
図15は、プロジェクターの一構成例を示す平面配置図である。図15に示すように、プロジェクター1100の内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106、および2枚のダイクロイックミラー1108によって赤(R)、緑(G)、青(B)の3つの色光に分離され、各色光に対応するライトバルブとしての液晶パネル1110R、1110B、1110Gに入射される。
【0059】
液晶パネル1110R、1110B、1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R光およびB光が90度に屈折する一方、G光が直進する。このようにして、各色の画像が合成された後、投射レンズ1114(投射手段)を介してスクリーン等にカラー画像が投射される。
本実施形態によれば、高い画素開口率を有する上記実施形態の液晶装置をライトバルブとして備えたことにより、明るい表示が可能なプロジェクターを実現することができる。
【0060】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、データ線とソース電極とを平面的に重なる位置に配置したが、データ線とソース電極とを平面的に重ねずに並べて配置しても良い。また、基板本体の上面側に電極等を積層してスイッチング素子を形成する代わりに、基板本体を掘り込んで凹部を形成し、その凹部内にスイッチング素子を形成する構成としても良い。その他、スイッチング素子基板を構成する各部の形状、寸法、構成材料等については適宜変更が可能である。また、本発明のスイッチング素子基板は、液晶装置に限らず、有機EL装置等の他の電気光学装置にも適用が可能である。
【符号の説明】
【0061】
1…液晶装置(電気光学装置)、2,42…スイッチング素子基板、3…対向基板、5…液晶層(電気光学材料層)、15…データ線、16…走査線、18,38…スイッチング素子、19…ソース電極、20…ゲート電極、21…ドレイン電極、22,43…梁部、24…基板本体、33…トレンチ(溝)、48…接続部。
【技術分野】
【0001】
本発明は、スイッチング素子基板およびその製造方法、電気光学装置、プロジェクターに関する。
【背景技術】
【0002】
近年、中空構造を利用した微小電気機械システム、いわゆるMEMS(Micro Electro Mechanical Systems)が様々な分野で研究、開発され、一部は商品化されている。その製造方法は、主にシリコンの深掘りエッチングなどを用いて厚膜の構造体を形成する「バルクマイクロマシニング」と、半導体プロセスを利用して薄膜の堆積と加工を繰り返して構造体を形成する「表面マイクロマシニング」に大別される。いずれも犠牲層と呼ばれる材料を中空にしたい箇所に充填しておき、構造体の形成後にこれを除去して中空構造を形成するのが特徴である。
【0003】
構造体を構成する材料には、機械的特性、電気的特性、化学的特性等を考慮して単結晶シリコン、多結晶シリコン、金属薄膜などが多く用いられる。構造体は基板に対して平行に配置されるのが一般的である。この構造体に損傷を与えることなく中空構造を形成する必要があるため、犠牲層は構造体とのエッチング選択比が高い材料である必要があり、これに応じたエッチャントが用いられる。例えばシリコン構造体の場合、犠牲層としてはシリコン酸化膜を用い、これを除去するエッチャントとしてフッ化水素酸水溶液を用いるのが一般的である。
【0004】
下記の特許文献1には、MEMS技術を利用したマイクロ接点開閉器、いわゆるMEMSスイッチが開示されている。このMEMSスイッチは、図16に示すように、ガラス基板等のベース101上に支持部102が立設され、支持部102から側方に延在する梁部103が設けられ、梁部103の一端が支持部102に支持されている。梁部103の他端には可動接点104が設けられている。また、梁部103の下方にあたるベース101上には絶縁膜105に被覆された固定電極106が設けられるとともに、可動接点104の下方にあたるベース101上には固定接点107が設けられている。この構成において、固定電極106に所定の電圧を印加したときに発生する静電引力によって梁部103が弾性変形すると、可動接点104と固定接点107とが接触してMEMSスイッチ110が導通状態となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−294591号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、プロジェクター等に用いられる液晶ライトバルブにおいては、プロジェクターの高輝度化に伴って強度が高い光が照射されるようになっている。これにより、液晶ライトバルブのスイッチング素子基板を構成する薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)が光によって誤動作する等の問題が生じている。よって、通常はTFTの形成領域を遮光する遮光層を設けている。そこで、TFTに代えて上記のMEMSスイッチを用いる構成が考えられる。この構成では、MEMSスイッチが機械的な接点であることから、光による誤動作が生じないため、遮光層を不要にすることができる。これにより、液晶ライトバルブの画素の開口率の向上が期待できる。しかしながら、図16に示したように、従来のMEMSスイッチは基板面に平行な方向にある程度の占有面積を要するため、MEMSスイッチ自身が光を遮断してしまい、実際にはそれ程開口率が向上しない、という問題があった。
【0007】
本発明は、上記の課題を解決するためになされたものであって、開口率の向上が図れ、例えばプロジェクターのライトバルブ等に用いて好適なスイッチング素子基板およびその製造方法を提供することを目的とする。また、このスイッチング素子基板を用いることで明るい画像が得られる電気光学装置、およびプロジェクターを提供することを目的とする。
【課題を解決するための手段】
【0008】
上記の目的を達成するために、本発明のスイッチング素子基板は、基板本体の一面側に形成されたソース電極およびドレイン電極およびゲート電極と、導電性を有する材料からなり、一端が固定端として前記ソース電極に支持されるとともに、自身の弾性変形により他端が自由端として移動可能とされ、前記ソース電極と電気的に接続された梁部と、を有するスイッチング素子を備え、前記スイッチング素子は、前記ゲート電極への印加電圧に応じて前記梁部の自由端を前記ドレイン電極に接触させるか否かを切り換えることによりスイッチング動作を行うものであり、前記梁部の延在方向が前記基板本体の表面に対して略垂直な方向を向くように配置されたことを特徴とする。
【0009】
梁部を静電力によって弾性変形させ、電気的な接点を開閉する方式のスイッチング素子では、ある程度の長さや幅を有する梁部が必要である。また、梁部を支持する支持部や接点を形成する領域も必要である。ところが、従来のこの種のスイッチング素子は、これらの構成要素を基板に平行な方向に並べて配置していたため、全体として占有面積が大きいものとなっていた。これに対して、本発明のスイッチング素子基板では、梁部の延在方向が基板本体の表面に対して略垂直な方向を向いているので、基板本体の表面に射影したスイッチング素子の占有面積、すなわちスイッチング素子の遮光面積を従来に比べて縮小できる。換言すると、本発明のスイッチング素子基板は、ソース電極、ゲート電極、ドレイン電極が基板本体の厚さ(高さ)方向に順次積層されている構造である。これにより、十分な静電力を得るために必要な梁部の面積を基板本体の厚さ(高さ)方向で稼げるため、スイッチング動作に支障を来すことがない。
【0010】
本発明において、前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることが望ましい。
本発明において、梁部の延在方向を基板本体の表面に対して略垂直な方向に向けた構成としただけでも十分な効果が得られるが、ドレイン電極の一部が、基板本体の厚さ方向においてゲート電極と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
【0011】
本発明において、前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられた構成とすることが望ましい。
この構成によれば、本発明に係るスイッチング素子を画素毎に備えたアクティブマトリクス基板を実現することができる。
【0012】
本発明において、前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることが望ましい。
データ線とソース電極とは電気的に接続する必要があり、ソース電極の少なくとも一部が基板本体の厚さ方向においてデータ線と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
【0013】
本発明において、前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にある構成としても良い。
もしくは、前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にある構成としても良い。
前者の構成によれば、梁部の固定端側が基板の上層側に位置するので、製造工程において、例えばソース電極にサイドウォールを形成した後で梁部を形成するなどして、梁部の固定端側の形状を工夫することができる。一方、後者の構成は、後述する「梁部の他端(自由端)に接続部を形成する工程を含む製造方法」を実現するのに好適である。
【0014】
本発明の電気光学装置は、一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、上記本発明のスイッチング素子基板であることを特徴とする。
この構成によれば、上記本発明のスイッチング素子基板を用いたことにより画素開口率が高い電気光学装置を実現することができる。
【0015】
本発明のプロジェクターは、光源と、前記光源から射出された光を変調する光変調手段と、前記光変調手段によって変調された光を投射する投射手段と、を備え、 前記光変調手段が、上記本発明の電気光学装置であることを特徴とする。
この構成によれば、上記本発明の電気光学装置を光変調手段に用いたことにより明るい画像を表示可能なプロジェクターを実現することができる。
【0016】
本発明のスイッチング素子基板の製造方法は、基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とする。
この構成によれば、梁部が基板本体の表面に対して略垂直な方向を向いた本発明のスイッチング素子基板を、半導体製造プロセスを用いて製造することができる。
【0017】
また、前記梁部を形成する工程において、前記梁部の他端側に前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことが望ましい。
この構成によれば、梁部の周辺の層間絶縁膜を除去する工程においてスイッチング素子を構成する部材同士、例えば梁部とドレイン電極が固着する現象、いわゆるスティクションと呼ばれる現象を防止でき、製造歩留まりを向上させることができる。詳しくは後述する。
【図面の簡単な説明】
【0018】
【図1】本発明の第1実施形態の液晶装置の平面図である。
【図2】図1のH−H’線に沿う断面図である。
【図3】液晶装置の表示領域を構成する一つの画素の平面図である。
【図4】図3のB−B’ 線に沿う断面図である。
【図5】スイッチング素子基板の製造手順を示す工程断面図である。
【図6】工程断面図の続きである。
【図7】工程断面図の続きである。
【図8】本発明の第2実施形態のスイッチング素子基板の一画素の平面図である。
【図9】図8のB−B’ 線に沿う断面図である。
【図10】スイッチング素子基板の製造手順を示す工程断面図である。
【図11】工程断面図の続きである。
【図12】工程断面図の続きである。
【図13】工程断面図の続きである。
【図14】工程断面図の続きである。
【図15】本発明のプロジェクターを示す概略構成図である。
【図16】従来のスイッチング素子の一構造例を示す図である。
【発明を実施するための形態】
【0019】
[第1実施形態]
以下、本発明の第1実施形態について、図1〜図7を参照して説明する。
本実施形態では、本発明の電気光学装置の一例である液晶装置と、その構成要素であるスイッチング素子基板、およびスイッチング素子基板の製造方法について説明する。
図1は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図2は、図1のH−H’線に沿う断面図である。図3は、液晶装置の表示領域を構成する一つの画素の平面図である。図4は、図3のB−B’ 線に沿う断面図である。図5〜図7はスイッチング素子基板の製造手順を示す工程断面図である。なお、以下の各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0020】
本実施形態の液晶装置1(電気光学装置)は、図1、図2に示すように、スイッチング素子基板2と対向基板3とがシール材4によって貼り合わされ、このシール材4によって区画された領域内に液晶層5(電気光学材料層)が封入されている。液晶層5は、正の誘電率異方性を有する液晶材料から構成されている。シール材4の形成領域の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)6が形成されている。シール材4の外側の周辺回路領域には、データ線駆動回路7および外部回路実装端子8がスイッチング素子基板2の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路9が形成されている。スイッチング素子基板2の残る一辺には、表示領域Rの両側に設けられた走査線駆動回路9の間を接続するための複数の配線10が設けられている。また、対向基板3の角部においては、スイッチング素子基板2と対向基板3との間で電気的導通をとるための基板間導通材11が配設されている。また、スイッチング素子基板2の液晶層5側の面には、後述する画素電極13が形成されている。
【0021】
スイッチング素子基板2には、図3に示すように、互いに平行な複数のデータ線15と互いに平行な複数の走査線16とが直交するように形成されている。そして、隣り合う2本のデータ線15と隣り合う2本の走査線16とによって区画された矩形状の領域が、表示領域の最小単位である一つの画素17を構成する。そして、各画素17に、各画素電極13に所定の画像信号を供給するためのスイッチング素子18が形成されている。スイッチング素子18は、ソース電極19、ゲート電極20、ドレイン電極21、梁部22を備えている。本実施形態の場合、ソース電極19は、その一部がデータ線15と平面的に(基板本体の厚さ方向に)重なるように形成されている。ドレイン電極21は、その一部がゲート電極20と平面的に(基板本体の厚さ方向に)重なるように形成されている。また、ソース電極19の一端に梁部22が固定されている。
【0022】
スイッチング素子基板2は、図4に示すように、ガラス基板等からなる基板本体24上に以下の電極、絶縁膜等が形成されて構成されている。基板本体24の表面には、第1層間絶縁膜25を介してデータ線15が形成され、データ線15の上方には第2層間絶縁膜26を介してソース電極19が積層されている。ソース電極19は、第2層間絶縁膜26を貫通する第1コンタクトプラグ27によってデータ線15と電気的に接続される一方、自身の上方は第3層間絶縁膜28に覆われている。また、梁部22の上端22aは固定端としてソース電極19に固定される一方、下端22bは自由端として宙に浮いている。梁部22は全体として基板本体24の表面に対して略垂直な方向に延在しており、本実施形態の場合、梁部22の上端22a側は斜め下方に延在する部分22cを有している。
【0023】
梁部22の下端22bと対向する位置にあたる基板本体24の表面にゲート電極20が形成され、梁部22の中央部と対向する位置にドレイン電極21が形成されている。ゲート電極20の一部は第1層間絶縁膜25に覆われ、ドレイン電極21の一部は第2層間絶縁膜26に覆われている。さらに、第2層間絶縁膜26の上方には第3層間絶縁膜28が積層され、第3層間絶縁膜28上に画素電極13が形成されている。画素電極13は、第3層間絶縁膜28を貫通する第2コンタクトプラグ29によってドレイン電極21と電気的に接続されている。図4に示す通り、梁部22とゲート電極20およびドレイン電極21の梁部22寄りの部分とは、第1〜第3層間絶縁膜25,26,29が除去された空間30に露出している。梁部22とゲート電極20間の間隔は、梁部22とドレイン電極21間の間隔よりも大きく設定されており、3倍以上あることが望ましい。なお、ゲート電極20は、図4の断面図に現れない位置で走査線16に接触しており、走査線16と電気的に接続されている。
【0024】
一方、スイッチング素子基板2と対向するように対向基板3が配置され、対向基板3とスイッチング素子基板2とシール材4(図2参照)とによって囲まれた空間に液晶層5が封入されている。対向基板3の液晶層側の面には、図示しない共通電極が形成されるとともに、対向基板3とスイッチング素子基板2の液晶層5側の最表面には配向膜がそれぞれ形成されている。液晶層5を構成する液晶分子の配向状態は、スイッチング素子基板2上の画素電極13と対向基板3上の共通電極との間に生じる電界によって制御される。
【0025】
次に、上記構成のスイッチング素子18のスイッチング動作について説明する。
データ線15を通じてソース電極19に画像信号が供給されると、その画像信号に見合った電圧がソース電極19を経て梁部22に印加される。このとき、走査線16を通じてゲート電極20に例えば15V程度の走査信号(電圧)が供給されると、ゲート電極20と梁部22との間に静電力が発生し、梁部22の下端22bがゲート電極20側に引き寄せられる。ところが、梁部22とドレイン電極21との間隔の方が梁部22とゲート電極20との間隔よりも小さいため、梁部22がゲート電極20に接触するよりも先にドレイン電極21に接触する。また、ゲート電極20の電位が0Vになると、梁部22がドレイン電極21から離れた状態となる。このようにして、画像信号が梁部22からドレイン電極21を経て画素電極13に供給され、その画素における液晶層5の配向状態が制御される。このようなスイッチング動作が全ての画素17で行われ、表示領域全体として所定の画像が形成される。
【0026】
以下、上記構成のスイッチング素子基板2の製造方法について説明する。
なお、液晶装置全体の製造工程は周知の方法と同様であるため、説明を省略し、ここでは、本発明の特徴であるスイッチング素子基板の製造工程についてのみ説明する。
【0027】
まず、図5(a)に示すように、ガラス基板等からなる基板本体24上に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で100nmの膜厚で成膜する。そして、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、走査線16(図5(a)には図示されない)およびゲート電極20を形成する(走査線・ゲート電極形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0028】
次に、図5(b)に示すように、走査線16およびゲート電極20を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第1層間絶縁膜25とする(第1層間絶縁膜形成工程)。第1層間絶縁膜25の成膜条件は、例えばプラズマCVD法を用い、TEOS(TetraEthyl OrthoSilicate、流量:1000sccm)、O2(流量:450sccm)、RFパワーを500W、温度を300℃とする。
【0029】
次に、走査線・ゲート電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、データ線15およびドレイン電極21を形成する(データ線・ドレイン電極形成工程)。次に、第1層間絶縁膜形成工程と同様、データ線15およびドレイン電極21を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第2層間絶縁膜26とする(第2層間絶縁膜形成工程)。
【0030】
次に、図5(c)に示すように、フォトリソグラフィー、ドライエッチング法により、第2層間絶縁膜26を貫通してデータ線15の上面に達する第1コンタクトホール31を形成する(第1コンタクトホール形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。その後、第1コンタクトホール31の内部を埋め込むように基板本体24の全面にタングステンを成膜した後、エッチングにより第1コンタクトホール31の内部のみにタングステンを残存させ、第1コンタクトプラグ27とする(第1コンタクトプラグ形成工程)。
【0031】
次に、走査線・ゲート電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ソース電極19を形成する(ソース電極形成工程)。このとき、ソース電極19は第1コンタクトプラグ27の上方に位置するようにし、データ線15とソース電極19とを電気的に接続する。次に、ソース電極19を覆うようにシリコン酸化膜を形成し、エッチバックを行うことにより、ソース電極19の側壁にシリコン酸化膜からなるサイドウォール32を形成する。ここでのシリコン酸化膜の成膜条件は、例えばプラズマCVD法を用い、TEOS(流量:1000sccm)、O2(流量:450sccm)、RFパワーを300W、膜厚を100nmとする。そして、O2プラズマによるエッチバックを行う。
【0032】
次に、図5(d)に示すように、サイドウォール32に隣接した位置に、第2層間絶縁膜26を貫通し、第1層間絶縁膜25の途中までに達するトレンチ33(溝)をドライエッチング法により形成する(トレンチ形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0033】
次に、トレンチ33の内部を含む基板本体の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で50nmの膜厚で成膜する。そして、図6(a)に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングしてソース電極19の上面に掛かる位置からトレンチ33の底部に至る部分を残存させ、導電膜からなる梁部22を形成する(梁部形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0034】
次に、ソース電極19および梁部22を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第3層間絶縁膜28とする(第3層間絶縁膜形成工程)。
次に、図6(b)に示すように、フォトリソグラフィー、ドライエッチング法により、第3層間絶縁膜28、第2層間絶縁膜26を貫通してドレイン電極21の上面に達する第2コンタクトホール34を形成する(第2コンタクトホール形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0035】
次に、第2コンタクトホール34の内部を埋め込むように基板本体24の全面にタングステンを成膜した後、エッチングにより第2コンタクトホール34の内部のみにタングステンを残存させ、第2コンタクトプラグ29とする(第2コンタクトプラグ形成工程)。
次に、基板本体24の全面にITO(Indium Tin Oxide)を成膜した後、図7(a)に示すように、フォトリソグラフィー、エッチング法によりITOをパターニングし、画素電極13を形成する(画素電極形成工程)。
【0036】
次に、図7(b)に示すように、フォトリソグラフィー、エッチング法により第3層間絶縁膜28、第2層間絶縁膜26、第1層間絶縁膜25をパターニングし、梁部22の周辺とドレイン電極21の一部およびゲート電極20の一部が露出するようにこれら層間絶縁膜28,26,25を局所的に除去する(層間絶縁膜除去工程)。このとき、シリコン酸化膜からなるサイドウォール32も同時に除去される。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。この工程により、それまで層間絶縁膜28,26,25に埋め込まれていた梁部22が空間30に開放されて、梁部22が弾性変形可能な状態となる。
以上の工程により、本実施形態のスイッチング素子基板2が完成する。
【0037】
本実施形態の液晶装置1においては、梁部22の延在方向が基板本体24の表面に対して略垂直な方向を向いているので、基板本体24の表面に射影したスイッチング素子18の占有面積、すなわちスイッチング素子18の遮光面積を従来に比べて縮小できる。特に本実施形態の場合、ソース電極19の一部がデータ線15と重なる位置にあり、ドレイン電極21の一部がゲート電極20と重なる位置にあるため、スイッチング素子18の占有面積をより縮小できる。また、十分な静電力を得るために必要な梁部22や各種電極の面積を基板本体24の厚さ(高さ)方向で稼げるため、スイッチング動作に支障を来すことがない。したがって、光による誤動作が生じない画素スイッチング素子が得られるとともに、スイッチング素子自身による遮光面積を十分に小さくでき、画素開口率が高い液晶装置を実現できる。
【0038】
プロジェクター用のライトバルブに適用する液晶装置の場合、例えば、10μm角の画素が1024×768(解像度:XGA仕様)個集積されており、各画素に本実施形態のスイッチング素子18が形成されている。梁部が基板面と平行に延在する従来のスイッチング素子を用いると、スイッチング素子が3μm×5μm程度の領域を占め、このスイッチング素子自体が透過光の遮蔽物となってしまう。これに対し、本実施形態のスイッチング素子18を用いると、スイッチング素子18を3μm×1μm以下の遮蔽物とすることができ、大幅な開口率向上を実現できる。
【0039】
[第2実施形態]
以下、本発明の第2実施形態について、図8〜図14を参照して説明する。
本実施形態も第1実施形態と同様、スイッチング素子基板とその製造方法を中心に説明する。本実施形態のスイッチング素子基板の基本構成は第1実施形態と同様であり、電極の積層順と梁部の固定端が下側、自由端が上側に位置している点が第1実施形態と異なっている。よって、第1実施形態と共通な部分の説明は省略し、第1実施形態と異なる部分についてのみ説明する。
図8は、本実施形態のスイッチング素子基板の一つの画素の平面図である。図9は、図8のB−B’ 線に沿う断面図である。図10〜図14はスイッチング素子基板の製造手順を示す工程断面図である。図10〜図14においても、第1実施形態で用いた図面中の構成要素と共通の構成要素には同一の符号を付す。
【0040】
本実施形態のスイッチング素子基板42は、図9に示すように、データ線15の直上にソース電極19が形成されている。ソース電極19の側壁には梁部43の下端43aが固定されており、梁部43の下端43aが固定端となっている。一方、梁部43の上端43bは空間に開放されており、自由端となっている。また、ソース電極19の上層にあたる第2層間絶縁膜26上にはゲート電極20が形成され、ゲート電極20と走査線16とは第2層間絶縁膜26、第1層間絶縁膜25を貫通する第1コンタクトプラグ27によって電気的に接続されている。さらに、ゲート電極20の上層にあたる第3層間絶縁膜28上にはドレイン電極21が形成され、ドレイン電極21と画素電極13とは第5層間絶縁膜45、第4層間絶縁膜44を貫通する第2コンタクトプラグ46によって電気的に接続されている。
【0041】
本実施形態の場合も第1実施形態と同様、図8に示すように、ソース電極19は、その一部がデータ線15と平面的に(基板本体24の厚さ方向に)重なるように形成されている。ドレイン電極21は、その一部がゲート電極16と平面的に(基板本体の厚さ方向に)重なるように形成されている。
【0042】
以下、本実施形態のスイッチング素子基板42の製造方法について説明する。
図10(a)に示すように、基板本体24上に、走査線16、第1層間絶縁膜25、データ線15を形成した後、アルミニウム、不純物を導入した多結晶シリコン等からなる膜厚100nmの導電膜を成膜し、フォトリソグラフィー、エッチング法により導電膜をパターニングし、ソース電極19を形成する(ソース電極形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0043】
次に、図10(b)に示すように、データ線15およびソース電極19を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、これを平坦化して第2層間絶縁膜26とする(第2層間絶縁膜形成工程)。第2層間絶縁膜26の成膜条件は、例えばプラズマCVD法を用い、TEOS(流量:1000sccm)、O2(流量:450sccm)、RFパワーを500W、温度を300℃とする。
次に、フォトリソグラフィー、ドライエッチング法により、第2層間絶縁膜26、第1層間絶縁膜25を貫通して走査線16の上面に達する第1コンタクトホール31を形成する(第1コンタクトホール形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0044】
次に、図10(c)に示すように、第1コンタクトホール31の内部を埋め込むように基板本体24の全面にタングステンを成膜した後、エッチングにより第1コンタクトホール31の内部のみにタングステンを残存させ、第1コンタクトプラグ27とする(第1コンタクトプラグ形成工程)。
次に、ソース電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、第1コンタクトプラグ27の上層にゲート電極20を形成する(ゲート電極形成工程)。
【0045】
次に、図11(a)に示すように、第1層間絶縁膜形成工程と同様、ゲート電極20を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第3層間絶縁膜28とする(第3層間絶縁膜形成工程)。
さらに、第3層間絶縁膜28上に、ソース電極形成工程と同様、膜厚100nmのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ドレイン電極21を形成する(ドレイン電極形成工程)。次に、第1層間絶縁膜形成工程と同様、ドレイン電極21を覆うように基板本体24の全面に膜厚500nmのシリコン酸化膜を成膜し、第4層間絶縁膜44とする(第4層間絶縁膜形成工程)。
【0046】
次に、図11(b)に示すように、フォトリソグラフィー、ドライエッチング法を用いて、第4層間絶縁膜44、第3層間絶縁膜28、第2層間絶縁膜26の一部を貫通してソース電極19の側壁に達するトレンチ33を形成する(トレンチ形成工程)。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを1000Wとする。
【0047】
次に、図11(c)に示すように、フォトリソグラフィー、ドライエッチング法を用いて第4層間絶縁膜44をパターニングすることにより、後で形成する梁部43とドレイン電極21とを接続する接続部を形成するための接続孔47、後で形成する画素電極13とドレイン電極21とを接続するための第2コンタクトホール34を同時に形成する。ドライエッチングの条件は、エッチングガスとしてC4F8(流量:10sccm)、O2(流量:5sccm)、Ar(流量:100sccm)を用い、RFパワーを500Wとする。
【0048】
次に、トレンチ33の内部を含む基板本体24の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で20nmの膜厚で成膜する。そして、図12(a)に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、トレンチ33の内部と第1接続孔47の内部、第2コンタクトホール34の内部にあたる部分を残存させ、導電膜からなる梁部43、梁部43と一体に形成されて梁部43とドレイン電極21とを接続する接続部48、後で形成する画素電極13とドレイン電極21とを接続するための第2コンタクトプラグ29を同時に形成する(梁部形成工程)。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBCl3(流量:80sccm)、Cl2(流量:100sccm)を用い、RFパワーを50Wとする。
【0049】
次に、図12(b)に示すように、基板本体24の全面にシリコン酸化膜からなる第5層間絶縁膜45を形成した後、第5層間絶縁膜45をフォトリソグラフィー、ドライエッチング法によりパターニングし、第2コンタクトプラグ29を露出させる第3コンタクトホール49を形成する。
【0050】
次に、第3コンタクトホール49の内部を埋め込むようにスパッタ法により基板本体24の全面に膜厚20nmのアルミニウムを成膜した後、エッチバックを行うことにより、図13(a)に示すように、第3コンタクトホール49の内部のみにアルミニウムを残存させ、第3コンタクトプラグ50とする。
【0051】
次に、基板本体24の全面にITOを成膜した後、図13(b)に示すように、フォトリソグラフィー、エッチング法により第3コンタクトプラグ50の上方の部分が残存するようにITOをパターニングし、画素電極13を形成する(画素電極形成工程)。このとき、画素電極13のパターンが接続部48の上方にかからないように設計しておく。
【0052】
次に、図14(a)に示すように、フォトリソグラフィー、エッチング法により第5層間絶縁膜45、第4層間絶縁膜44、第3層間絶縁膜28、第2層間絶縁膜26、第1層間絶縁膜25をパターニングし、梁部43の周辺とドレイン電極21の一部およびゲート電極20の一部が露出するように、これらの層間絶縁膜45,44,28,26,25を局所的に除去する(層間絶縁膜除去工程)。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。また、ウェットエッチング後に乾燥を行う。以上の工程で、それまで層間絶縁膜45,44,28,26,25に埋め込まれていた梁部43が空間30に開放される。ただし、この時点では、梁部43の上端43bは接続部48によってドレイン電極21と繋がっている。
【0053】
次に、フォトリソグラフィー、ドライエッチング法を用いて梁部43とドレイン電極21とを繋いでいる接続部48だけを選択的に除去することにより、図14(b)に示すように、梁部43の上端43bがドレイン電極21から切り離され、梁部43の上端43bが自由端となって梁部43の全体が弾性変形可能となる。
以上の工程により、本実施形態のスイッチング素子基板42が完成する。
【0054】
本実施形態においても、梁部43の延在方向が基板本体24の表面に対して略垂直な方向を向いているので、スイッチング素子38の遮光面積を従来に比べて縮小でき、画素開口率が高い液晶装置を実現できる、という第1実施形態と同様の効果を得ることができる。
【0055】
ところで、一般に梁部を空間に開放するためにフッ酸等を用いて犠牲層(本実施形態ではシリコン酸化膜)を除去する場合、エッチング後の乾燥時に構造体と基板との隙間、あるいは隣接する構造体間の隙間にエッチング液が入り込み、水の表面張力が発生する。ここで、構造体の剛性が低いと、表面張力により互いが吸い寄せられてそのまま固着する現象、いわゆるスティクションが発生する。特に、本発明のような光変調装置等に適用するスイッチング素子の場合、デバイスの感度向上や動作電圧の低減を狙って構造体(梁部)の剛性を低くしたり、犠牲層を薄くしたりする必要がある。そのため、スティクションは大きな不良要因の一つとなり、改善策が必要である。
【0056】
スティクションの防止策としては、水の表面張力を抑えるという観点から様々な検討がなされている(特開平3−502268号、特開平11−294948号、特表2003−510801号、特表2001−129798号参照)。しかしながら、これらの対策はいずれも、エッチングあるいは乾燥の方法が特殊であり、より一般的に実施可能な対策が望まれていた。
【0057】
その点、本実施形態の製造方法によれば、梁部43を空間30に開放するための層間絶縁膜除去工程において、梁部43の上端43bがドレイン電極21と接続部48で繋がっているため、接続部48によって梁部43とドレイン電極21との間隙が保たれる。これにより、層間絶縁膜除去工程のフッ酸の浸入による梁部43とドレイン電極21とのスティクションを確実に抑制することができる。
【0058】
[プロジェクター]
上記実施形態の液晶装置1をライトバルブ(光変調手段)として用いたプロジェクターについて説明する。
図15は、プロジェクターの一構成例を示す平面配置図である。図15に示すように、プロジェクター1100の内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106、および2枚のダイクロイックミラー1108によって赤(R)、緑(G)、青(B)の3つの色光に分離され、各色光に対応するライトバルブとしての液晶パネル1110R、1110B、1110Gに入射される。
【0059】
液晶パネル1110R、1110B、1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R光およびB光が90度に屈折する一方、G光が直進する。このようにして、各色の画像が合成された後、投射レンズ1114(投射手段)を介してスクリーン等にカラー画像が投射される。
本実施形態によれば、高い画素開口率を有する上記実施形態の液晶装置をライトバルブとして備えたことにより、明るい表示が可能なプロジェクターを実現することができる。
【0060】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、データ線とソース電極とを平面的に重なる位置に配置したが、データ線とソース電極とを平面的に重ねずに並べて配置しても良い。また、基板本体の上面側に電極等を積層してスイッチング素子を形成する代わりに、基板本体を掘り込んで凹部を形成し、その凹部内にスイッチング素子を形成する構成としても良い。その他、スイッチング素子基板を構成する各部の形状、寸法、構成材料等については適宜変更が可能である。また、本発明のスイッチング素子基板は、液晶装置に限らず、有機EL装置等の他の電気光学装置にも適用が可能である。
【符号の説明】
【0061】
1…液晶装置(電気光学装置)、2,42…スイッチング素子基板、3…対向基板、5…液晶層(電気光学材料層)、15…データ線、16…走査線、18,38…スイッチング素子、19…ソース電極、20…ゲート電極、21…ドレイン電極、22,43…梁部、24…基板本体、33…トレンチ(溝)、48…接続部。
【特許請求の範囲】
【請求項1】
基板本体の一面側に形成されたソース電極およびドレイン電極およびゲート電極と、導電性を有する材料からなり、一端が固定端として前記ソース電極に支持されるとともに、自身の弾性変形により他端が自由端として移動可能とされ、前記ソース電極と電気的に接続された梁部と、を有するスイッチング素子を備え、
前記スイッチング素子は、前記ゲート電極への印加電圧に応じて前記梁部の自由端を前記ドレイン電極に接触させるか否かを切り換えることによりスイッチング動作を行うものであり、
前記梁部の延在方向が前記基板本体の表面に対して略垂直な方向を向くように配置されたことを特徴とするスイッチング素子基板。
【請求項2】
前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることを特徴とする請求項1に記載のスイッチング素子基板。
【請求項3】
前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられたことを特徴とする請求項1または2に記載のスイッチング素子基板。
【請求項4】
前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることを特徴とする請求項3に記載のスイッチング素子基板。
【請求項5】
前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にあることを特徴とする請求項1ないし4のいずれか一項に記載のスイッチング素子基板。
【請求項6】
前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にあることを特徴とする請求項1ないし4のいずれか一項に記載のスイッチング素子基板。
【請求項7】
一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、請求項1ないし6のいずれか一項に記載のスイッチング素子基板であることを特徴とする電気光学装置。
【請求項8】
光源と、
前記光源から射出された光を変調する光変調手段と、
前記光変調手段によって変調された光を投射する投射手段と、を備え、
前記光変調手段が、請求項7に記載の電気光学装置であることを特徴とするプロジェクター。
【請求項9】
基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、
前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、
前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、
前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とするスイッチング素子基板の製造方法。
【請求項10】
前記梁部を形成する工程において、前記梁部の他端側において前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことを特徴とする請求項9に記載のスイッチング素子基板の製造方法。
【請求項1】
基板本体の一面側に形成されたソース電極およびドレイン電極およびゲート電極と、導電性を有する材料からなり、一端が固定端として前記ソース電極に支持されるとともに、自身の弾性変形により他端が自由端として移動可能とされ、前記ソース電極と電気的に接続された梁部と、を有するスイッチング素子を備え、
前記スイッチング素子は、前記ゲート電極への印加電圧に応じて前記梁部の自由端を前記ドレイン電極に接触させるか否かを切り換えることによりスイッチング動作を行うものであり、
前記梁部の延在方向が前記基板本体の表面に対して略垂直な方向を向くように配置されたことを特徴とするスイッチング素子基板。
【請求項2】
前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることを特徴とする請求項1に記載のスイッチング素子基板。
【請求項3】
前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられたことを特徴とする請求項1または2に記載のスイッチング素子基板。
【請求項4】
前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることを特徴とする請求項3に記載のスイッチング素子基板。
【請求項5】
前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にあることを特徴とする請求項1ないし4のいずれか一項に記載のスイッチング素子基板。
【請求項6】
前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にあることを特徴とする請求項1ないし4のいずれか一項に記載のスイッチング素子基板。
【請求項7】
一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、請求項1ないし6のいずれか一項に記載のスイッチング素子基板であることを特徴とする電気光学装置。
【請求項8】
光源と、
前記光源から射出された光を変調する光変調手段と、
前記光変調手段によって変調された光を投射する投射手段と、を備え、
前記光変調手段が、請求項7に記載の電気光学装置であることを特徴とするプロジェクター。
【請求項9】
基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、
前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、
前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、
前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とするスイッチング素子基板の製造方法。
【請求項10】
前記梁部を形成する工程において、前記梁部の他端側において前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことを特徴とする請求項9に記載のスイッチング素子基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−157469(P2010−157469A)
【公開日】平成22年7月15日(2010.7.15)
【国際特許分類】
【出願番号】特願2009−256(P2009−256)
【出願日】平成21年1月5日(2009.1.5)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成22年7月15日(2010.7.15)
【国際特許分類】
【出願日】平成21年1月5日(2009.1.5)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]