スイッチング電源装置および映像表示装置
【課題】１段構成の絶縁型コンバータによるスイッチング電源装置において、スイッチング素子のスイッチング損失を低減して電源効率を向上させ、且つ、厚さ１０mm以下の薄型化を図ること。
【解決手段】商用交流を整流する整流手段と、１次巻線と２次巻線を持つ絶縁トランスと、１次巻線と直列に接続された第１のスイッチング素子と、１次巻線の両端に接続された第２のスイッチング素子と、１次巻線の両端に接続され、第２のスイッチング素子と直列に接続された第１のコンデンサと、整流手段と並列に接続された第３のスイッチング素子と、第３のスイッチング素子と直列に接続された第２のコンデンサと、商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、停電検出手段で停電が検出された場合、第３のスイッチング素子を制御して、予め第２のコンデンサに蓄積した電荷を絶縁トランスを介して絶縁された直流出力側に放電させる。
【解決手段】商用交流を整流する整流手段と、１次巻線と２次巻線を持つ絶縁トランスと、１次巻線と直列に接続された第１のスイッチング素子と、１次巻線の両端に接続された第２のスイッチング素子と、１次巻線の両端に接続され、第２のスイッチング素子と直列に接続された第１のコンデンサと、整流手段と並列に接続された第３のスイッチング素子と、第３のスイッチング素子と直列に接続された第２のコンデンサと、商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、停電検出手段で停電が検出された場合、第３のスイッチング素子を制御して、予め第２のコンデンサに蓄積した電荷を絶縁トランスを介して絶縁された直流出力側に放電させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流と絶縁された直流出力を得るスイッチング電源装置及びそれを搭載した映像表示装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置は、商用交流電源から整流・平滑を行って直流を得るために、ダイオードブリッジと平滑コンデンサを用いる構成が最も単純であるが、この構成では、電源電圧のピーク付近にしか入力電流が通流しない、いわゆるコンデンサインプット形の整流回路となり、力率の低下や入力高調波の増大をもたらす。入力高調波の問題は国際規格で規制され、入力電力に応じた対策が必要となっている。この動きに対し、さまざまな力率改善（ＰＦＣ：Power Factor Correction）コンバータ、あるいは高力率コンバータと称するコンバータが提案されている。
【０００３】
このうち最も一般的な回路は昇圧形ＰＦＣコンバータと称する回路方式であり、これは交流を整流ダイオードブリッジの正極側と負極側の間にコイルとスイッチの直列回路を接続し、コイルとスイッチの接続点に昇圧ダイオードのアノード側を接続し、昇圧ダイオードのカソード側を出力平滑コンデンサの高電圧側に接続し、出力平滑コンデンサの低電圧側とダイオードブリッジの負極側を接続した構成の回路である。しかし、このＰＦＣコンバータは絶縁機能を持たず、また昇圧型であることから、直流２４Ｖや１２Ｖといった電圧を得るためには、ＰＦＣコンバータの後段に絶縁トランスを有する絶縁型ＤＣ−ＤＣコンバータを接続し、所望の直流電圧を得ている。従来のこのような構成では直流電圧を得るまでに変換回路を通過することから、総合変換効率が低く、省エネルギーの観点で課題があった。
【０００４】
これに対して、非特許文献１に示された一段方式アクティブクランプ力率改善コンバータなど、１つのコンバータにＰＦＣ機能と絶縁機能，出力電圧安定化機能を併せ持たせたスイッチング電源装置が発表されている。
【０００５】
このスイッチング電源装置は、アクティブクランプ方式のフライバックコンバータをベースとし、商用交流を整流するダイオードブリッジの直流側にコイルを備え、このコイルの電流を不連続モードで動作させることにより力率改善動作を行う。このほかにも、ＰＦＣ機能を持つ絶縁型コンバータはさまざまな種類の回路が提案されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】社団法人 電子情報通信学会「一段方式アクティブクランプ力率改善コンバータ」信学技報EE2002-83（2003-02）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の一段方式アクティブクランプ力率改善コンバータにおいては、トランス１次側に平滑コンデンサを有しており、主スイッチング素子のオフ時にこのコンデンサ電圧とアクティブクランプコンデンサの電圧の合計が印加される構成になっている。これは、一般的なＰＦＣコンバータとクランプ回路付きのフライバックコンバータ、あるいは、ＰＦＣコンバータとクランプ回路付きのフォワードコンバータによる２段コンバータ構成、などにおいても同様であり、主スイッチング素子にはＰＦＣコンバータの出力電圧と主スイッチング素子ターンオフ時の跳ね上がり電圧をクランプするクランプコンデンサの電圧の合計が印加される。
【０００８】
このように、スイッチング素子のターンオフ時に印加される電圧が高くなることは、スイッチング素子のターンオフ損失の増加やスイッチング素子の高耐圧化につながるため、ターンオフ時の印加電圧を如何にして低下させるスイッチング電源装置を提供できるかが課題である。
【０００９】
ここで、１次側平滑コンデンサは、瞬停補償機能、すなわち不意に入力電圧が低下した際に出力電圧の変動を一定の時間だけ抑制する機能を担っている。この時間は２０ms程度であることが多いが、用途によって数１００msの期間の補償が必要される場合もある。瞬停補償時間を確保するためにはコンデンサの容量を増加させるか、コンデンサの充電電圧を高めるかのいずれかが必要になるが、前者はコンデンサの実装体積の増加やコストの増加を招くため実現性が厳しく、後者を選択することになる。しかし、このことはスイッチング素子のターンオフ損失増加につながる。
【００１０】
また、このスイッチング電源装置を液晶表示装置などの表示デバイスに搭載した場合、例えば、液晶テレビに代表される薄型テレビは、快適な生活空間を確保するために、設置場所を取らない壁掛け型や壁寄せ型の重要性がますます増加してきており、テレビセットの厚さを３０mm以下にすることが求められている。このような超薄型テレビの実現のためには、テレビセットに内蔵されるスイッチング電源基板は１０mmを切ることが必要である。これを実現するためにはスイッチング電源装置の搭載部品の薄型化が必要となるが、電源の起動時における突入防止回路に用いられるリレーとセメント抵抗は薄型化が困難となっている。
【００１１】
本発明の主な目的は、１段構成の絶縁型コンバータによるスイッチング電源において、スイッチング素子のスイッチング損失を低減して、電源効率を向上させ、且つ、厚さ１０mm以下の薄型化を図ることである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明は、商用交流を入力して絶縁された直流を出力するスイッチング電源装置において、商用交流を整流する整流手段と、１次巻線と２次巻線を持つ絶縁トランスと、絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、絶縁トランスの１次巻線の両端に接続された第２のスイッチング素子と、絶縁トランスの１次巻線の両端に接続され、第２のスイッチング素子と直列に接続された第１のコンデンサと、整流手段と並列に接続された第３のスイッチング素子と、整流手段と並列に接続され、第３のスイッチング素子と直列に接続された第２のコンデンサと、商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、停電検出手段で停電が検出された場合、第３のスイッチング素子を制御して、予め第２のコンデンサに蓄積した電荷を絶縁トランスを介して絶縁された直流出力側に放電させる構成とする。
【００１３】
また、商用交流を整流する整流手段と、１次巻線と２次巻線を持つ絶縁トランスと、絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、絶縁トランスの１次巻線の両端に接続され、それぞれドレイン同士で接続された第２のスイッチング素子及び第３のスイッチング素子と、第２のスイッチング素子及び第３のスイッチング素子間の接続点と第１のスイッチング素子のソースに接続されたコンデンサと、商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、停電検出手段で停電が検出された場合、第３のスイッチング素子を制御して、予めコンデンサに蓄積した電荷を絶縁トランスを介して絶縁された直流出力側に放電させる構成とする。
【発明の効果】
【００１４】
１段構成の絶縁型コンバータによるスイッチング電源において、スイッチング素子のスイッチング損失を低減して、電源効率を向上でき、且つ、厚さ１０mm以下の薄型化を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係るスイッチング電源装置の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態の制御回路ブロックを示す図である。
【図３】本発明に係るスイッチング電源装置のＡＣ健全時における動作モードを説明する図である。
【図４】本発明に係るスイッチング電源装置の停電時における動作モードを説明する図である。
【図５】本発明に係るスイッチング電源装置のスイッチング周期における各部波形を示す図である。
【図６】本発明の第１の実施の形態の停電発生前後の各部波形を示す図である。
【図７】本発明に係るスイッチング電源装置の第２の実施の形態を示す回路図である。
【図８】本発明の第２の実施の形態の制御回路ブロックを示す図である。
【図９】本発明の第２の実施の形態の停電発生前後の各部波形を示す図である。
【図１０】本発明に係るスイッチング電源装置の第３の実施の形態を示す回路図である。
【図１１】本発明に係るスイッチング電源装置の第４の実施の形態を示す回路図である。
【図１２】本発明の第４の実施の形態の充電器の一回路例を示す図である。
【図１３】本発明に係るスイッチング電源装置の第５の実施の形態を示す回路図である。
【図１４】本発明に係るスイッチング電源装置の第６の実施の形態を示す回路図である。
【図１５】本発明に係るスイッチング電源装置の第７の実施の形態を示す回路図である。
【図１６】本発明に係るスイッチング電源基板の一実装図を示す図である。
【図１７】本発明のスイッチング電源装置を搭載した薄型テレビセット背面の一回路実装を示す図である。
【発明を実施するための形態】
【００１６】
本発明では、力率改善制御と絶縁機能，出力電圧安定化制御機能を有する１段方式スイッチング電源において、高効率かつ小型薄型化に好適な方式を提供し、液晶テレビ，プラズマテレビのセット厚みの薄型化に貢献する。
【００１７】
＜第１の実施の形態＞
本発明の第１の実施の形態につき、図１〜図６を用いて説明する。
【００１８】
図１は本発明の電源装置であるスイッチング電源装置の第１の実施の形態を示す回路図である。以下図１の構成を説明する。スイッチング電源装置は、商用交流を入力して絶縁された直流を出力するものである。
【００１９】
商用交流１は、その商用交流１を整流する整流手段であるダイオードブリッジ２を介して入力電圧波形１３の全波整流波形となる。ダイオードブリッジ２の直流側の正負端子間には入力コンデンサ１６が接続される。入力コンデンサ１６はフィルタ用であり、容量は数μＦである。ダイオードブリッジ２と入力コンデンサ１６との間の電流を入力電流１４として採取している。また、この入力コンデンサ１６に並列に、スイッチング手段であるパワーＭＯＳＦＥＴ５ｃとコンデンサ４の直列対が接続される。スイッチング手段であるパワーＭＯＳＦＥＴ５ｃはＮチャンネルパワーＭＯＳＦＥＴであり、ソースが正側、ドレインがコンデンサ４に接続され、コンデンサ４の放電を阻止する向きとなっている。コンデンサ４は瞬停補償用コンデンサであり、その容量は瞬停補償時間により変わるが、１００μＦ〜１０００μＦ程度を想定する。
【００２０】
また、少なくとも１次巻線と２次巻線を持つ絶縁トランス９の１次巻線とスイッチング手段であるパワーＭＯＳＦＥＴ５ａの直列対が入力コンデンサ１６と並列に接続される。このとき、１次巻線の巻き始めは入力コンデンサ１６の正側と接続される。さらに、コンデンサ８とスイッチング素子のパワーＭＯＳＦＥＴ５ｂの直列対がトランスの１次巻線の両端に接続される。このとき、パワーＭＯＳＦＥＴ５ａのドレインとパワーＭＯＳＦＥＴ５ｂのソースが接続される。つまり、スイッチング素子であるパワーＭＯＳＦＥＴ５ａ（Ｑ１）は、絶縁トランス９の１次巻線と直列に接続され、スイッチング素子であるパワーＭＯＳＦＥＴ５ｂ（Ｑ２）は、絶縁トランス９の１次巻線の両端に接続され、スイッチング素子であるパワーＭＯＳＦＥＴ５ｃ（Ｑ３）は、整流手段であるダイオードブリッジ２と並列に接続され、コンデンサ４（Ｃｄｃ）は、ダイオードブリッジ２と並列に接続され、パワーＭＯＳＦＥＴ５ｃ（Ｑ３）と直列に接続され、コンデンサ８（Ｃｃ）は、絶縁トランス９の１次巻線の両端に接続され、且つパワーＭＯＳＦＥＴ５ｂ（Ｑ２）と直列に接続されている。
【００２１】
絶縁トランス９の２次巻線の一方端側である巻き終わり側にはダイオード１０ａ（Ｄ１）のアノードが接続され、ダイオード１０ａのカソードと２次巻線の他方端側である巻き始めの間にコンデンサである出力平滑コンデンサ１１（Ｃｏ）が接続される。出力平滑コンデンサ１１には負荷１２が接続される。負荷１２への供給電圧は２４Ｖであるが、負荷１２は実際には液晶テレビのバックライト，論理回路，チューナなどを想定しており、それぞれインバータやＤＣ−ＤＣコンバータを介して負荷に接続される。このため、出力電圧２４Ｖの精度は負荷が直接接続される構成よりも緩く設定することが可能であり、本実施の形態における精度は±１０％程度である。
【００２２】
次に、図２の構成を説明する。図２は、図１のスイッチング電源装置における制御回路の一ブロックを示す図である。
【００２３】
入力電圧Ｖｉｎは交流電源（商用交流１）の電圧であり、これが商用交流１の停電を検出する停電検出手段の停電検出器２１に入力される。停電検出器２１の出力は一次遅れ回路２６とスイッチ１９ａに接続される。一次遅れ回路２６の出力はＰＷＭコンパレータ２７ｂの正入力に入力される。ＰＷＭコンパレータ２７ｂの負入力には三角波発生器２５が接続される。ＰＷＭコンパレータ２７ｂの出力はドライバ２９ｃに入力され、ドライバ２９ｃの出力はＱ３、すなわちスイッチング素子のパワーＭＯＳＦＥＴ５ｃのゲートに接続される。出力電圧Ｖｏｕｔは、アンプ２０ａおよびアンプ２０ｂの反転入力に接続される。アンプ２０ａおよびアンプ２０ｂの非反転入力には出力電圧指令値が入力される。アンプ２０ａの出力は乗算器２２に接続される。乗算器２２には入力電圧波形１３も入力される。そして乗算器２２の出力はアンプ２０ｃの非反転入力に接続される。アンプ２０ｃの反転入力には入力電流１４が入力される。アンプ２０ｃの出力はスイッチ１９ａの一方に接続される。一方アンプ２０ｂの出力はスイッチ１９ａのもう一方に接続される。スイッチ１９ａはＰＷＭコンパレータ２７ａの正入力に接続される。このＰＷＭコンパレータ２７ａの負入力には三角波発生器２５が接続される。ＰＷＭコンパレータ２７ａの出力はドライバ２９ａを介してＱ１、すなわちスイッチング素子のパワーＭＯＳＦＥＴ５ａのゲートに接続される。また、ＰＷＭコンパレータ２７ａの出力はＮＯＴ回路２８，ドライバ２９ｂを介してＱ２、すなわちスイッチング素子のパワーＭＯＳＦＥＴ５ｂのゲートに接続される。
【００２４】
本発明は、停電検出器２１が停電を検出した際に、Ｑ３を制御して、予めＣｄｃに蓄積した電荷を絶縁トランス９を介して絶縁された直流出力側に放電させる。また停電を検出した際に、Ｑ３を制御するパルス信号はＱ１に同期させるとともに、そのパルス信号の幅は徐々に拡大するものとする。
【００２５】
次に、図１の回路の基本的なスイッチング周期毎の動作について図３を用いて説明する。
【００２６】
図３（ａ）はＱ１（パワーＭＯＳＦＥＴ５ａ）をオンしたときの電流の流れを模式的にあらわした図であり、入力コンデンサ１６をＣｉｎという名称の可変電圧源で記載している。Ｑ１がオンすると、電流はＣｉｎからトランスＴｒの１次巻線を介してＱ１に流れる。このときトランスＴｒは励磁されるが、２次巻線側には電力は伝達されず、Ｃｏ、すなわち出力平滑コンデンサ１１から負荷に放電される。
【００２７】
次に、図３（ｂ）でＱ１がターンオフすると、トランスＴｒの１次巻線側に流れる電流はＱ２（パワーＭＯＳＦＥＴ５ｂ）のダイオードを介してＣｃ、すなわちコンデンサ８に流れる。このときＣｃはＱ１の電圧上昇をクランプする役割を持つ。また、このとき励磁エネルギーがＤ１、すなわちダイオード１０ａを通してトランスＴｒの２次巻線から放出され、Ｃｏ（出力平滑コンデンサ１１）と負荷１２に電流が流れる。
【００２８】
図３（ｂ）の状態でＱ２をターンオンすると、Ｑ２には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。そして図３（ｃ）において電流が逆転し、ＣｃからＱ２，トランスＴｒの１次巻線を通るルートで電流が流れる。
【００２９】
このとき図３（ｄ）でＱ２をターンオフすると、Ｑ１のダイオードが導通し、Ｑ１からトランスＴｒの１次巻線側，Ｃｉｎというルートで電流が流れる。
【００３０】
このときＱ１をターンオンすると、Ｑ１には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。
【００３１】
次に、図４において、停電発生時のスイッチング動作について図４を用いて説明する。
【００３２】
図４（ａ）では図３（ａ）と異なり、Ｑ３がオンしている。一方、停電時はダイオードブリッジ２が逆バイアスとなり、入力コンデンサ１６（Ｃｉｎ）はコンデンサ４（Ｃｄｃ）と同じ電圧となる。Ｑ１がオンすると、ＣｄｃからＱ３を介してトランスＴｒの１次巻線側、Ｑ１に電流が流れトランスＴｒの１次巻線を励磁する。次に図４（ｂ）でＱ１がターンオフすると、トランス１次側電流はＱ２のダイオードを介してＣｃ、すなわちコンデンサ８に流れる。このときＣｃはＱ１の電圧上昇をクランプする役割を持つ。また、このとき励磁エネルギーがＤ１、すなわちダイオード１０ａを通してトランスＴｒの２次巻線側から放出され、Ｃｏと負荷に電流が流れる。
【００３３】
図４（ｂ）の状態でＱ２をターンオンすると、Ｑ２には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。そして図４（ｃ）において電流が逆転し、ＣｃからＱ２，トランスＴｒの１次巻線側を通るルートで電流が流れる。
【００３４】
このとき図４（ｄ）でＱ２をターンオフすると、Ｑ１のダイオードが導通し、Ｑ１からトランスＴｒの１次巻線側，Ｑ３，Ｃｄｃというルートで電流が流れる。
【００３５】
このときＱ１をターンオンすると、Ｑ１には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。
【００３６】
図３で説明した内容を各部波形として図５に示す。
【００３７】
図５の条件は、入力がＡＣ１００Ｖｒｍｓ、瞬時電圧は１４１Ｖ、出力は２４Ｖ／１８０Ｗ負荷時である。Ｑ１ゲート，Ｑ２ゲートの波形に対する、Ｑ１の電圧波形ＶＱ１，Ｑ１の電流波形ＩＱ１，Ｑ２の電圧波形ＶＱ２，Ｑ２の電流波形ＩＱ２，ダイオードＤ１の電流波形ＩＤ１の波形が記されている。
【００３８】
図５のＱ１の電流波形ＩＱ１はターンオン時に負値からスタートしており、ＺＶＳターンオンが確認できる。Ｑ２の電流波形ＩＱ２についても同様であり、ＺＶＳターンオンとなっている。また、Ｑ１，Ｑ２のターンオフ時にそれぞれの素子に印加される電圧ＶＱ１，ＶＱ２は、それぞれ約２８０Ｖである。
【００３９】
次に図６には、商用健全時と瞬停発生時の各部の波形を示す。まずこの波形の前半部における商用健全時の力率改善動作について述べる。入力電圧はＡＣ１００Ｖの場合、約１４１Ｖをピークとする正弦波電圧波形となる。
【００４０】
図２に示す制御系では、まず、出力電圧Ｖｏｕｔと出力電圧指令値との誤差をアンプ２０ａで増幅した値を算出する。そして、この値と、入力電圧波形１３とを乗算器２２で積算する。積算結果は入力電流指令値としてアンプ２０ｃに入力される。このとき、アンプ２０ｂにおいても出力電圧Ｖｏｕｔと出力電圧指令値との誤差が演算されるが、商用健全時においては、図６に示すように停電検出器２１の出力はＬｏｗであるため、スイッチ１９ａはアンプ２０ｃ側に接続されており、アンプ２０ｃの出力がＰＷＭコンパレータ２７ａに入力される。ＰＷＭコンパレータ２７ａによりアンプ２０ｃの出力に応じたパルス幅が得られ、このパルスがドライバ２９ａを介してＱ１に伝達されスイッチング駆動される。
【００４１】
また、Ｑ２はＮＯＴ回路２８とドライバ２９ｂによりＱ１と相補動作を実現する。なお、デッドタイムはドライバの２９ａ，２９ｂの中に設けている。商用健全時においては、停電検出器２１の出力はＬｏｗであるためＰＷＭコンパレータ２７ｂの正入力はゼロであり、Ｑ３は駆動されずオフ状態である。この制御系により、入力電流１４が正弦波状になるようにＱ１を制御することができる。
【００４２】
Ｑ１のＰＷＭパルス幅の時比率（Ｄｕｔｙ）は、図６に示すように、入力正弦波のゼロクロス付近で最大となり、ピーク付近で減少する波形となる。Ｑ１オフ時の印加電圧は、ＣｉｎとＣｃの電圧の合計となる。Ｃｃの電圧は約１４０Ｖであるため、ゼロクロス付近で１４０Ｖ、ピーク付近で約２８０Ｖである。一方、ＣｄｃについてはＱ３がオフしているため放電経路はなく、電源起動時に印加されるピーク電圧１４１ＶにＱ１，Ｑ２のスイッチングによる電圧跳ね上がり分を加えた約１５５Ｖが印加されている。なお、この電圧は配線パターンやトランスの構造，Ｑ１，Ｑ２，Ｃｄｃの実装位置などにより変化する。
【００４３】
出力電圧Ｖｏｕｔは商用交流の２倍の周波数リプルを持ち、電圧精度は２４Ｖ±１０％以下程度である。この出力電圧Ｖｏｕｔの精度と入力電流Ｉｉｎ波形の歪率とはトレードオフ関係がある。本発明においては、２４Ｖ出力の後段にインバータやコンバータを接続する構成のため、±１０％程度の出力電圧変動を許容し、入力力率改善制御に重みを置いている。
【００４４】
次に、停電発生時について述べる。停電が発生すると、図２の停電検出器２１の出力がＨｉｇｈに変化し、一次遅れ回路２６を経て接続されるＰＷＭコンパレータ２７ｂの正入力が徐々に増加する。この動きにしたがって、Ｑ３には駆動パルスが与えられるが、このパルスはＱ１と同期しており、徐々にそのＤｕｔｙが増加する。一方、停電検出器２１の反転によりスイッチ１９ａはアンプ２０ｂに切り替わる。アンプ２０ｂはアンプ２０ａと同様に出力電圧の誤差増幅を行うが、カットオフ周波数が異なり、２０ｂの方が高周波帯域でのゲインが高い。スイッチ１９ａがアンプ２０ｂに切り替わることにより、アンプ２０ｃによる入力電流の波形制御は無視され、出力電圧制御系のみに切り替わる。
【００４５】
なお、図２に示す制御回路ブロック図は、デジタル制御で実現することも可能であり、その場合にはアンプ２０ａ，２０ｂを１つの制御系にまとめてゲインを変えることで同様の制御を実現できる。
【００４６】
停電発生時においては、図４で述べたようにＣｄｃの電圧がトランスＴｒに印加され、出力電圧制御のみの制御系によりＤＣ−ＤＣコンバータとして動作する。動作にともない、Ｃｄｃの電圧は徐々に低下するため、Ｑ１のＤｕｔｙはそれを補償するために増加し、これにより出力電圧は一定に保つことができる。
【００４７】
停電発生時にＱ１に印加される電圧は、Ｃｄｃの電圧＋Ｃｃの電圧であり、初期値は２９５Ｖで、放電に伴って徐々に低下する。
【００４８】
停電発生が短時間で終了し復電した場合には停電検出器２１の出力がＬｏｗに反転し、商用健全時の制御系に戻り、入力電流Ｉｉｎ波形制御が再開される。
【００４９】
つまり、スイッチング電源回路の制御回路は、商用交流１の入力電流波形を正弦波形に制御すると共に、出力電圧を一定電圧に制御する第１の制御系と、商用交流１の入力電流波形の制御に関係なく、出力電圧を一定電圧に制御する第２の制御系と、を有し、商用交流の健全時には第１の制御系により制御し、停電時には第２の制御系に切り替えて制御する。
【００５０】
なお、停電検出器２１は、商用交流１の入力電圧Ｖｉｎの瞬時値の絶対値が予め定めた値以下に低下したとき、または絶縁トランス９で絶縁された直流出力の電圧が予め定めた値以下に低下したときに、停電を検出してもよい。
【００５１】
図１に示したトランスＴｒは１出力であるが、一般的なフライバックコンバータと同様に２次巻線を複数組巻回して電圧の異なる複数の出力を得ることができる。また、その出力をＱ１，Ｑ２，Ｑ３の駆動電源に使うことが可能である。また、Ｑ２，Ｑ３にはＰチャンネル型のパワーＭＯＳＦＥＴを用いてもよい。
【００５２】
なお、入力電圧１００Ｖの例を示したが、２００Ｖ系を入力することも可能であり、ワールドワイド電圧入力への対応が可能である。
【００５３】
このように、本発明においては、フライバックコンバータに力率改善制御系として入力波形制御機能を持たせるとともに、停電補償用コンデンサをスイッチで分離し、定常時にスイッチング素子にかかる電圧が入力電圧の瞬時値に応じた値になるようにした。これにより、Ｑ１，Ｑ２のターンオフ時のスイッチング損失を抑制できる。なお、Ｑ１，Ｑ２はＺＶＳターンオンができることから、ターンオン，ターンオフ時ともにスイッチング損失を抑制でき、高効率化を図ることができる。
【００５４】
また、高調波抑制機能と瞬停補償機能を有していることから、必要な平滑コンデンサ容量を最低限にすることができ、スイッチング電源装置の実装体積を低減し、電源の出力密度を増加することができる。さらに、本発明のスイッチング電源装置には初期充電機能を持たせることが可能であり、従来は必要であった突入防止回路を削除することができる。初期充電機能は、たとえば後述する図１１の充電回路１７とダイオード１０ｂ（Ｄ２）を追加することで実現が可能である。
【００５５】
なお、スイッチング素子として本実施の形態ではパワーＭＯＳＦＥＴを用いたが、電流容量，電圧の条件によってはＩＧＢＴを用いても良い。また、ダイオードを含め、ＳｉＣを素材としたパワーデバイスを用いることも好適である。
【００５６】
＜第２の実施の形態＞
次に、本発明の第２の実施の形態を図７〜図９を用いて説明する。図７は本発明のスイッチング電源装置の主回路部を示し、図８はその制御回路、図９は各部の波形を示している。図７〜図９において、図１から図６と同じ構成要素には同じ記号を付与している。
【００５７】
図７が図１の主回路部と異なる点は、ダイオードブリッジ２の直流側とＱ３（パワーＭＯＳＦＥＴ５ｃ），Ｃｄｃ（コンデンサ４）の直列対の間に、Ｃｄｃを充電する充電手段のチョークコイル３（Ｌ１）を接続したことである。なお、入力コンデンサ１６は取り付けていないが、ダイオードブリッジ２とチョークコイル３の間に取り付けてもよい。
【００５８】
次に図８の構成を説明する。図８は、図７の主回路の制御回路である。図８が図２と異なる点は、アンプ２０ｄ，スイッチ１９ｂ，減算器２３，コンパレータ２４を追加している点である。アンプ２０ｄはＣｄｃ電圧を反転入力に接続し、ＶＤＣ指令値を非反転入力に接続する。アンプ２０ｄの出力はスイッチ１９ｄを介して減算器２３の負入力に接続される。スイッチ１９ｄは停電検出器２１の出力により制御される。減算器２３の正入力にはアンプ２０ｂの出力が接続される。減算器２３の出力はコンパレータ２４の正入力に接続される。コンパレータ２４の負入力には入力電圧波形１３が入力される。
【００５９】
次に、図９の各部波形に従い、本実施の形態の動作を説明する。
【００６０】
まず、図７の主回路動作が図１の回路動作と異なる点は、充電手段であるチョークコイル３を設けたことで、これによりＣｄｃを充電する機能を持っていることと、Ｃｄｃに充電された電荷を入力電圧Ｖｉｎのゼロクロス時に放電して出力電圧の低下を補償する機能を有していることである。
【００６１】
商用交流の健全時には入力電圧Ｖｉｎは正弦波となる。Ｑ１がオンするとダイオードブリッジ２，チョークコイル３（Ｌ１），トランスＴｒの１次巻線，Ｑ１のルートで電流が流れる。このときトランスＴｒの１次巻線とともに、Ｌ１にも励磁エネルギーが蓄積される。Ｑ１をターンオフすると、トランスＴｒの１次巻線を流れていた電流はＱ２のダイオードを通してコンデンサ８（Ｃｃ）に流れ、Ｃｃを充電する。このとき、ダイオード１０ａ（Ｄ１）が導通し、トランスＴｒの２次巻線から出力平滑コンデンサ１１（Ｃｏ）に電流が流れる。
【００６２】
一方、Ｌ１を流れていた電流はＱ３のダイオードを通してＣｄｃに流れ、Ｃｄｃを充電する。この状態でＱ２にゲート電圧を与えると、ＺＶＳターンオンが達成できる。Ｑ２がターンオンすると、Ｃｃに蓄積された電荷がトランスの１次巻線を逆方向に流れる。この状態でＱ２をターンオフさせるとＱ１のダイオードからトランス１次巻線，Ｑ３のダイオードを介してＣｄｃに電流が流れる。このときにＱ１にゲートを与えればＱ１はＺＶＳターンオンする。
【００６３】
つまり、Ｑ１のオン時に、チョークコイル３と絶縁トランス９の１次巻線とＱ１の直列回路を形成し、Ｑ１のオフ時に、チョークコイル３に蓄積されたエネルギーがＱ２を通してＣｄｃに蓄積して充電される。
【００６４】
なお、チョークコイル３は、絶縁トランス９と同一の磁気回路に巻回して形成してもよい。
【００６５】
図８の制御系の動作を説明する。商用健全時において、Ｑ１，Ｑ２の制御方法は第１の実施の形態と同様である。
【００６６】
Ｃｄｃの電圧はアンプ２０ｄに入力され、ＶＤＣ指令値と比較されて、その誤差がアンプ２０ｄで増幅され、減算器２３に出力される。停電検出器２１の出力はＬｏｗでありスイッチ１９ｂはＯＮ状態である。
【００６７】
一方、出力電圧指令値と出力電圧Ｖｏｕｔはアンプ２０ｂで比較され、誤差増幅される。この出力が減算器２３に入力され、減算器２３では出力電圧の誤差成分とＣｄｃ電圧の誤差成分が合算される。すなわち、Ｃｄｃ電圧が上昇するほど、出力電圧が低下するほど、減算器２３の出力レベルは上昇する。コンパレータ２４では入力電圧Ｖｉｎのレベルと減算器２３の出力レベルを比較する。この結果、入力電圧瞬時値の低いゼロクロス付近のみ、コンパレータ２４はＨｉｇｈ出力を出すことになる。この出力は、１次遅れ回路２６により遅延を持ってＰＷＭコンパレータ２７ｂに伝達され、Ｑ３のゲートを駆動する信号に変換される。
【００６８】
図９に示すように、Ｑ３のＤｕｔｙは入力電圧Ｖｉｎのゼロクロス付近で三角形状となる。このとき、Ｃｄｃの電荷がＱ３を介してトランスＴｒの１次巻線に通流し、２次巻線側の出力電圧を補償することができる。このとき、Ｑ１のＤｕｔｙは図示するようにＱ３とは逆に三角形状に低下して絞り出力電圧の上昇を抑制する。
【００６９】
また、これによりＣｄｃは電圧が低下する。本実施の形態では、Ｃｄｃ指令値を３４０Ｖとしているため、３４０ＶとＣｄｃ電圧との偏差が大きい場合には放電期間が増加する。一方、出力電圧の２４Ｖとの偏差が大きい場合にも同様に放電時間を増加させる。Ｑ３がオンしている期間には入力電流はほぼゼロとなり、入力電流の波形歪は増加する傾向にあるが、元来ゼロクロス付近は入力電流がゼロであることから波形歪の増加は最小限に抑制される。
【００７０】
また、ゼロクロス付近は入力電流指令値もゼロに近いため出力電力を確保するのが困難な期間である。そこで、この期間にＣｄｃからの放電電荷で出力を補償することは、出力コンデンサの容量を低減することにつながり、スイッチング電源装置の体積を低減し実装密度の向上に寄与する。
【００７１】
このように、Ｑ３は入力電圧瞬時値のゼロクロス付近でのみスイッチングし、それ以外の入力電圧瞬時値が比較的高い期間においてはスイッチングしないため、スイッチング損失を抑制し、高効率なコンバータを提供することができる。
【００７２】
次に、停電発生時の動作について述べる。停電発生時には図８の停電検出器２１の出力がＬｏｗからＨｉｇｈに変化する。これにより、スイッチ１９ａはアンプ２０ｂの側に切り替わり、スイッチ１９ｂはオンからオフに変化する。この結果、Ｑ１，Ｑ２はアンプ２０ｂによる出力電圧制御系により動作し、アンプ２０ｃによる入力電流の波形制御は無視される。
【００７３】
一方、スイッチ１９ｂがオフになることでアンプ２０ｄが切り離され、停電発生時にはＣｄｃの電圧制御系の動作が停止する。また、停電発生時には入力電圧波形１３もゼロであることから、コンパレータ２４はアンプ２０ｂの出力、すなわち出力電圧の誤差に応じて出力を変化させる。このコンパレータ２４の出力が一次遅れ回路２６を介してＰＷＭコンパレータ２７ｂに伝達され、三角波発生器２５の出力と比較されてＱ３のオンパルス幅が制御される。このように、停電時には出力電圧を一定に保つよう、アンプ２０ｂの出力によりＱ１とＱ３のＤｕｔｙをＰＷＭ制御する。
【００７４】
停電時にはＱ３の電圧は徐々に低下するため、Ｑ３，Ｑ１のＤｕｔｙはそれに伴ってそれぞれ徐々に上昇する。なお、一次遅れ回路２６はＱ３がオンすることにより急峻にトランス１次巻線に印加される電圧が変化し、出力が大きく変動することを抑制するための回路である。
【００７５】
図８の制御系はアナログ回路で構成する他、制御ＩＣにワンチップすることも好適である。さらに、ＤＳＰやＦＰＧＡを用いデジタル制御系として構成することも好適である。特に停電や復電時における制御系の切り替えは出力電圧の変動に与える影響を抑制するためには、デジタル制御による切り替えが望ましい。なお、制御ブロックは出力電圧安定化，入力力率改善，瞬停補償、の機能を備えていれば、図８の構成と異なっていてもよい。
【００７６】
本実施の形態は、図１に示した実施の形態と比較してコンデンサ４（Ｃｄｃ）の電圧を高めることが可能である。このため、瞬停補償用に必要なＣｄｃの容量は低減できる。また、入力電圧のゼロクロス時に出力電圧の低下を補償できることで出力平滑コンデンサ１１の容量も低減することが可能である。一方、Ｑ１，Ｑ２のターンオフ時に印加される電圧は図１の実施の形態に比べて増加するため、スイッチング損失は増加する傾向にある。Ｃｄｃの電圧の設定値（指令値）を何Ｖにするのが最適か、Ｃｄｃ，Ｃｏの容量とスイッチング損失の増減に留意して決定する。
【００７７】
Ｑ２，Ｑ３はＰチャネルＭＯＳＦＥＴを用いても良い。また、入力電圧は１００Ｖおよび２００Ｖ系のワイドレンジ，ワールドワイドへの対応が可能である。
【００７８】
図８の入力電圧Ｖｉｎ信号としては、入力電圧波形１３を利用することも可能である。この場合には、入力電圧Ｖｉｎの検出器は不要である。
【００７９】
また、本発明の形態において、トランス９の２次巻線を複数個設けて、それぞれ絶縁された複数の出力を得ることが可能である。また、そのうちの１出力を本スイッチング電源装置の制御回路の駆動に用いてもよい。あるいは、トランス９の構成を、後述する図１１に示すように複数に分割しても良い。
【００８０】
＜第３の実施の形態＞
次に、本発明の第３の実施の形態を図１０を用いて説明する。図１０には本発明のスイッチング電源装置の主回路部を示している。
【００８１】
図１０において、図１，図７と同じ構成要素には同じ記号を付与している。
【００８２】
図１０が図１の主回路部と異なる点は、コンデンサ４（Ｃｄｃ）とパワーＭＯＳＦＥＴ５ｃ（Ｑ３）の間にダイオード１０ｂ（Ｄ２）が、Ｖｉｎ側からＣｄｃの充電を阻止する向きに挿入されたことと、Ｄ２とＣｄｃの接続点にダイオード１０ｃ（Ｄ３）のアノードが接続され、Ｄ３のアノードがパワーＭＯＳＦＥＴ５ｄ（Ｑ４）のソースに接続され、Ｑ４のドレインがＱ１のドレインに接続されたこと、絶縁トランス９（Ｔｒ）の２次巻線側にＤ１に接続されたのとは別の２次巻線が接続され、その別の２次巻線の巻き終わり側にダイオード１０ｄ（Ｄ４）のアノードが接続され、Ｄ４のカソード側に出力平滑コンデンサ１１ａ（Ｃｏ２）が接続される。そして、Ｃｏ２の両端に負荷１２ａが接続される。つまり、Ｄ３とＱ４は直列に接続され、Ｄ３のＱ４と接続されていない側はＤ２とＣｄｃ間の接続点に接続され、Ｑ４のＤ３と接続されていない側はＱ１とＱ２の接続点に接続されている。
【００８３】
次に図１０の回路の動作を説明する。まず、この回路において、Ｑ４はＱ３と相補動作させる。
【００８４】
図１０の動作は図１の回路の動作に準じているが、Ｃｄｃの充電方法が異なっている。
【００８５】
Ｃｄｃの充電方法は、電源側からは行われず、Ｑ１，Ｑ２のスイッチングに応じて行われる。Ｑ１がオンすると入力側からトランスＴｒの１次巻線を通して電流が流れ、Ｑ１をオフするとトランスＴｒの２次巻線側に電流が流れる点は基本回路と同じである。ここで、通常Ｑ３はオフしており、Ｑ３と相補動作のＱ４はオン状態となっている。そこで、Ｑ１をオフするとＱ２のダイオードを介してＣｃを充電するとともに、Ｑ４，Ｄ３を介してＣｄｃが充電される。続いてＱ２をオンさせると、ＣｄｃにはＣｉｎ＋Ｃｃの電圧が印加される。そこで、ＣｄｃはＣｉｎとＣｃの電圧の合計値まで充電されることになる。この電圧はＡＣ１００Ｖ入力時、２８０Ｖ程度になる。この結果、Ｃｄｃは図１に示した回路よりも高い電圧まで充電されることになる。
【００８６】
本実施の形態の制御方法は、Ｃｄｃの電圧の最大値が決まり、過充電されることがないため、図８に示した制御ブロックのうちアンプ２０ｄとスイッチ１９ｂは不要となる。そして、Ｃｄｃに充電されたエネルギーを用いて商用入力交流のゼロクロス付近における出力電圧補償を行う他、瞬停時においては出力電圧制御を行い、出力電圧を保持することが可能である。
【００８７】
このように初期充電手段としても動作する充電手段は、Ｑ１のターンオフ時に発生するサージエネルギーを吸収するクランプ手段を有し、そのクランプ手段により回収したサージエネルギーをＣｄｃに蓄積することによって充電してもよい。
【００８８】
本実施の形態においては、初期充電回路のリレーや突入防止用のセメント抵抗が不要になるため、スイッチング電源装置の薄型実装化が可能になる。
【００８９】
また、たとえばワールドワイド対応のスイッチング電源装置とした際、ＡＣ２４０Ｖなどの高電圧が入力された場合においてもＣｄｃに突入電流が流れる恐れがないため、Ｃｄｃの電圧の設定値を印加される電圧の最大値（ピーク値）である３８０Ｖ〜４００Ｖから下げることができる。これはコンデンサの耐圧を低下できるほか、１次側平滑コンデンサの印加電圧を下げて漏れ電流を低減し、回路損失を低減することに結びつく。
【００９０】
＜第４の実施の形態＞
次に、本発明の第４の実施の形態を図１１と図１２を用いて説明する。
【００９１】
図１１には本発明のスイッチング電源装置の主回路部を示している。図１１において、図１，図７，図１０と同じ構成要素には同じ記号を付与している。
【００９２】
図１１が図１０の主回路部と異なる点は、Ｑ１とＣｄｃを接続するＱ４とＤ３を削除した代わりに充電回路１７がＣｉｎと並列に接続され、またその出力がＣｄｃに接続されていることと、絶縁トランスが絶縁トランス９，９ａ，９ｂに３分割されている点である。絶縁トランス９（Ｔｒ１），９ａ（Ｔｒ２），９ｂ（Ｔｒ３）の接続は、それぞれの１次巻線を直列接続し、２次巻線の巻き終わり側にそれぞれダイオード１０ａ（Ｄ１），１０ｆ（Ｄ６），１０ｇ（Ｄ７）のアノードを接続し、Ｄ１，Ｄ６，Ｄ７のそれぞれのカソード側を接続して出力平滑コンデンサ１１（Ｃｏ）の正極側に接続する。Ｃｏの負極側は絶縁トランス９，９ａ，９ｂの２次巻線の巻き始めに接続する。
【００９３】
次に図１２の構成を説明する。図１２は図１１の充電回路１７の内部の一例を示したものである。充電手段である充電回路１７の内部にはトランス１５とインテリジェントパワーデバイス１８（ＩＣ１）を有する非絶縁型フライバックコンバータで構成され、トランス１５の１次巻線がＩＣ１に接続され、２次巻線の巻き始めはＩＣ１のグランドと接続される。また、２次巻線の巻き終わり側にはダイオード１０ｉ（Ｄ９）のアノードが接続され、Ｄ９のカソード側に分圧抵抗が接続され、分圧された電圧がＩＣ１に入力される。そしてＤ９のカソード側が充電回路１７の外部に導出され、Ｃｄｃの正極側に接続される。
【００９４】
次に本実施の形態の動作について述べる。本実施の形態についても、コンデンサ４（Ｃｄｃ）とパワーＭＯＳＦＥＴ５ｃ（Ｑ３）の間に配置され、整流手段であるダイオードブリッジ２からの充電を阻止する、つまり、Ｖｉｎ側からＣｄｃの充電を阻止する向きに配置されたＤ２（ダイオード１０ｂ）があり、Ｃｄｃの充電方向に電流を流さないため、図１０の回路と同様に電源投入時にＣｄｃを充電する突入電流が流れないため、リレーとセメント抵抗などで構成した従来の突入電流防止回路が不要である。つまり充電手段である充電回路１７は、初期充電機能を有する。充電回路１７はインテリジェントパワーデバイス１８（ＩＣ１）によってＣｉｎから電流を取り、Ｃｄｃを充電する。このとき、Ｃｄｃの充電状態に依らずＱ１，Ｑ２をスイッチングし、絶縁トランス９，９ａ，９ｂを用いて出力を得ることが可能である。
【００９５】
Ｃｄｃが所定の値、たとえば３４０Ｖまで充電されるとＩＣ１は停止し、Ｃｄｃの漏れ電流により放電すると再充電する。このように充電回路１７はＣｄｃを充電した後はほぼ無負荷となるため、バーストモードで運転される。
【００９６】
つまり、充電回路１７は、商用健全時はバーストモードで動作され、停電検出器２１で停電が検出されたときは動作を停止する。
【００９７】
図１１の回路の制御は図８の制御系によって行われるが、図１０の回路と同様に、アンプ２０ｄとスイッチ１９ｂは不要である。
【００９８】
本実施の形態においても入力電圧のゼロクロス付近における出力電圧補償制御が可能である。また、瞬停時には停電検出器２１の停電検出によりアンプ２０ａとアンプ２０ｃによる入力電流の波形制御を停止し、アンプ２０ｂによる出力電圧制御を行ってＣｄｃに充電した電荷を絶縁トランス９，９ａ，９ｂを通して放電し、出力電圧の低下を補償することが可能である。
【００９９】
つまり、充電手段である充電回路１７は、健全時はバーストモードで動作し、停電検出器２１が停電を検出したときに動作停止するものである。
【０１００】
補償するための電力は充電回路１７によりＣｄｃに蓄えられるが、このエネルギーは主回路が変換する電気エネルギー全体の数％であることから、充電回路１７のトランスは絶縁トランス９に対して非常に小さくてよく、トランスの高さも低く抑えられる。
【０１０１】
また、本実施の形態に示したようにトランスを複数に分割して構成することによりトランス１個当たりが伝達する電力を減らすことが可能になり、この結果、トランス１個のコアの高さを低減し、薄型化することが可能になる。トランスの薄型化と上記したリレー，セメント抵抗の削除によりスイッチング電源基板の厚さを従来の電源よりも薄型化することができる。
【０１０２】
３７型の液晶テレビの電源の定格容量は約１８０Ｗであり、本実施の形態によりトランスを３分割することを想定し、電源の変換効率を９０％と見積もると、トランス１個あたりの電力は６７Ｗである。６７Ｗのトランスの厚みの限界は、コアの強度と損失から約５.０mmと見積もられる。また、ダイオードブリッジ２やＱ１〜Ｑ３のモールドの高さは４.５〜５.２mmである。そこで、電源基板の厚みを０.８mmとすると電源は６.０mmまで薄型化が可能である。この結果、厚さ１０mm以下、６mm以上のスイッチング電源装置が実現できる。
【０１０３】
＜第５の実施の形態＞
次に、本発明の第５の実施の形態を図１３を用いて説明する。図１３は本発明のスイッチング電源装置の主回路部を示している。図１３において、図１，図７，図１０，図１１と同じ構成要素には同じ記号を付与している。図１３に最も近い主回路は図１である。
【０１０４】
図１３が図１の主回路部と異なる点は、クランプ用のコンデンサ８（Ｃｃ）を削除し、Ｑ２とＱ３のドレイン同士を接続し、Ｑ２とＱ３の接続点とＱ１のソースにコンデンサ４（Ｃｄｃ）を接続したことである。直列に接続されたＱ２，Ｑ３の直列対は、整流手段であるダイオードブリッジ２の両端に接続されている。
【０１０５】
この回路の動作について述べる。Ｑ１がオンすると、入力電源からトランスＴｒ（絶縁トランス９）の１次巻線を通してＱ１に電流が流れる。Ｑ１をオフするとトランスＴｒの２次巻線からＤ１を通してトランスＴｒに蓄えられた励磁エネルギーが放出される。同時に１次巻線側ではトランスＴｒの１次巻線，Ｑ２のダイオード，Ｃｄｃ，Ｃｉｎというルートで電流が流れ、Ｃｉｎを放電するとともにＣｄｃを充電する。
【０１０６】
次にＱ２をオンすると、Ｃｄｃ，Ｑ２，トランスＴｒの１次巻線，Ｃｉｎというルートで電流が流れ、Ｃｄｃを放電しＣｉｎを充電する。Ｑ２をターンオフした時点でＱ１のダイオードに電流が流れるため、このときにＱ１のゲートを加えてターンオンさせるとＺＶＳが可能である。また、瞬停時と入力電源のゼロクロス時付近においてはＱ１と同期させてＱ３をオンさせることでＣｄｃ，Ｑ３，トランスＴｒの１次巻線，Ｑ１というルートで電流を流し、トランスＴｒに蓄えた励磁エネルギーをＱ１でターンオフしたときに２次巻線側に放出し、出力電圧の低下を補償することが可能である。この結果、本制御をしない場合に比較して２次巻線側のコンデンサの容量を減少させることができる。
【０１０７】
＜第６の実施の形態＞
次に、本発明の第６の実施の形態を図１４を用いて説明する。図１４は本発明のスイッチング電源装置の主回路部を示している。図１４において、図１，図７，図１０，図１１と同じ構成要素には同じ記号を付与している。図１４は図１０の回路の動作と類似しているため、図１０との差異を述べる。図１４が図１０と異なる点は、図１０のＱ２が図１４ではダイオード１０ｈ（Ｄ８）に置き換えられている点と、Ｑ４のドレインの接続位置がＤ８のカソード側に変更されている点である。図１４においても図１０と同様にＱ４はＱ３と相補動作する。
【０１０８】
次にこの回路の動作について説明する。Ｑ１をオンするとトランスＴｒ（絶縁トランス９）の１次巻線を通してＱ１に電流が流れ、トランスＴｒに励磁エネルギーが蓄積される。Ｑ１をオフするとトランスＴｒの一次電流はＤ８，Ｃｃのルートで環流する。これによりＣｃの電圧は上昇するが、通常はＱ４がオンしているのでＣｄｃにはＣｉｎとＣｃの電圧の合計が印加されることになり、この関係が崩れないようにＣｄｃを充電する電流がＱ４，Ｄ３を通してＣｄｃに流れる。このようにしてＣｄｃはＣｉｎ＋Ｃｃの電圧ピーク値まで充電されるため、このスイッチング電源装置においては初期充電回路は不要となる。
【０１０９】
また、入力電源のゼロクロス時と瞬停時にＱ３をオン、同時にＱ４をオフし、Ｃｄｃの電荷をトランス１次巻線に流し、出力の低下を補償することができる。
【０１１０】
＜第７の実施の形態＞
次に、本発明の第７の実施の形態を図１５を用いて説明する。図１５は本発明のスイッチング電源装置の主回路部を示している。図１５において、図１などの回路図と同じ構成要素には同じ記号を付与している。図１５は図１１と類似した回路構成である。
【０１１１】
図１１と図１５の違いはトランスＴｒが１つである点と、フォワードコンバータ構成として２次巻線側にコイルであるチョークコイル３ａと環流用のダイオード１０ｅ（Ｄ５）を有している点である。環流用のダイオード１０ｅ（Ｄ５）は、絶縁トランス９の２次巻線とＣｏ間に、並列に接続され、チョークコイル３ａはＤ１と直列に接続されている。
【０１１２】
次に図１５の動作を説明する。Ｃｄｃは充電回路１７により充電される。Ｄ２のためこのスイッチング電源装置をＡＣ電源に接続しても突入電流が発生せず、突入電流防止回路を備えた初期充電回路を削除することが可能である。なお、Ｃｉｎはフィルタ用の小容量のコンデンサであり、このコンデンサへの突入電流は無視できるレベルである。
【０１１３】
まず、ＡＣ健全時において、Ｑ１をオンするとダイオードブリッジ２側からトランスＴｒの１次巻線を通してＱ１に電流が流れる。このとき、トランスＴｒの２次巻線にもＤ１，チョークコイル３ａを通して電流が流れＣｏを充電する他、負荷１２に供給される。Ｑ１をオフするとトランスＴｒの１次巻線側の電流はＱ２のダイオード，Ｃｃのルートで環流する。このときＱ２をターンオンさせるとＺＶＳが成立する。Ｑ２をオンして１次巻線側の環流電流がゼロになるとその後、環流電流が反転し、Ｃｃ，Ｑ２，トランスＴｒの１次巻線のルートで流れる。このときＱ２をオフするとＱ１のダイオード，トランスＴｒの１次巻線，Ｃｉｎのルートで電流が流れる。このときＱ１をターンオンさせるとＺＶＳが成立する。
【０１１４】
また、図１５の回路の制御は図８の制御系によって行われるが、充電回路の制御系を分離しているので、図１０，図１１の回路と同様に、アンプ２０ｄとスイッチ１９ｂは不要である。
【０１１５】
本実施の形態においても入力電圧のゼロクロス付近における出力電圧補償制御が可能である。また、瞬停時には停電検出器２１の停電検出によりアンプ２０ａとアンプ２０ｃによる入力電流の波形制御を停止し、アンプ２０ｂによる出力電圧制御を行ってＣｄｃに充電した電荷をトランスＴｒを通して放電し、出力電圧の低下を補償することが可能である。
【０１１６】
補償するための電力は充電回路１７によりＣｄｃに蓄えられるが、このエネルギーは主回路が変換する電気エネルギー全体の数％であることから、充電回路１７のトランスは絶縁トランス９に対して非常に小さくてよく、トランスの高さも低く抑えられる。
【０１１７】
なお、本実施の形態において用いているフォワードコンバータは入力電流の低電圧位相において電流を引き込む能力が低いため、フライバックコンバータよりも導通角が狭くなるが、トランスＴｒの２次巻線側に対する１次巻線側の巻き数比を下げることにより、導通角を広げることができる。
【０１１８】
その他、本発明によれば、フォワードコンバータを他の方式のコンバータに置き換えても同様な効果を得ることができる。
【０１１９】
＜第８の実施の形態＞
次に、本発明の第８の実施の形態を図１６と図１７を用いて説明する。図１６は本発明のスイッチング電源基板を上から見た図を示している。この基板の回路図は図１１と同じである。また、図１７は映像表示装置である薄型テレビに図１６の基板を実装した時の形態を示している。
【０１２０】
図１６において、図１１の回路図と同じ構成要素には同じ記号を付与している。図１６において、電源基板３２は面実装基板であり、電源基板３２は図１７に示すように、図面の上側がパネルの上向きになるように実装される。
【０１２１】
電源基板３２の下部には入力コネクタ３０があり、その近くにダイオードブリッジ２と充電回路１７，パワーＭＯＳＦＥＴ５ａ（Ｑ１），パワーＭＯＳＦＥＴ５ｂ（Ｑ２），パワーＭＯＳＦＥＴ５ｃ（Ｑ３），ダイオード１０ｂ（Ｄ２）と入力コンデンサ１６が配置される。このうち、発熱部品であるダイオードブリッジ２とパワーＭＯＳＦＥＴ５ａ，５ｂは放熱のために厚さ１〜２mmのアルミ板３１の上に取り付けられる。Ｑ３とＤ２はほとんど発熱しないため基板に直に実装される。電源基板３２の中央付近にはコンデンサ４が数個に分けて並べて実装される。また、コンデンサ８が実装される。電源基板３２のコンデンサ実装位置の上側には絶縁トランス９，９ａ，９ｂが並べて実装される。電源基板３２においては、絶縁トランス９，９ａ，９ｂの上部が２次巻線側となっており、このエリアにはダイオード１０ａ，１０ｆ，１０ｇが実装される。これらのダイオード１０ａ，１０ｆ，１０ｇはアルミ板３１とは別のアルミ板３１ａに取り付けて電源基板３２に実装される。ダイオード１０ａ，１０ｆ，１０ｇの近傍には出力平滑コンデンサ１１が数個に分けて並べて実装される。電源基板３２の最上部の縁には出力コネクタ４０ａ，４０ｂ，４０ｃが実装される。また、このように電源基板３２上に電子部品を実装することで、電源基板３２の高さが６mm以上１０mm以下のような薄型化を実現することができる。
【０１２２】
次に図１７を説明する。図１７の中央には画像を表示する表示パネル（液晶パネル）と、ＬＥＤなどの光源を有し、その表示パネルに光を出射する照明装置（バックライト）とを有する映像表示装置である薄型液晶テレビセットを背面から見た図、下側には上から見た図、右側には真横から見た図を記載している。
【０１２３】
電源基板３２を有するスイッチング電源装置は、照明装置に対して表示パネルとは反対側に配置され、表示パネルに電源を供給する。このスイッチング電源装置の構成については、上述した各実施の形態に記載されたものを適用する。
【０１２４】
背面から見た図においてはセットの背面カバーをはずした状態で記載しており、３つの支柱３４ａ，３４ｂ，３４ｃが形成されている。電源基板３２は中央と右側にある支柱３４ｂと３４ｃの間に実装される。液晶パネル３３には電源ケーブル３８が入力され、電源基板３２の下方に実装されているフィルタ基板３９に接続される。フィルタ基板３９からの出力ケーブルは電源基板３２の入力コネクタ３０に接続される。電源基板３２の出力コネクタ４０ａ，４０ｂ，４０ｃはそれぞれＬＥＤドライバ基板３５ｂ，ＬＥＤドライバ基板３５ａ，回路基板３６に接続される。ＬＥＤドライバ基板では、スイッチング電源装置の電源基板３２から出力した２４Ｖを入力し、ＬＥＤバックライトの点灯に必要な電圧に昇圧あるいは降圧するコンバータを搭載した基板であり、ＬＥＤに流れる電流を制御することにより、ＬＥＤの輝度を調整することが可能である。ＬＥＤバックライト自体は電源基板３２や回路基板３６などと液晶パネルの間にあり、１０mm前後の厚さである。
【０１２５】
なお、Ｔ−ｃｏｎ（タイミングコントローラ）基板３７については、回路基板３６に入力した電源を回路基板において必要な電圧に変換した上で供給される。
【０１２６】
図１７に示したように、厚さ１０mm未満のスイッチング電源基板３２を液晶パネルを用いたテレビジョン装置あるいは画像モニタ装置のパネル部の背面に実装することと、ＬＥＤドライバにより駆動される１０〜２０mmの厚さのＬＥＤバックライトを用いることにより、パネル部のセット厚みを２０mm以上３０mm以下に薄型化することが可能になる。
【０１２７】
また、電源基板３２とＬＥＤドライバ基板３５ａ，３５ｂは、これらを統合して同一基板上に形成するとともに、電源の制御回路とＬＥＤの制御回路を１つのＦＰＧＡやＤＳＰ、あるいはマイコンに集約することも可能である。この場合には制御回路の実装面積が縮小し、基板間を接続するケーブルやコネクタが不要となる。これによりコネクタ部での結線作業に必要だった余分な空間が不要になることから、セット厚みの薄型化に効果がある。
【０１２８】
また、バックライトとしてＬＥＤではなく、ＣＣＦＬ，ＦＦＥＬ，ＨＣＦＬといった陰極管を用いる場合においては、ＬＥＤドライバ３５ａ，３５ｂの代わりにインバータが必要となるが、このインバータを電源基板３２と同じ基板上に形成し、電源の制御回路とバックライトインバータの制御回路を１つのＦＰＧＡやＤＳＰ、あるいはマイコンに集約することも可能である。これもセット厚みの薄型化のためには効果がある。
【０１２９】
以上、各実施例の本発明によれば、絶縁トランスの高さを５mm〜９mmに薄型化できる。これらにより、電源基板の高さを１０mm以下かつ６mm以上にでき、この薄型スイッチング電源基板を表示パネルの背面に実装することにより、表示パネル部の最大厚みが３０mm以下２０mm以上の表示装置を実現できる。液晶テレビやプラズマテレビなどに適用すれば、壁掛け，壁寄せなどユーザの要求に合わせた室内レイアウトが可能になる。
【符号の説明】
【０１３０】
１ 商用交流
２ ダイオードブリッジ
３，３ａ チョークコイル
４，８ コンデンサ
５ａ，５ｂ，５ｃ，５ｄ パワーＭＯＳＦＥＴ
９，９ａ，９ｂ 絶縁トランス
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ，１０ｉ ダイオード
１１，１１ａ 出力平滑コンデンサ
１２，１２ａ 負荷
１３ 入力電圧波形
１４ 入力電流
１５ トランス
１６ 入力コンデンサ
１７ 充電回路
１８ インテリジェントパワーデバイス
１９ａ，１９ｂ スイッチ
２０ａ，２０ｂ，２０ｃ，２０ｄ アンプ
２１ 停電検出器
２２ 乗算器
２３ 減算器
２４ コンパレータ
２５ 三角波発生器
２６ 一次遅れ回路
２７ａ，２７ｂ ＰＷＭコンパレータ
２８ ＮＯＴ回路
２９ａ，２９ｂ，２９ｃ ドライバ
３０ 入力コネクタ
３１，３１ａ アルミ板
３２ 電源基板
３３ 液晶パネル
３４ａ，３４ｂ，３４ｃ 支柱
３５ａ，３５ｂ ＬＥＤドライバ基板
３６ 回路基板
３７ Ｔ−ｃｏｎ（タイミングコントローラ）基板
３８ 電源ケーブル
３９ フィルタ基板
４０ａ，４０ｂ，４０ｃ 出力コネクタ
【技術分野】
【０００１】
本発明は、交流と絶縁された直流出力を得るスイッチング電源装置及びそれを搭載した映像表示装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置は、商用交流電源から整流・平滑を行って直流を得るために、ダイオードブリッジと平滑コンデンサを用いる構成が最も単純であるが、この構成では、電源電圧のピーク付近にしか入力電流が通流しない、いわゆるコンデンサインプット形の整流回路となり、力率の低下や入力高調波の増大をもたらす。入力高調波の問題は国際規格で規制され、入力電力に応じた対策が必要となっている。この動きに対し、さまざまな力率改善（ＰＦＣ：Power Factor Correction）コンバータ、あるいは高力率コンバータと称するコンバータが提案されている。
【０００３】
このうち最も一般的な回路は昇圧形ＰＦＣコンバータと称する回路方式であり、これは交流を整流ダイオードブリッジの正極側と負極側の間にコイルとスイッチの直列回路を接続し、コイルとスイッチの接続点に昇圧ダイオードのアノード側を接続し、昇圧ダイオードのカソード側を出力平滑コンデンサの高電圧側に接続し、出力平滑コンデンサの低電圧側とダイオードブリッジの負極側を接続した構成の回路である。しかし、このＰＦＣコンバータは絶縁機能を持たず、また昇圧型であることから、直流２４Ｖや１２Ｖといった電圧を得るためには、ＰＦＣコンバータの後段に絶縁トランスを有する絶縁型ＤＣ−ＤＣコンバータを接続し、所望の直流電圧を得ている。従来のこのような構成では直流電圧を得るまでに変換回路を通過することから、総合変換効率が低く、省エネルギーの観点で課題があった。
【０００４】
これに対して、非特許文献１に示された一段方式アクティブクランプ力率改善コンバータなど、１つのコンバータにＰＦＣ機能と絶縁機能，出力電圧安定化機能を併せ持たせたスイッチング電源装置が発表されている。
【０００５】
このスイッチング電源装置は、アクティブクランプ方式のフライバックコンバータをベースとし、商用交流を整流するダイオードブリッジの直流側にコイルを備え、このコイルの電流を不連続モードで動作させることにより力率改善動作を行う。このほかにも、ＰＦＣ機能を持つ絶縁型コンバータはさまざまな種類の回路が提案されている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】社団法人 電子情報通信学会「一段方式アクティブクランプ力率改善コンバータ」信学技報EE2002-83（2003-02）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の一段方式アクティブクランプ力率改善コンバータにおいては、トランス１次側に平滑コンデンサを有しており、主スイッチング素子のオフ時にこのコンデンサ電圧とアクティブクランプコンデンサの電圧の合計が印加される構成になっている。これは、一般的なＰＦＣコンバータとクランプ回路付きのフライバックコンバータ、あるいは、ＰＦＣコンバータとクランプ回路付きのフォワードコンバータによる２段コンバータ構成、などにおいても同様であり、主スイッチング素子にはＰＦＣコンバータの出力電圧と主スイッチング素子ターンオフ時の跳ね上がり電圧をクランプするクランプコンデンサの電圧の合計が印加される。
【０００８】
このように、スイッチング素子のターンオフ時に印加される電圧が高くなることは、スイッチング素子のターンオフ損失の増加やスイッチング素子の高耐圧化につながるため、ターンオフ時の印加電圧を如何にして低下させるスイッチング電源装置を提供できるかが課題である。
【０００９】
ここで、１次側平滑コンデンサは、瞬停補償機能、すなわち不意に入力電圧が低下した際に出力電圧の変動を一定の時間だけ抑制する機能を担っている。この時間は２０ms程度であることが多いが、用途によって数１００msの期間の補償が必要される場合もある。瞬停補償時間を確保するためにはコンデンサの容量を増加させるか、コンデンサの充電電圧を高めるかのいずれかが必要になるが、前者はコンデンサの実装体積の増加やコストの増加を招くため実現性が厳しく、後者を選択することになる。しかし、このことはスイッチング素子のターンオフ損失増加につながる。
【００１０】
また、このスイッチング電源装置を液晶表示装置などの表示デバイスに搭載した場合、例えば、液晶テレビに代表される薄型テレビは、快適な生活空間を確保するために、設置場所を取らない壁掛け型や壁寄せ型の重要性がますます増加してきており、テレビセットの厚さを３０mm以下にすることが求められている。このような超薄型テレビの実現のためには、テレビセットに内蔵されるスイッチング電源基板は１０mmを切ることが必要である。これを実現するためにはスイッチング電源装置の搭載部品の薄型化が必要となるが、電源の起動時における突入防止回路に用いられるリレーとセメント抵抗は薄型化が困難となっている。
【００１１】
本発明の主な目的は、１段構成の絶縁型コンバータによるスイッチング電源において、スイッチング素子のスイッチング損失を低減して、電源効率を向上させ、且つ、厚さ１０mm以下の薄型化を図ることである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明は、商用交流を入力して絶縁された直流を出力するスイッチング電源装置において、商用交流を整流する整流手段と、１次巻線と２次巻線を持つ絶縁トランスと、絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、絶縁トランスの１次巻線の両端に接続された第２のスイッチング素子と、絶縁トランスの１次巻線の両端に接続され、第２のスイッチング素子と直列に接続された第１のコンデンサと、整流手段と並列に接続された第３のスイッチング素子と、整流手段と並列に接続され、第３のスイッチング素子と直列に接続された第２のコンデンサと、商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、停電検出手段で停電が検出された場合、第３のスイッチング素子を制御して、予め第２のコンデンサに蓄積した電荷を絶縁トランスを介して絶縁された直流出力側に放電させる構成とする。
【００１３】
また、商用交流を整流する整流手段と、１次巻線と２次巻線を持つ絶縁トランスと、絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、絶縁トランスの１次巻線の両端に接続され、それぞれドレイン同士で接続された第２のスイッチング素子及び第３のスイッチング素子と、第２のスイッチング素子及び第３のスイッチング素子間の接続点と第１のスイッチング素子のソースに接続されたコンデンサと、商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、停電検出手段で停電が検出された場合、第３のスイッチング素子を制御して、予めコンデンサに蓄積した電荷を絶縁トランスを介して絶縁された直流出力側に放電させる構成とする。
【発明の効果】
【００１４】
１段構成の絶縁型コンバータによるスイッチング電源において、スイッチング素子のスイッチング損失を低減して、電源効率を向上でき、且つ、厚さ１０mm以下の薄型化を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係るスイッチング電源装置の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態の制御回路ブロックを示す図である。
【図３】本発明に係るスイッチング電源装置のＡＣ健全時における動作モードを説明する図である。
【図４】本発明に係るスイッチング電源装置の停電時における動作モードを説明する図である。
【図５】本発明に係るスイッチング電源装置のスイッチング周期における各部波形を示す図である。
【図６】本発明の第１の実施の形態の停電発生前後の各部波形を示す図である。
【図７】本発明に係るスイッチング電源装置の第２の実施の形態を示す回路図である。
【図８】本発明の第２の実施の形態の制御回路ブロックを示す図である。
【図９】本発明の第２の実施の形態の停電発生前後の各部波形を示す図である。
【図１０】本発明に係るスイッチング電源装置の第３の実施の形態を示す回路図である。
【図１１】本発明に係るスイッチング電源装置の第４の実施の形態を示す回路図である。
【図１２】本発明の第４の実施の形態の充電器の一回路例を示す図である。
【図１３】本発明に係るスイッチング電源装置の第５の実施の形態を示す回路図である。
【図１４】本発明に係るスイッチング電源装置の第６の実施の形態を示す回路図である。
【図１５】本発明に係るスイッチング電源装置の第７の実施の形態を示す回路図である。
【図１６】本発明に係るスイッチング電源基板の一実装図を示す図である。
【図１７】本発明のスイッチング電源装置を搭載した薄型テレビセット背面の一回路実装を示す図である。
【発明を実施するための形態】
【００１６】
本発明では、力率改善制御と絶縁機能，出力電圧安定化制御機能を有する１段方式スイッチング電源において、高効率かつ小型薄型化に好適な方式を提供し、液晶テレビ，プラズマテレビのセット厚みの薄型化に貢献する。
【００１７】
＜第１の実施の形態＞
本発明の第１の実施の形態につき、図１〜図６を用いて説明する。
【００１８】
図１は本発明の電源装置であるスイッチング電源装置の第１の実施の形態を示す回路図である。以下図１の構成を説明する。スイッチング電源装置は、商用交流を入力して絶縁された直流を出力するものである。
【００１９】
商用交流１は、その商用交流１を整流する整流手段であるダイオードブリッジ２を介して入力電圧波形１３の全波整流波形となる。ダイオードブリッジ２の直流側の正負端子間には入力コンデンサ１６が接続される。入力コンデンサ１６はフィルタ用であり、容量は数μＦである。ダイオードブリッジ２と入力コンデンサ１６との間の電流を入力電流１４として採取している。また、この入力コンデンサ１６に並列に、スイッチング手段であるパワーＭＯＳＦＥＴ５ｃとコンデンサ４の直列対が接続される。スイッチング手段であるパワーＭＯＳＦＥＴ５ｃはＮチャンネルパワーＭＯＳＦＥＴであり、ソースが正側、ドレインがコンデンサ４に接続され、コンデンサ４の放電を阻止する向きとなっている。コンデンサ４は瞬停補償用コンデンサであり、その容量は瞬停補償時間により変わるが、１００μＦ〜１０００μＦ程度を想定する。
【００２０】
また、少なくとも１次巻線と２次巻線を持つ絶縁トランス９の１次巻線とスイッチング手段であるパワーＭＯＳＦＥＴ５ａの直列対が入力コンデンサ１６と並列に接続される。このとき、１次巻線の巻き始めは入力コンデンサ１６の正側と接続される。さらに、コンデンサ８とスイッチング素子のパワーＭＯＳＦＥＴ５ｂの直列対がトランスの１次巻線の両端に接続される。このとき、パワーＭＯＳＦＥＴ５ａのドレインとパワーＭＯＳＦＥＴ５ｂのソースが接続される。つまり、スイッチング素子であるパワーＭＯＳＦＥＴ５ａ（Ｑ１）は、絶縁トランス９の１次巻線と直列に接続され、スイッチング素子であるパワーＭＯＳＦＥＴ５ｂ（Ｑ２）は、絶縁トランス９の１次巻線の両端に接続され、スイッチング素子であるパワーＭＯＳＦＥＴ５ｃ（Ｑ３）は、整流手段であるダイオードブリッジ２と並列に接続され、コンデンサ４（Ｃｄｃ）は、ダイオードブリッジ２と並列に接続され、パワーＭＯＳＦＥＴ５ｃ（Ｑ３）と直列に接続され、コンデンサ８（Ｃｃ）は、絶縁トランス９の１次巻線の両端に接続され、且つパワーＭＯＳＦＥＴ５ｂ（Ｑ２）と直列に接続されている。
【００２１】
絶縁トランス９の２次巻線の一方端側である巻き終わり側にはダイオード１０ａ（Ｄ１）のアノードが接続され、ダイオード１０ａのカソードと２次巻線の他方端側である巻き始めの間にコンデンサである出力平滑コンデンサ１１（Ｃｏ）が接続される。出力平滑コンデンサ１１には負荷１２が接続される。負荷１２への供給電圧は２４Ｖであるが、負荷１２は実際には液晶テレビのバックライト，論理回路，チューナなどを想定しており、それぞれインバータやＤＣ−ＤＣコンバータを介して負荷に接続される。このため、出力電圧２４Ｖの精度は負荷が直接接続される構成よりも緩く設定することが可能であり、本実施の形態における精度は±１０％程度である。
【００２２】
次に、図２の構成を説明する。図２は、図１のスイッチング電源装置における制御回路の一ブロックを示す図である。
【００２３】
入力電圧Ｖｉｎは交流電源（商用交流１）の電圧であり、これが商用交流１の停電を検出する停電検出手段の停電検出器２１に入力される。停電検出器２１の出力は一次遅れ回路２６とスイッチ１９ａに接続される。一次遅れ回路２６の出力はＰＷＭコンパレータ２７ｂの正入力に入力される。ＰＷＭコンパレータ２７ｂの負入力には三角波発生器２５が接続される。ＰＷＭコンパレータ２７ｂの出力はドライバ２９ｃに入力され、ドライバ２９ｃの出力はＱ３、すなわちスイッチング素子のパワーＭＯＳＦＥＴ５ｃのゲートに接続される。出力電圧Ｖｏｕｔは、アンプ２０ａおよびアンプ２０ｂの反転入力に接続される。アンプ２０ａおよびアンプ２０ｂの非反転入力には出力電圧指令値が入力される。アンプ２０ａの出力は乗算器２２に接続される。乗算器２２には入力電圧波形１３も入力される。そして乗算器２２の出力はアンプ２０ｃの非反転入力に接続される。アンプ２０ｃの反転入力には入力電流１４が入力される。アンプ２０ｃの出力はスイッチ１９ａの一方に接続される。一方アンプ２０ｂの出力はスイッチ１９ａのもう一方に接続される。スイッチ１９ａはＰＷＭコンパレータ２７ａの正入力に接続される。このＰＷＭコンパレータ２７ａの負入力には三角波発生器２５が接続される。ＰＷＭコンパレータ２７ａの出力はドライバ２９ａを介してＱ１、すなわちスイッチング素子のパワーＭＯＳＦＥＴ５ａのゲートに接続される。また、ＰＷＭコンパレータ２７ａの出力はＮＯＴ回路２８，ドライバ２９ｂを介してＱ２、すなわちスイッチング素子のパワーＭＯＳＦＥＴ５ｂのゲートに接続される。
【００２４】
本発明は、停電検出器２１が停電を検出した際に、Ｑ３を制御して、予めＣｄｃに蓄積した電荷を絶縁トランス９を介して絶縁された直流出力側に放電させる。また停電を検出した際に、Ｑ３を制御するパルス信号はＱ１に同期させるとともに、そのパルス信号の幅は徐々に拡大するものとする。
【００２５】
次に、図１の回路の基本的なスイッチング周期毎の動作について図３を用いて説明する。
【００２６】
図３（ａ）はＱ１（パワーＭＯＳＦＥＴ５ａ）をオンしたときの電流の流れを模式的にあらわした図であり、入力コンデンサ１６をＣｉｎという名称の可変電圧源で記載している。Ｑ１がオンすると、電流はＣｉｎからトランスＴｒの１次巻線を介してＱ１に流れる。このときトランスＴｒは励磁されるが、２次巻線側には電力は伝達されず、Ｃｏ、すなわち出力平滑コンデンサ１１から負荷に放電される。
【００２７】
次に、図３（ｂ）でＱ１がターンオフすると、トランスＴｒの１次巻線側に流れる電流はＱ２（パワーＭＯＳＦＥＴ５ｂ）のダイオードを介してＣｃ、すなわちコンデンサ８に流れる。このときＣｃはＱ１の電圧上昇をクランプする役割を持つ。また、このとき励磁エネルギーがＤ１、すなわちダイオード１０ａを通してトランスＴｒの２次巻線から放出され、Ｃｏ（出力平滑コンデンサ１１）と負荷１２に電流が流れる。
【００２８】
図３（ｂ）の状態でＱ２をターンオンすると、Ｑ２には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。そして図３（ｃ）において電流が逆転し、ＣｃからＱ２，トランスＴｒの１次巻線を通るルートで電流が流れる。
【００２９】
このとき図３（ｄ）でＱ２をターンオフすると、Ｑ１のダイオードが導通し、Ｑ１からトランスＴｒの１次巻線側，Ｃｉｎというルートで電流が流れる。
【００３０】
このときＱ１をターンオンすると、Ｑ１には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。
【００３１】
次に、図４において、停電発生時のスイッチング動作について図４を用いて説明する。
【００３２】
図４（ａ）では図３（ａ）と異なり、Ｑ３がオンしている。一方、停電時はダイオードブリッジ２が逆バイアスとなり、入力コンデンサ１６（Ｃｉｎ）はコンデンサ４（Ｃｄｃ）と同じ電圧となる。Ｑ１がオンすると、ＣｄｃからＱ３を介してトランスＴｒの１次巻線側、Ｑ１に電流が流れトランスＴｒの１次巻線を励磁する。次に図４（ｂ）でＱ１がターンオフすると、トランス１次側電流はＱ２のダイオードを介してＣｃ、すなわちコンデンサ８に流れる。このときＣｃはＱ１の電圧上昇をクランプする役割を持つ。また、このとき励磁エネルギーがＤ１、すなわちダイオード１０ａを通してトランスＴｒの２次巻線側から放出され、Ｃｏと負荷に電流が流れる。
【００３３】
図４（ｂ）の状態でＱ２をターンオンすると、Ｑ２には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。そして図４（ｃ）において電流が逆転し、ＣｃからＱ２，トランスＴｒの１次巻線側を通るルートで電流が流れる。
【００３４】
このとき図４（ｄ）でＱ２をターンオフすると、Ｑ１のダイオードが導通し、Ｑ１からトランスＴｒの１次巻線側，Ｑ３，Ｃｄｃというルートで電流が流れる。
【００３５】
このときＱ１をターンオンすると、Ｑ１には電圧が印加されていないためＺＶＳ（セロボルトスイッチング）ターンオンが達成できる。
【００３６】
図３で説明した内容を各部波形として図５に示す。
【００３７】
図５の条件は、入力がＡＣ１００Ｖｒｍｓ、瞬時電圧は１４１Ｖ、出力は２４Ｖ／１８０Ｗ負荷時である。Ｑ１ゲート，Ｑ２ゲートの波形に対する、Ｑ１の電圧波形ＶＱ１，Ｑ１の電流波形ＩＱ１，Ｑ２の電圧波形ＶＱ２，Ｑ２の電流波形ＩＱ２，ダイオードＤ１の電流波形ＩＤ１の波形が記されている。
【００３８】
図５のＱ１の電流波形ＩＱ１はターンオン時に負値からスタートしており、ＺＶＳターンオンが確認できる。Ｑ２の電流波形ＩＱ２についても同様であり、ＺＶＳターンオンとなっている。また、Ｑ１，Ｑ２のターンオフ時にそれぞれの素子に印加される電圧ＶＱ１，ＶＱ２は、それぞれ約２８０Ｖである。
【００３９】
次に図６には、商用健全時と瞬停発生時の各部の波形を示す。まずこの波形の前半部における商用健全時の力率改善動作について述べる。入力電圧はＡＣ１００Ｖの場合、約１４１Ｖをピークとする正弦波電圧波形となる。
【００４０】
図２に示す制御系では、まず、出力電圧Ｖｏｕｔと出力電圧指令値との誤差をアンプ２０ａで増幅した値を算出する。そして、この値と、入力電圧波形１３とを乗算器２２で積算する。積算結果は入力電流指令値としてアンプ２０ｃに入力される。このとき、アンプ２０ｂにおいても出力電圧Ｖｏｕｔと出力電圧指令値との誤差が演算されるが、商用健全時においては、図６に示すように停電検出器２１の出力はＬｏｗであるため、スイッチ１９ａはアンプ２０ｃ側に接続されており、アンプ２０ｃの出力がＰＷＭコンパレータ２７ａに入力される。ＰＷＭコンパレータ２７ａによりアンプ２０ｃの出力に応じたパルス幅が得られ、このパルスがドライバ２９ａを介してＱ１に伝達されスイッチング駆動される。
【００４１】
また、Ｑ２はＮＯＴ回路２８とドライバ２９ｂによりＱ１と相補動作を実現する。なお、デッドタイムはドライバの２９ａ，２９ｂの中に設けている。商用健全時においては、停電検出器２１の出力はＬｏｗであるためＰＷＭコンパレータ２７ｂの正入力はゼロであり、Ｑ３は駆動されずオフ状態である。この制御系により、入力電流１４が正弦波状になるようにＱ１を制御することができる。
【００４２】
Ｑ１のＰＷＭパルス幅の時比率（Ｄｕｔｙ）は、図６に示すように、入力正弦波のゼロクロス付近で最大となり、ピーク付近で減少する波形となる。Ｑ１オフ時の印加電圧は、ＣｉｎとＣｃの電圧の合計となる。Ｃｃの電圧は約１４０Ｖであるため、ゼロクロス付近で１４０Ｖ、ピーク付近で約２８０Ｖである。一方、ＣｄｃについてはＱ３がオフしているため放電経路はなく、電源起動時に印加されるピーク電圧１４１ＶにＱ１，Ｑ２のスイッチングによる電圧跳ね上がり分を加えた約１５５Ｖが印加されている。なお、この電圧は配線パターンやトランスの構造，Ｑ１，Ｑ２，Ｃｄｃの実装位置などにより変化する。
【００４３】
出力電圧Ｖｏｕｔは商用交流の２倍の周波数リプルを持ち、電圧精度は２４Ｖ±１０％以下程度である。この出力電圧Ｖｏｕｔの精度と入力電流Ｉｉｎ波形の歪率とはトレードオフ関係がある。本発明においては、２４Ｖ出力の後段にインバータやコンバータを接続する構成のため、±１０％程度の出力電圧変動を許容し、入力力率改善制御に重みを置いている。
【００４４】
次に、停電発生時について述べる。停電が発生すると、図２の停電検出器２１の出力がＨｉｇｈに変化し、一次遅れ回路２６を経て接続されるＰＷＭコンパレータ２７ｂの正入力が徐々に増加する。この動きにしたがって、Ｑ３には駆動パルスが与えられるが、このパルスはＱ１と同期しており、徐々にそのＤｕｔｙが増加する。一方、停電検出器２１の反転によりスイッチ１９ａはアンプ２０ｂに切り替わる。アンプ２０ｂはアンプ２０ａと同様に出力電圧の誤差増幅を行うが、カットオフ周波数が異なり、２０ｂの方が高周波帯域でのゲインが高い。スイッチ１９ａがアンプ２０ｂに切り替わることにより、アンプ２０ｃによる入力電流の波形制御は無視され、出力電圧制御系のみに切り替わる。
【００４５】
なお、図２に示す制御回路ブロック図は、デジタル制御で実現することも可能であり、その場合にはアンプ２０ａ，２０ｂを１つの制御系にまとめてゲインを変えることで同様の制御を実現できる。
【００４６】
停電発生時においては、図４で述べたようにＣｄｃの電圧がトランスＴｒに印加され、出力電圧制御のみの制御系によりＤＣ−ＤＣコンバータとして動作する。動作にともない、Ｃｄｃの電圧は徐々に低下するため、Ｑ１のＤｕｔｙはそれを補償するために増加し、これにより出力電圧は一定に保つことができる。
【００４７】
停電発生時にＱ１に印加される電圧は、Ｃｄｃの電圧＋Ｃｃの電圧であり、初期値は２９５Ｖで、放電に伴って徐々に低下する。
【００４８】
停電発生が短時間で終了し復電した場合には停電検出器２１の出力がＬｏｗに反転し、商用健全時の制御系に戻り、入力電流Ｉｉｎ波形制御が再開される。
【００４９】
つまり、スイッチング電源回路の制御回路は、商用交流１の入力電流波形を正弦波形に制御すると共に、出力電圧を一定電圧に制御する第１の制御系と、商用交流１の入力電流波形の制御に関係なく、出力電圧を一定電圧に制御する第２の制御系と、を有し、商用交流の健全時には第１の制御系により制御し、停電時には第２の制御系に切り替えて制御する。
【００５０】
なお、停電検出器２１は、商用交流１の入力電圧Ｖｉｎの瞬時値の絶対値が予め定めた値以下に低下したとき、または絶縁トランス９で絶縁された直流出力の電圧が予め定めた値以下に低下したときに、停電を検出してもよい。
【００５１】
図１に示したトランスＴｒは１出力であるが、一般的なフライバックコンバータと同様に２次巻線を複数組巻回して電圧の異なる複数の出力を得ることができる。また、その出力をＱ１，Ｑ２，Ｑ３の駆動電源に使うことが可能である。また、Ｑ２，Ｑ３にはＰチャンネル型のパワーＭＯＳＦＥＴを用いてもよい。
【００５２】
なお、入力電圧１００Ｖの例を示したが、２００Ｖ系を入力することも可能であり、ワールドワイド電圧入力への対応が可能である。
【００５３】
このように、本発明においては、フライバックコンバータに力率改善制御系として入力波形制御機能を持たせるとともに、停電補償用コンデンサをスイッチで分離し、定常時にスイッチング素子にかかる電圧が入力電圧の瞬時値に応じた値になるようにした。これにより、Ｑ１，Ｑ２のターンオフ時のスイッチング損失を抑制できる。なお、Ｑ１，Ｑ２はＺＶＳターンオンができることから、ターンオン，ターンオフ時ともにスイッチング損失を抑制でき、高効率化を図ることができる。
【００５４】
また、高調波抑制機能と瞬停補償機能を有していることから、必要な平滑コンデンサ容量を最低限にすることができ、スイッチング電源装置の実装体積を低減し、電源の出力密度を増加することができる。さらに、本発明のスイッチング電源装置には初期充電機能を持たせることが可能であり、従来は必要であった突入防止回路を削除することができる。初期充電機能は、たとえば後述する図１１の充電回路１７とダイオード１０ｂ（Ｄ２）を追加することで実現が可能である。
【００５５】
なお、スイッチング素子として本実施の形態ではパワーＭＯＳＦＥＴを用いたが、電流容量，電圧の条件によってはＩＧＢＴを用いても良い。また、ダイオードを含め、ＳｉＣを素材としたパワーデバイスを用いることも好適である。
【００５６】
＜第２の実施の形態＞
次に、本発明の第２の実施の形態を図７〜図９を用いて説明する。図７は本発明のスイッチング電源装置の主回路部を示し、図８はその制御回路、図９は各部の波形を示している。図７〜図９において、図１から図６と同じ構成要素には同じ記号を付与している。
【００５７】
図７が図１の主回路部と異なる点は、ダイオードブリッジ２の直流側とＱ３（パワーＭＯＳＦＥＴ５ｃ），Ｃｄｃ（コンデンサ４）の直列対の間に、Ｃｄｃを充電する充電手段のチョークコイル３（Ｌ１）を接続したことである。なお、入力コンデンサ１６は取り付けていないが、ダイオードブリッジ２とチョークコイル３の間に取り付けてもよい。
【００５８】
次に図８の構成を説明する。図８は、図７の主回路の制御回路である。図８が図２と異なる点は、アンプ２０ｄ，スイッチ１９ｂ，減算器２３，コンパレータ２４を追加している点である。アンプ２０ｄはＣｄｃ電圧を反転入力に接続し、ＶＤＣ指令値を非反転入力に接続する。アンプ２０ｄの出力はスイッチ１９ｄを介して減算器２３の負入力に接続される。スイッチ１９ｄは停電検出器２１の出力により制御される。減算器２３の正入力にはアンプ２０ｂの出力が接続される。減算器２３の出力はコンパレータ２４の正入力に接続される。コンパレータ２４の負入力には入力電圧波形１３が入力される。
【００５９】
次に、図９の各部波形に従い、本実施の形態の動作を説明する。
【００６０】
まず、図７の主回路動作が図１の回路動作と異なる点は、充電手段であるチョークコイル３を設けたことで、これによりＣｄｃを充電する機能を持っていることと、Ｃｄｃに充電された電荷を入力電圧Ｖｉｎのゼロクロス時に放電して出力電圧の低下を補償する機能を有していることである。
【００６１】
商用交流の健全時には入力電圧Ｖｉｎは正弦波となる。Ｑ１がオンするとダイオードブリッジ２，チョークコイル３（Ｌ１），トランスＴｒの１次巻線，Ｑ１のルートで電流が流れる。このときトランスＴｒの１次巻線とともに、Ｌ１にも励磁エネルギーが蓄積される。Ｑ１をターンオフすると、トランスＴｒの１次巻線を流れていた電流はＱ２のダイオードを通してコンデンサ８（Ｃｃ）に流れ、Ｃｃを充電する。このとき、ダイオード１０ａ（Ｄ１）が導通し、トランスＴｒの２次巻線から出力平滑コンデンサ１１（Ｃｏ）に電流が流れる。
【００６２】
一方、Ｌ１を流れていた電流はＱ３のダイオードを通してＣｄｃに流れ、Ｃｄｃを充電する。この状態でＱ２にゲート電圧を与えると、ＺＶＳターンオンが達成できる。Ｑ２がターンオンすると、Ｃｃに蓄積された電荷がトランスの１次巻線を逆方向に流れる。この状態でＱ２をターンオフさせるとＱ１のダイオードからトランス１次巻線，Ｑ３のダイオードを介してＣｄｃに電流が流れる。このときにＱ１にゲートを与えればＱ１はＺＶＳターンオンする。
【００６３】
つまり、Ｑ１のオン時に、チョークコイル３と絶縁トランス９の１次巻線とＱ１の直列回路を形成し、Ｑ１のオフ時に、チョークコイル３に蓄積されたエネルギーがＱ２を通してＣｄｃに蓄積して充電される。
【００６４】
なお、チョークコイル３は、絶縁トランス９と同一の磁気回路に巻回して形成してもよい。
【００６５】
図８の制御系の動作を説明する。商用健全時において、Ｑ１，Ｑ２の制御方法は第１の実施の形態と同様である。
【００６６】
Ｃｄｃの電圧はアンプ２０ｄに入力され、ＶＤＣ指令値と比較されて、その誤差がアンプ２０ｄで増幅され、減算器２３に出力される。停電検出器２１の出力はＬｏｗでありスイッチ１９ｂはＯＮ状態である。
【００６７】
一方、出力電圧指令値と出力電圧Ｖｏｕｔはアンプ２０ｂで比較され、誤差増幅される。この出力が減算器２３に入力され、減算器２３では出力電圧の誤差成分とＣｄｃ電圧の誤差成分が合算される。すなわち、Ｃｄｃ電圧が上昇するほど、出力電圧が低下するほど、減算器２３の出力レベルは上昇する。コンパレータ２４では入力電圧Ｖｉｎのレベルと減算器２３の出力レベルを比較する。この結果、入力電圧瞬時値の低いゼロクロス付近のみ、コンパレータ２４はＨｉｇｈ出力を出すことになる。この出力は、１次遅れ回路２６により遅延を持ってＰＷＭコンパレータ２７ｂに伝達され、Ｑ３のゲートを駆動する信号に変換される。
【００６８】
図９に示すように、Ｑ３のＤｕｔｙは入力電圧Ｖｉｎのゼロクロス付近で三角形状となる。このとき、Ｃｄｃの電荷がＱ３を介してトランスＴｒの１次巻線に通流し、２次巻線側の出力電圧を補償することができる。このとき、Ｑ１のＤｕｔｙは図示するようにＱ３とは逆に三角形状に低下して絞り出力電圧の上昇を抑制する。
【００６９】
また、これによりＣｄｃは電圧が低下する。本実施の形態では、Ｃｄｃ指令値を３４０Ｖとしているため、３４０ＶとＣｄｃ電圧との偏差が大きい場合には放電期間が増加する。一方、出力電圧の２４Ｖとの偏差が大きい場合にも同様に放電時間を増加させる。Ｑ３がオンしている期間には入力電流はほぼゼロとなり、入力電流の波形歪は増加する傾向にあるが、元来ゼロクロス付近は入力電流がゼロであることから波形歪の増加は最小限に抑制される。
【００７０】
また、ゼロクロス付近は入力電流指令値もゼロに近いため出力電力を確保するのが困難な期間である。そこで、この期間にＣｄｃからの放電電荷で出力を補償することは、出力コンデンサの容量を低減することにつながり、スイッチング電源装置の体積を低減し実装密度の向上に寄与する。
【００７１】
このように、Ｑ３は入力電圧瞬時値のゼロクロス付近でのみスイッチングし、それ以外の入力電圧瞬時値が比較的高い期間においてはスイッチングしないため、スイッチング損失を抑制し、高効率なコンバータを提供することができる。
【００７２】
次に、停電発生時の動作について述べる。停電発生時には図８の停電検出器２１の出力がＬｏｗからＨｉｇｈに変化する。これにより、スイッチ１９ａはアンプ２０ｂの側に切り替わり、スイッチ１９ｂはオンからオフに変化する。この結果、Ｑ１，Ｑ２はアンプ２０ｂによる出力電圧制御系により動作し、アンプ２０ｃによる入力電流の波形制御は無視される。
【００７３】
一方、スイッチ１９ｂがオフになることでアンプ２０ｄが切り離され、停電発生時にはＣｄｃの電圧制御系の動作が停止する。また、停電発生時には入力電圧波形１３もゼロであることから、コンパレータ２４はアンプ２０ｂの出力、すなわち出力電圧の誤差に応じて出力を変化させる。このコンパレータ２４の出力が一次遅れ回路２６を介してＰＷＭコンパレータ２７ｂに伝達され、三角波発生器２５の出力と比較されてＱ３のオンパルス幅が制御される。このように、停電時には出力電圧を一定に保つよう、アンプ２０ｂの出力によりＱ１とＱ３のＤｕｔｙをＰＷＭ制御する。
【００７４】
停電時にはＱ３の電圧は徐々に低下するため、Ｑ３，Ｑ１のＤｕｔｙはそれに伴ってそれぞれ徐々に上昇する。なお、一次遅れ回路２６はＱ３がオンすることにより急峻にトランス１次巻線に印加される電圧が変化し、出力が大きく変動することを抑制するための回路である。
【００７５】
図８の制御系はアナログ回路で構成する他、制御ＩＣにワンチップすることも好適である。さらに、ＤＳＰやＦＰＧＡを用いデジタル制御系として構成することも好適である。特に停電や復電時における制御系の切り替えは出力電圧の変動に与える影響を抑制するためには、デジタル制御による切り替えが望ましい。なお、制御ブロックは出力電圧安定化，入力力率改善，瞬停補償、の機能を備えていれば、図８の構成と異なっていてもよい。
【００７６】
本実施の形態は、図１に示した実施の形態と比較してコンデンサ４（Ｃｄｃ）の電圧を高めることが可能である。このため、瞬停補償用に必要なＣｄｃの容量は低減できる。また、入力電圧のゼロクロス時に出力電圧の低下を補償できることで出力平滑コンデンサ１１の容量も低減することが可能である。一方、Ｑ１，Ｑ２のターンオフ時に印加される電圧は図１の実施の形態に比べて増加するため、スイッチング損失は増加する傾向にある。Ｃｄｃの電圧の設定値（指令値）を何Ｖにするのが最適か、Ｃｄｃ，Ｃｏの容量とスイッチング損失の増減に留意して決定する。
【００７７】
Ｑ２，Ｑ３はＰチャネルＭＯＳＦＥＴを用いても良い。また、入力電圧は１００Ｖおよび２００Ｖ系のワイドレンジ，ワールドワイドへの対応が可能である。
【００７８】
図８の入力電圧Ｖｉｎ信号としては、入力電圧波形１３を利用することも可能である。この場合には、入力電圧Ｖｉｎの検出器は不要である。
【００７９】
また、本発明の形態において、トランス９の２次巻線を複数個設けて、それぞれ絶縁された複数の出力を得ることが可能である。また、そのうちの１出力を本スイッチング電源装置の制御回路の駆動に用いてもよい。あるいは、トランス９の構成を、後述する図１１に示すように複数に分割しても良い。
【００８０】
＜第３の実施の形態＞
次に、本発明の第３の実施の形態を図１０を用いて説明する。図１０には本発明のスイッチング電源装置の主回路部を示している。
【００８１】
図１０において、図１，図７と同じ構成要素には同じ記号を付与している。
【００８２】
図１０が図１の主回路部と異なる点は、コンデンサ４（Ｃｄｃ）とパワーＭＯＳＦＥＴ５ｃ（Ｑ３）の間にダイオード１０ｂ（Ｄ２）が、Ｖｉｎ側からＣｄｃの充電を阻止する向きに挿入されたことと、Ｄ２とＣｄｃの接続点にダイオード１０ｃ（Ｄ３）のアノードが接続され、Ｄ３のアノードがパワーＭＯＳＦＥＴ５ｄ（Ｑ４）のソースに接続され、Ｑ４のドレインがＱ１のドレインに接続されたこと、絶縁トランス９（Ｔｒ）の２次巻線側にＤ１に接続されたのとは別の２次巻線が接続され、その別の２次巻線の巻き終わり側にダイオード１０ｄ（Ｄ４）のアノードが接続され、Ｄ４のカソード側に出力平滑コンデンサ１１ａ（Ｃｏ２）が接続される。そして、Ｃｏ２の両端に負荷１２ａが接続される。つまり、Ｄ３とＱ４は直列に接続され、Ｄ３のＱ４と接続されていない側はＤ２とＣｄｃ間の接続点に接続され、Ｑ４のＤ３と接続されていない側はＱ１とＱ２の接続点に接続されている。
【００８３】
次に図１０の回路の動作を説明する。まず、この回路において、Ｑ４はＱ３と相補動作させる。
【００８４】
図１０の動作は図１の回路の動作に準じているが、Ｃｄｃの充電方法が異なっている。
【００８５】
Ｃｄｃの充電方法は、電源側からは行われず、Ｑ１，Ｑ２のスイッチングに応じて行われる。Ｑ１がオンすると入力側からトランスＴｒの１次巻線を通して電流が流れ、Ｑ１をオフするとトランスＴｒの２次巻線側に電流が流れる点は基本回路と同じである。ここで、通常Ｑ３はオフしており、Ｑ３と相補動作のＱ４はオン状態となっている。そこで、Ｑ１をオフするとＱ２のダイオードを介してＣｃを充電するとともに、Ｑ４，Ｄ３を介してＣｄｃが充電される。続いてＱ２をオンさせると、ＣｄｃにはＣｉｎ＋Ｃｃの電圧が印加される。そこで、ＣｄｃはＣｉｎとＣｃの電圧の合計値まで充電されることになる。この電圧はＡＣ１００Ｖ入力時、２８０Ｖ程度になる。この結果、Ｃｄｃは図１に示した回路よりも高い電圧まで充電されることになる。
【００８６】
本実施の形態の制御方法は、Ｃｄｃの電圧の最大値が決まり、過充電されることがないため、図８に示した制御ブロックのうちアンプ２０ｄとスイッチ１９ｂは不要となる。そして、Ｃｄｃに充電されたエネルギーを用いて商用入力交流のゼロクロス付近における出力電圧補償を行う他、瞬停時においては出力電圧制御を行い、出力電圧を保持することが可能である。
【００８７】
このように初期充電手段としても動作する充電手段は、Ｑ１のターンオフ時に発生するサージエネルギーを吸収するクランプ手段を有し、そのクランプ手段により回収したサージエネルギーをＣｄｃに蓄積することによって充電してもよい。
【００８８】
本実施の形態においては、初期充電回路のリレーや突入防止用のセメント抵抗が不要になるため、スイッチング電源装置の薄型実装化が可能になる。
【００８９】
また、たとえばワールドワイド対応のスイッチング電源装置とした際、ＡＣ２４０Ｖなどの高電圧が入力された場合においてもＣｄｃに突入電流が流れる恐れがないため、Ｃｄｃの電圧の設定値を印加される電圧の最大値（ピーク値）である３８０Ｖ〜４００Ｖから下げることができる。これはコンデンサの耐圧を低下できるほか、１次側平滑コンデンサの印加電圧を下げて漏れ電流を低減し、回路損失を低減することに結びつく。
【００９０】
＜第４の実施の形態＞
次に、本発明の第４の実施の形態を図１１と図１２を用いて説明する。
【００９１】
図１１には本発明のスイッチング電源装置の主回路部を示している。図１１において、図１，図７，図１０と同じ構成要素には同じ記号を付与している。
【００９２】
図１１が図１０の主回路部と異なる点は、Ｑ１とＣｄｃを接続するＱ４とＤ３を削除した代わりに充電回路１７がＣｉｎと並列に接続され、またその出力がＣｄｃに接続されていることと、絶縁トランスが絶縁トランス９，９ａ，９ｂに３分割されている点である。絶縁トランス９（Ｔｒ１），９ａ（Ｔｒ２），９ｂ（Ｔｒ３）の接続は、それぞれの１次巻線を直列接続し、２次巻線の巻き終わり側にそれぞれダイオード１０ａ（Ｄ１），１０ｆ（Ｄ６），１０ｇ（Ｄ７）のアノードを接続し、Ｄ１，Ｄ６，Ｄ７のそれぞれのカソード側を接続して出力平滑コンデンサ１１（Ｃｏ）の正極側に接続する。Ｃｏの負極側は絶縁トランス９，９ａ，９ｂの２次巻線の巻き始めに接続する。
【００９３】
次に図１２の構成を説明する。図１２は図１１の充電回路１７の内部の一例を示したものである。充電手段である充電回路１７の内部にはトランス１５とインテリジェントパワーデバイス１８（ＩＣ１）を有する非絶縁型フライバックコンバータで構成され、トランス１５の１次巻線がＩＣ１に接続され、２次巻線の巻き始めはＩＣ１のグランドと接続される。また、２次巻線の巻き終わり側にはダイオード１０ｉ（Ｄ９）のアノードが接続され、Ｄ９のカソード側に分圧抵抗が接続され、分圧された電圧がＩＣ１に入力される。そしてＤ９のカソード側が充電回路１７の外部に導出され、Ｃｄｃの正極側に接続される。
【００９４】
次に本実施の形態の動作について述べる。本実施の形態についても、コンデンサ４（Ｃｄｃ）とパワーＭＯＳＦＥＴ５ｃ（Ｑ３）の間に配置され、整流手段であるダイオードブリッジ２からの充電を阻止する、つまり、Ｖｉｎ側からＣｄｃの充電を阻止する向きに配置されたＤ２（ダイオード１０ｂ）があり、Ｃｄｃの充電方向に電流を流さないため、図１０の回路と同様に電源投入時にＣｄｃを充電する突入電流が流れないため、リレーとセメント抵抗などで構成した従来の突入電流防止回路が不要である。つまり充電手段である充電回路１７は、初期充電機能を有する。充電回路１７はインテリジェントパワーデバイス１８（ＩＣ１）によってＣｉｎから電流を取り、Ｃｄｃを充電する。このとき、Ｃｄｃの充電状態に依らずＱ１，Ｑ２をスイッチングし、絶縁トランス９，９ａ，９ｂを用いて出力を得ることが可能である。
【００９５】
Ｃｄｃが所定の値、たとえば３４０Ｖまで充電されるとＩＣ１は停止し、Ｃｄｃの漏れ電流により放電すると再充電する。このように充電回路１７はＣｄｃを充電した後はほぼ無負荷となるため、バーストモードで運転される。
【００９６】
つまり、充電回路１７は、商用健全時はバーストモードで動作され、停電検出器２１で停電が検出されたときは動作を停止する。
【００９７】
図１１の回路の制御は図８の制御系によって行われるが、図１０の回路と同様に、アンプ２０ｄとスイッチ１９ｂは不要である。
【００９８】
本実施の形態においても入力電圧のゼロクロス付近における出力電圧補償制御が可能である。また、瞬停時には停電検出器２１の停電検出によりアンプ２０ａとアンプ２０ｃによる入力電流の波形制御を停止し、アンプ２０ｂによる出力電圧制御を行ってＣｄｃに充電した電荷を絶縁トランス９，９ａ，９ｂを通して放電し、出力電圧の低下を補償することが可能である。
【００９９】
つまり、充電手段である充電回路１７は、健全時はバーストモードで動作し、停電検出器２１が停電を検出したときに動作停止するものである。
【０１００】
補償するための電力は充電回路１７によりＣｄｃに蓄えられるが、このエネルギーは主回路が変換する電気エネルギー全体の数％であることから、充電回路１７のトランスは絶縁トランス９に対して非常に小さくてよく、トランスの高さも低く抑えられる。
【０１０１】
また、本実施の形態に示したようにトランスを複数に分割して構成することによりトランス１個当たりが伝達する電力を減らすことが可能になり、この結果、トランス１個のコアの高さを低減し、薄型化することが可能になる。トランスの薄型化と上記したリレー，セメント抵抗の削除によりスイッチング電源基板の厚さを従来の電源よりも薄型化することができる。
【０１０２】
３７型の液晶テレビの電源の定格容量は約１８０Ｗであり、本実施の形態によりトランスを３分割することを想定し、電源の変換効率を９０％と見積もると、トランス１個あたりの電力は６７Ｗである。６７Ｗのトランスの厚みの限界は、コアの強度と損失から約５.０mmと見積もられる。また、ダイオードブリッジ２やＱ１〜Ｑ３のモールドの高さは４.５〜５.２mmである。そこで、電源基板の厚みを０.８mmとすると電源は６.０mmまで薄型化が可能である。この結果、厚さ１０mm以下、６mm以上のスイッチング電源装置が実現できる。
【０１０３】
＜第５の実施の形態＞
次に、本発明の第５の実施の形態を図１３を用いて説明する。図１３は本発明のスイッチング電源装置の主回路部を示している。図１３において、図１，図７，図１０，図１１と同じ構成要素には同じ記号を付与している。図１３に最も近い主回路は図１である。
【０１０４】
図１３が図１の主回路部と異なる点は、クランプ用のコンデンサ８（Ｃｃ）を削除し、Ｑ２とＱ３のドレイン同士を接続し、Ｑ２とＱ３の接続点とＱ１のソースにコンデンサ４（Ｃｄｃ）を接続したことである。直列に接続されたＱ２，Ｑ３の直列対は、整流手段であるダイオードブリッジ２の両端に接続されている。
【０１０５】
この回路の動作について述べる。Ｑ１がオンすると、入力電源からトランスＴｒ（絶縁トランス９）の１次巻線を通してＱ１に電流が流れる。Ｑ１をオフするとトランスＴｒの２次巻線からＤ１を通してトランスＴｒに蓄えられた励磁エネルギーが放出される。同時に１次巻線側ではトランスＴｒの１次巻線，Ｑ２のダイオード，Ｃｄｃ，Ｃｉｎというルートで電流が流れ、Ｃｉｎを放電するとともにＣｄｃを充電する。
【０１０６】
次にＱ２をオンすると、Ｃｄｃ，Ｑ２，トランスＴｒの１次巻線，Ｃｉｎというルートで電流が流れ、Ｃｄｃを放電しＣｉｎを充電する。Ｑ２をターンオフした時点でＱ１のダイオードに電流が流れるため、このときにＱ１のゲートを加えてターンオンさせるとＺＶＳが可能である。また、瞬停時と入力電源のゼロクロス時付近においてはＱ１と同期させてＱ３をオンさせることでＣｄｃ，Ｑ３，トランスＴｒの１次巻線，Ｑ１というルートで電流を流し、トランスＴｒに蓄えた励磁エネルギーをＱ１でターンオフしたときに２次巻線側に放出し、出力電圧の低下を補償することが可能である。この結果、本制御をしない場合に比較して２次巻線側のコンデンサの容量を減少させることができる。
【０１０７】
＜第６の実施の形態＞
次に、本発明の第６の実施の形態を図１４を用いて説明する。図１４は本発明のスイッチング電源装置の主回路部を示している。図１４において、図１，図７，図１０，図１１と同じ構成要素には同じ記号を付与している。図１４は図１０の回路の動作と類似しているため、図１０との差異を述べる。図１４が図１０と異なる点は、図１０のＱ２が図１４ではダイオード１０ｈ（Ｄ８）に置き換えられている点と、Ｑ４のドレインの接続位置がＤ８のカソード側に変更されている点である。図１４においても図１０と同様にＱ４はＱ３と相補動作する。
【０１０８】
次にこの回路の動作について説明する。Ｑ１をオンするとトランスＴｒ（絶縁トランス９）の１次巻線を通してＱ１に電流が流れ、トランスＴｒに励磁エネルギーが蓄積される。Ｑ１をオフするとトランスＴｒの一次電流はＤ８，Ｃｃのルートで環流する。これによりＣｃの電圧は上昇するが、通常はＱ４がオンしているのでＣｄｃにはＣｉｎとＣｃの電圧の合計が印加されることになり、この関係が崩れないようにＣｄｃを充電する電流がＱ４，Ｄ３を通してＣｄｃに流れる。このようにしてＣｄｃはＣｉｎ＋Ｃｃの電圧ピーク値まで充電されるため、このスイッチング電源装置においては初期充電回路は不要となる。
【０１０９】
また、入力電源のゼロクロス時と瞬停時にＱ３をオン、同時にＱ４をオフし、Ｃｄｃの電荷をトランス１次巻線に流し、出力の低下を補償することができる。
【０１１０】
＜第７の実施の形態＞
次に、本発明の第７の実施の形態を図１５を用いて説明する。図１５は本発明のスイッチング電源装置の主回路部を示している。図１５において、図１などの回路図と同じ構成要素には同じ記号を付与している。図１５は図１１と類似した回路構成である。
【０１１１】
図１１と図１５の違いはトランスＴｒが１つである点と、フォワードコンバータ構成として２次巻線側にコイルであるチョークコイル３ａと環流用のダイオード１０ｅ（Ｄ５）を有している点である。環流用のダイオード１０ｅ（Ｄ５）は、絶縁トランス９の２次巻線とＣｏ間に、並列に接続され、チョークコイル３ａはＤ１と直列に接続されている。
【０１１２】
次に図１５の動作を説明する。Ｃｄｃは充電回路１７により充電される。Ｄ２のためこのスイッチング電源装置をＡＣ電源に接続しても突入電流が発生せず、突入電流防止回路を備えた初期充電回路を削除することが可能である。なお、Ｃｉｎはフィルタ用の小容量のコンデンサであり、このコンデンサへの突入電流は無視できるレベルである。
【０１１３】
まず、ＡＣ健全時において、Ｑ１をオンするとダイオードブリッジ２側からトランスＴｒの１次巻線を通してＱ１に電流が流れる。このとき、トランスＴｒの２次巻線にもＤ１，チョークコイル３ａを通して電流が流れＣｏを充電する他、負荷１２に供給される。Ｑ１をオフするとトランスＴｒの１次巻線側の電流はＱ２のダイオード，Ｃｃのルートで環流する。このときＱ２をターンオンさせるとＺＶＳが成立する。Ｑ２をオンして１次巻線側の環流電流がゼロになるとその後、環流電流が反転し、Ｃｃ，Ｑ２，トランスＴｒの１次巻線のルートで流れる。このときＱ２をオフするとＱ１のダイオード，トランスＴｒの１次巻線，Ｃｉｎのルートで電流が流れる。このときＱ１をターンオンさせるとＺＶＳが成立する。
【０１１４】
また、図１５の回路の制御は図８の制御系によって行われるが、充電回路の制御系を分離しているので、図１０，図１１の回路と同様に、アンプ２０ｄとスイッチ１９ｂは不要である。
【０１１５】
本実施の形態においても入力電圧のゼロクロス付近における出力電圧補償制御が可能である。また、瞬停時には停電検出器２１の停電検出によりアンプ２０ａとアンプ２０ｃによる入力電流の波形制御を停止し、アンプ２０ｂによる出力電圧制御を行ってＣｄｃに充電した電荷をトランスＴｒを通して放電し、出力電圧の低下を補償することが可能である。
【０１１６】
補償するための電力は充電回路１７によりＣｄｃに蓄えられるが、このエネルギーは主回路が変換する電気エネルギー全体の数％であることから、充電回路１７のトランスは絶縁トランス９に対して非常に小さくてよく、トランスの高さも低く抑えられる。
【０１１７】
なお、本実施の形態において用いているフォワードコンバータは入力電流の低電圧位相において電流を引き込む能力が低いため、フライバックコンバータよりも導通角が狭くなるが、トランスＴｒの２次巻線側に対する１次巻線側の巻き数比を下げることにより、導通角を広げることができる。
【０１１８】
その他、本発明によれば、フォワードコンバータを他の方式のコンバータに置き換えても同様な効果を得ることができる。
【０１１９】
＜第８の実施の形態＞
次に、本発明の第８の実施の形態を図１６と図１７を用いて説明する。図１６は本発明のスイッチング電源基板を上から見た図を示している。この基板の回路図は図１１と同じである。また、図１７は映像表示装置である薄型テレビに図１６の基板を実装した時の形態を示している。
【０１２０】
図１６において、図１１の回路図と同じ構成要素には同じ記号を付与している。図１６において、電源基板３２は面実装基板であり、電源基板３２は図１７に示すように、図面の上側がパネルの上向きになるように実装される。
【０１２１】
電源基板３２の下部には入力コネクタ３０があり、その近くにダイオードブリッジ２と充電回路１７，パワーＭＯＳＦＥＴ５ａ（Ｑ１），パワーＭＯＳＦＥＴ５ｂ（Ｑ２），パワーＭＯＳＦＥＴ５ｃ（Ｑ３），ダイオード１０ｂ（Ｄ２）と入力コンデンサ１６が配置される。このうち、発熱部品であるダイオードブリッジ２とパワーＭＯＳＦＥＴ５ａ，５ｂは放熱のために厚さ１〜２mmのアルミ板３１の上に取り付けられる。Ｑ３とＤ２はほとんど発熱しないため基板に直に実装される。電源基板３２の中央付近にはコンデンサ４が数個に分けて並べて実装される。また、コンデンサ８が実装される。電源基板３２のコンデンサ実装位置の上側には絶縁トランス９，９ａ，９ｂが並べて実装される。電源基板３２においては、絶縁トランス９，９ａ，９ｂの上部が２次巻線側となっており、このエリアにはダイオード１０ａ，１０ｆ，１０ｇが実装される。これらのダイオード１０ａ，１０ｆ，１０ｇはアルミ板３１とは別のアルミ板３１ａに取り付けて電源基板３２に実装される。ダイオード１０ａ，１０ｆ，１０ｇの近傍には出力平滑コンデンサ１１が数個に分けて並べて実装される。電源基板３２の最上部の縁には出力コネクタ４０ａ，４０ｂ，４０ｃが実装される。また、このように電源基板３２上に電子部品を実装することで、電源基板３２の高さが６mm以上１０mm以下のような薄型化を実現することができる。
【０１２２】
次に図１７を説明する。図１７の中央には画像を表示する表示パネル（液晶パネル）と、ＬＥＤなどの光源を有し、その表示パネルに光を出射する照明装置（バックライト）とを有する映像表示装置である薄型液晶テレビセットを背面から見た図、下側には上から見た図、右側には真横から見た図を記載している。
【０１２３】
電源基板３２を有するスイッチング電源装置は、照明装置に対して表示パネルとは反対側に配置され、表示パネルに電源を供給する。このスイッチング電源装置の構成については、上述した各実施の形態に記載されたものを適用する。
【０１２４】
背面から見た図においてはセットの背面カバーをはずした状態で記載しており、３つの支柱３４ａ，３４ｂ，３４ｃが形成されている。電源基板３２は中央と右側にある支柱３４ｂと３４ｃの間に実装される。液晶パネル３３には電源ケーブル３８が入力され、電源基板３２の下方に実装されているフィルタ基板３９に接続される。フィルタ基板３９からの出力ケーブルは電源基板３２の入力コネクタ３０に接続される。電源基板３２の出力コネクタ４０ａ，４０ｂ，４０ｃはそれぞれＬＥＤドライバ基板３５ｂ，ＬＥＤドライバ基板３５ａ，回路基板３６に接続される。ＬＥＤドライバ基板では、スイッチング電源装置の電源基板３２から出力した２４Ｖを入力し、ＬＥＤバックライトの点灯に必要な電圧に昇圧あるいは降圧するコンバータを搭載した基板であり、ＬＥＤに流れる電流を制御することにより、ＬＥＤの輝度を調整することが可能である。ＬＥＤバックライト自体は電源基板３２や回路基板３６などと液晶パネルの間にあり、１０mm前後の厚さである。
【０１２５】
なお、Ｔ−ｃｏｎ（タイミングコントローラ）基板３７については、回路基板３６に入力した電源を回路基板において必要な電圧に変換した上で供給される。
【０１２６】
図１７に示したように、厚さ１０mm未満のスイッチング電源基板３２を液晶パネルを用いたテレビジョン装置あるいは画像モニタ装置のパネル部の背面に実装することと、ＬＥＤドライバにより駆動される１０〜２０mmの厚さのＬＥＤバックライトを用いることにより、パネル部のセット厚みを２０mm以上３０mm以下に薄型化することが可能になる。
【０１２７】
また、電源基板３２とＬＥＤドライバ基板３５ａ，３５ｂは、これらを統合して同一基板上に形成するとともに、電源の制御回路とＬＥＤの制御回路を１つのＦＰＧＡやＤＳＰ、あるいはマイコンに集約することも可能である。この場合には制御回路の実装面積が縮小し、基板間を接続するケーブルやコネクタが不要となる。これによりコネクタ部での結線作業に必要だった余分な空間が不要になることから、セット厚みの薄型化に効果がある。
【０１２８】
また、バックライトとしてＬＥＤではなく、ＣＣＦＬ，ＦＦＥＬ，ＨＣＦＬといった陰極管を用いる場合においては、ＬＥＤドライバ３５ａ，３５ｂの代わりにインバータが必要となるが、このインバータを電源基板３２と同じ基板上に形成し、電源の制御回路とバックライトインバータの制御回路を１つのＦＰＧＡやＤＳＰ、あるいはマイコンに集約することも可能である。これもセット厚みの薄型化のためには効果がある。
【０１２９】
以上、各実施例の本発明によれば、絶縁トランスの高さを５mm〜９mmに薄型化できる。これらにより、電源基板の高さを１０mm以下かつ６mm以上にでき、この薄型スイッチング電源基板を表示パネルの背面に実装することにより、表示パネル部の最大厚みが３０mm以下２０mm以上の表示装置を実現できる。液晶テレビやプラズマテレビなどに適用すれば、壁掛け，壁寄せなどユーザの要求に合わせた室内レイアウトが可能になる。
【符号の説明】
【０１３０】
１ 商用交流
２ ダイオードブリッジ
３，３ａ チョークコイル
４，８ コンデンサ
５ａ，５ｂ，５ｃ，５ｄ パワーＭＯＳＦＥＴ
９，９ａ，９ｂ 絶縁トランス
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ，１０ｉ ダイオード
１１，１１ａ 出力平滑コンデンサ
１２，１２ａ 負荷
１３ 入力電圧波形
１４ 入力電流
１５ トランス
１６ 入力コンデンサ
１７ 充電回路
１８ インテリジェントパワーデバイス
１９ａ，１９ｂ スイッチ
２０ａ，２０ｂ，２０ｃ，２０ｄ アンプ
２１ 停電検出器
２２ 乗算器
２３ 減算器
２４ コンパレータ
２５ 三角波発生器
２６ 一次遅れ回路
２７ａ，２７ｂ ＰＷＭコンパレータ
２８ ＮＯＴ回路
２９ａ，２９ｂ，２９ｃ ドライバ
３０ 入力コネクタ
３１，３１ａ アルミ板
３２ 電源基板
３３ 液晶パネル
３４ａ，３４ｂ，３４ｃ 支柱
３５ａ，３５ｂ ＬＥＤドライバ基板
３６ 回路基板
３７ Ｔ−ｃｏｎ（タイミングコントローラ）基板
３８ 電源ケーブル
３９ フィルタ基板
４０ａ，４０ｂ，４０ｃ 出力コネクタ
【特許請求の範囲】
【請求項１】
商用交流を入力して絶縁された直流を出力するスイッチング電源装置において、
前記商用交流を整流する整流手段と、
１次巻線と２次巻線を持つ絶縁トランスと、
前記絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、
前記絶縁トランスの１次巻線の両端に接続された第２のスイッチング素子と、
前記絶縁トランスの１次巻線の両端に接続され、前記第２のスイッチング素子と直列に接続された第１のコンデンサと、
前記整流手段と並列に接続された第３のスイッチング素子と、
前記整流手段と並列に接続され、前記第３のスイッチング素子と直列に接続された第２のコンデンサと、
前記商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、
前記停電検出手段で停電が検出された場合、前記第３のスイッチング素子を制御して、予め前記第２のコンデンサに蓄積した電荷を前記絶縁トランスを介して絶縁された直流出力側に放電させるスイッチング電源装置。
【請求項２】
請求項１記載のスイッチング電源装置において、
前記整流手段の直流側の正負端子間に接続された入力コンデンサを有するスイッチング電源装置。
【請求項３】
請求項１記載のスイッチング電源装置において、
前記絶縁トランスの２次巻線の一方端にアノードが接続されたダイオードと、
前記絶縁トランスの２次巻線の他方端と前記ダイオードのカソードに接続された第３のコンデンサと、を有するスイッチング電源装置。
【請求項４】
請求項１記載のスイッチング電源装置において、
前記制御回路は、前記停電検出手段で停電が検出された場合、前記第３のスイッチング素子を制御するパルス信号を前記第１のスイッチング素子に同期させるスイッチング電源装置。
【請求項５】
請求項１記載のスイッチング電源装置において、
前記商用交流の入力電流波形を正弦波形に制御すると共に、出力電圧を一定電圧に制御する第１の制御系と、
前記商用交流の入力電流波形の制御に関係なく、出力電圧を一定電圧に制御する第２の制御系と、を有し、
前記制御回路は、前記商用交流の健全時には前記第１の制御系により制御し、前記停電検出手段が停電を検出した際には前記第２の制御系に切り替えて制御するスイッチング電源装置。
【請求項６】
請求項１記載のスイッチング電源装置において、
前記停電検出手段は、前記商用交流の入力電圧の瞬時値の絶対値が予め定めた値以下に低下したとき、または前記絶縁トランスで絶縁された直流出力の電圧が予め定めた値以下に低下したときに、停電を検出するスイッチング電源装置。
【請求項７】
請求項１記載のスイッチング電源装置において、
前記第２のコンデンサを充電する充電手段を有するスイッチング電源装置。
【請求項８】
請求項７記載のスイッチング電源装置において、
前記充電手段は、前記第２のコンデンサに充電された電荷を前記商用交流の入力電圧瞬時値がゼロの時に放電するスイッチング電源装置。
【請求項９】
請求項７記載のスイッチング電源装置において、
前記充電手段は、前記第３のスイッチング素子と前記整流手段間に配置されたチョークコイルであり、
前記第１のスイッチング素子のオン時に、前記チョークコイルと前記絶縁トランスの１次巻線と前記第１のスイッチング素子の直列回路を形成し、前記第１のスイッチング素子のオフ時に、前記チョークコイルに蓄積されたエネルギーが前記第３のスイッチング素子を通して前記第２のコンデンサに蓄積して充電されるスイッチング電源装置。
【請求項１０】
請求項９記載のスイッチング電源装置において、
前記チョークコイルは、前記絶縁トランスと同一の磁気回路に巻回して形成されたスイッチング電源装置。
【請求項１１】
請求項７記載のスイッチング電源装置において、
前記第２のコンデンサと前記第３のスイッチング素子間に配置され、前記整流手段からの充電を阻止する向きに配置されたダイオードを有し、
前記充電手段は、初期充電機能を有するスイッチング電源装置。
【請求項１２】
請求項１１記載のスイッチング電源装置において、
前記ダイオードと前記第２のコンデンサの接続点と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点に接続された他のダイオードと、
前記ダイオードと前記第２のコンデンサの接続点と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点に接続され、前記他のダイオードと直列に接続された第４のスイッチング素子と、を有するスイッチング電源装置。
【請求項１３】
請求項１１記載のスイッチング電源装置において、
前記充電手段は、トランスと、インテリジェントパワーデバイスと、を有する非絶縁型フライバックコンバータで構成され、商用健全時はバーストモードで動作され、前記停電検出手段が停電を検出したときに動作停止するスイッチング電源装置。
【請求項１４】
商用交流を入力して絶縁された直流を出力するスイッチング電源装置において、
前記商用交流を整流する整流手段と、
１次巻線と２次巻線を持つ絶縁トランスと、
前記絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、
前記絶縁トランスの１次巻線の両端に接続され、それぞれドレイン同士で接続された第２のスイッチング素子及び第３のスイッチング素子と、
前記第２のスイッチング素子及び前記第３のスイッチング素子間の接続点と前記第１のスイッチング素子のソースに接続されたコンデンサと、
前記商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、
前記停電検出手段で停電が検出された場合、前記第３のスイッチング素子を制御して、予め前記コンデンサに蓄積した電荷を前記絶縁トランスを介して絶縁された直流出力側に放電させるスイッチング電源装置。
【請求項１５】
請求項１４記載のスイッチング電源装置において、
前記停電検出手段は、前記商用交流の入力電圧の瞬時値の絶対値が予め定めた値以下に低下したとき、または前記絶縁トランスで絶縁された直流出力の電圧が予め定めた値以下に低下したときに、停電を検出するスイッチング電源装置。
【請求項１６】
請求項１１記載のスイッチング電源装置において、
前記絶縁トランスの２次巻線の一方端にアノードが接続されたダイオードと、
前記絶縁トランスの２次巻線の他方端と前記ダイオードのカソードに接続された第３のコンデンサと、
前記絶縁トランスの２次巻線と前記第３のコンデンサ間に、並列に接続された環流用のダイオードと、
前記ダイオードと直列に接続されたコイルと、を有するスイッチング電源回路。
【請求項１７】
画像を表示する表示パネルと、
光源を有し、前記表示パネルに光を照射する照明装置と、
前記照明装置に対して前記表示パネルとは反対側に配置され、前記表示パネルに電源を供給する請求項１記載のスイッチング電源装置と、を有する映像表示装置。
【請求項１】
商用交流を入力して絶縁された直流を出力するスイッチング電源装置において、
前記商用交流を整流する整流手段と、
１次巻線と２次巻線を持つ絶縁トランスと、
前記絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、
前記絶縁トランスの１次巻線の両端に接続された第２のスイッチング素子と、
前記絶縁トランスの１次巻線の両端に接続され、前記第２のスイッチング素子と直列に接続された第１のコンデンサと、
前記整流手段と並列に接続された第３のスイッチング素子と、
前記整流手段と並列に接続され、前記第３のスイッチング素子と直列に接続された第２のコンデンサと、
前記商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、
前記停電検出手段で停電が検出された場合、前記第３のスイッチング素子を制御して、予め前記第２のコンデンサに蓄積した電荷を前記絶縁トランスを介して絶縁された直流出力側に放電させるスイッチング電源装置。
【請求項２】
請求項１記載のスイッチング電源装置において、
前記整流手段の直流側の正負端子間に接続された入力コンデンサを有するスイッチング電源装置。
【請求項３】
請求項１記載のスイッチング電源装置において、
前記絶縁トランスの２次巻線の一方端にアノードが接続されたダイオードと、
前記絶縁トランスの２次巻線の他方端と前記ダイオードのカソードに接続された第３のコンデンサと、を有するスイッチング電源装置。
【請求項４】
請求項１記載のスイッチング電源装置において、
前記制御回路は、前記停電検出手段で停電が検出された場合、前記第３のスイッチング素子を制御するパルス信号を前記第１のスイッチング素子に同期させるスイッチング電源装置。
【請求項５】
請求項１記載のスイッチング電源装置において、
前記商用交流の入力電流波形を正弦波形に制御すると共に、出力電圧を一定電圧に制御する第１の制御系と、
前記商用交流の入力電流波形の制御に関係なく、出力電圧を一定電圧に制御する第２の制御系と、を有し、
前記制御回路は、前記商用交流の健全時には前記第１の制御系により制御し、前記停電検出手段が停電を検出した際には前記第２の制御系に切り替えて制御するスイッチング電源装置。
【請求項６】
請求項１記載のスイッチング電源装置において、
前記停電検出手段は、前記商用交流の入力電圧の瞬時値の絶対値が予め定めた値以下に低下したとき、または前記絶縁トランスで絶縁された直流出力の電圧が予め定めた値以下に低下したときに、停電を検出するスイッチング電源装置。
【請求項７】
請求項１記載のスイッチング電源装置において、
前記第２のコンデンサを充電する充電手段を有するスイッチング電源装置。
【請求項８】
請求項７記載のスイッチング電源装置において、
前記充電手段は、前記第２のコンデンサに充電された電荷を前記商用交流の入力電圧瞬時値がゼロの時に放電するスイッチング電源装置。
【請求項９】
請求項７記載のスイッチング電源装置において、
前記充電手段は、前記第３のスイッチング素子と前記整流手段間に配置されたチョークコイルであり、
前記第１のスイッチング素子のオン時に、前記チョークコイルと前記絶縁トランスの１次巻線と前記第１のスイッチング素子の直列回路を形成し、前記第１のスイッチング素子のオフ時に、前記チョークコイルに蓄積されたエネルギーが前記第３のスイッチング素子を通して前記第２のコンデンサに蓄積して充電されるスイッチング電源装置。
【請求項１０】
請求項９記載のスイッチング電源装置において、
前記チョークコイルは、前記絶縁トランスと同一の磁気回路に巻回して形成されたスイッチング電源装置。
【請求項１１】
請求項７記載のスイッチング電源装置において、
前記第２のコンデンサと前記第３のスイッチング素子間に配置され、前記整流手段からの充電を阻止する向きに配置されたダイオードを有し、
前記充電手段は、初期充電機能を有するスイッチング電源装置。
【請求項１２】
請求項１１記載のスイッチング電源装置において、
前記ダイオードと前記第２のコンデンサの接続点と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点に接続された他のダイオードと、
前記ダイオードと前記第２のコンデンサの接続点と、前記第１のスイッチング素子と前記第２のスイッチング素子の接続点に接続され、前記他のダイオードと直列に接続された第４のスイッチング素子と、を有するスイッチング電源装置。
【請求項１３】
請求項１１記載のスイッチング電源装置において、
前記充電手段は、トランスと、インテリジェントパワーデバイスと、を有する非絶縁型フライバックコンバータで構成され、商用健全時はバーストモードで動作され、前記停電検出手段が停電を検出したときに動作停止するスイッチング電源装置。
【請求項１４】
商用交流を入力して絶縁された直流を出力するスイッチング電源装置において、
前記商用交流を整流する整流手段と、
１次巻線と２次巻線を持つ絶縁トランスと、
前記絶縁トランスの１次巻線と直列に接続された第１のスイッチング素子と、
前記絶縁トランスの１次巻線の両端に接続され、それぞれドレイン同士で接続された第２のスイッチング素子及び第３のスイッチング素子と、
前記第２のスイッチング素子及び前記第３のスイッチング素子間の接続点と前記第１のスイッチング素子のソースに接続されたコンデンサと、
前記商用交流の停電を検出する停電検出手段を備える制御回路と、を有し、
前記停電検出手段で停電が検出された場合、前記第３のスイッチング素子を制御して、予め前記コンデンサに蓄積した電荷を前記絶縁トランスを介して絶縁された直流出力側に放電させるスイッチング電源装置。
【請求項１５】
請求項１４記載のスイッチング電源装置において、
前記停電検出手段は、前記商用交流の入力電圧の瞬時値の絶対値が予め定めた値以下に低下したとき、または前記絶縁トランスで絶縁された直流出力の電圧が予め定めた値以下に低下したときに、停電を検出するスイッチング電源装置。
【請求項１６】
請求項１１記載のスイッチング電源装置において、
前記絶縁トランスの２次巻線の一方端にアノードが接続されたダイオードと、
前記絶縁トランスの２次巻線の他方端と前記ダイオードのカソードに接続された第３のコンデンサと、
前記絶縁トランスの２次巻線と前記第３のコンデンサ間に、並列に接続された環流用のダイオードと、
前記ダイオードと直列に接続されたコイルと、を有するスイッチング電源回路。
【請求項１７】
画像を表示する表示パネルと、
光源を有し、前記表示パネルに光を照射する照明装置と、
前記照明装置に対して前記表示パネルとは反対側に配置され、前記表示パネルに電源を供給する請求項１記載のスイッチング電源装置と、を有する映像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１０−１７８５２１（Ｐ２０１０−１７８５２１Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２００９−１８９４６（Ｐ２００９−１８９４６）
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（０００１５３５３５）株式会社日立メディアエレクトロニクス (452)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（０００１５３５３５）株式会社日立メディアエレクトロニクス (452)
【Ｆターム（参考）】
[ Back to top ]