セキュリティ支援方法および電子機器
【課題】機密性の高いデータ保持が実現されたセキュリティ性の高い電子機器を提供する。
【解決手段】電子機器１００は、本体１０１と、この本体１０１から独立し本体１０１の外部に設けられたＲＯＭ１０２とを備える。電子機器１００の使用時には、ＲＯＭ１０２を本体１０１に接続し、ＲＯＭ１０２に格納されたコンフィグレーションデータによりコンフィグレーション回路を生成するとともに、さらに、ＦＰＧＡ回路１０５に暗号化回路を生成する。一方、電子機器１００の未使用時には、ＲＯＭ１０２を本体１０１から取りはずすことにより、生成された暗号化回路を消去する。
【解決手段】電子機器１００は、本体１０１と、この本体１０１から独立し本体１０１の外部に設けられたＲＯＭ１０２とを備える。電子機器１００の使用時には、ＲＯＭ１０２を本体１０１に接続し、ＲＯＭ１０２に格納されたコンフィグレーションデータによりコンフィグレーション回路を生成するとともに、さらに、ＦＰＧＡ回路１０５に暗号化回路を生成する。一方、電子機器１００の未使用時には、ＲＯＭ１０２を本体１０１から取りはずすことにより、生成された暗号化回路を消去する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、暗号化を用いたセキュリティ支援方法および当該方法が適用される電子機器に関する。
【背景技術】
【０００２】
データの機密性を保持するために、データをハードウェアやソフトウェアを用いて暗号化する手法が取り入れられている（例えば、特許文献１および特許文献２参照。）。かかる暗号化の手法では、このデータに対し正当なアクセス権限を有するユーザ(またはシステム)が備えるハードウェアもしくはソフトウェア等の情報が、暗号化されたデータへのアクセスの鍵、すなわちキー情報となり、このキー情報が、ハードウェアもしくはソフトウェアで構成される暗号化システムで運用されてデータへのアクセスが可能となる。
【０００３】
具体的に、正当なアクセス権限を有するユーザ(またはシステム)は、まず、キー情報を暗号化システムに入力する。すると、暗号化されたデータが保持されているデータ保持部へのアクセスが可能となる。そして、例えば、データ保持部の特定の記憶領域に対して新たにデータの書き込みを行う際には、書き込むデータを暗号化(エンコード)して書き込み、また、保持されたデータを読み出す際には、データを複号化(デコード)して読み出しを行う。この場合、キー情報が正しく入力されなければ、データを書き込むことができないとともに、読み出すこともできない。したがって、暗号化システムでは、データの機密が保持される。
【０００４】
【特許文献１】特開２００３−１９８５３０号公報
【特許文献２】特開２００４−７４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような暗号化の手法を用いても、以下のように正当なアクセス権限を有さないユーザ（またはシステム）、すなわち不正ユーザによるアクセス（以下、これを不正アクセスと呼ぶ）が行われ、データの機密性が破られる可能性がある。
【０００６】
例えば、ドングル等と称されるハードウェアキーを利用する暗号化システムでは、盗難等によりこのキーが不正ユーザの手に渡ると、このキーを用いて不正アクセスが行われたり、キー情報を解析されて攻撃される可能性がある。
【０００７】
また、パスワード等をキー情報としてソフトウェア上で利用するいわゆるソフトウェアキーを利用する暗号化システムでは、不正ユーザによるキー情報の盗み見や、様々なクラッキングの手法によって、キー情報が流出する可能性がある。そして、このキー情報が不正ユーザの手に渡ると、不正アクセスが行われたり攻撃される可能性がある。
【０００８】
そこで、上記のような問題点を解決するために、ソフトウェアキーとハードウェアキーとを同時に使用することにより不正アクセスを防止し、データの機密性を高める方法がある。しかしながら、この場合においても、何らかの方法により暗号化システムそのものに不正ユーザがアクセスすることができれば、データを解読されたり改竄されたりする可能性がある。不正ユーザが暗号化システムにアクセス可能で、かつ、その暗号化システムのアルゴリズムを特定した場合には、暗号化したデータが解読される可能性は非常に高い。
【０００９】
本発明は、上述した従来技術による問題点を解消するため、不正ユーザ（またはシステム）によるデータアクセスや暗号化システムへの攻撃が防止されて高いセキュリティ性を有し、データの機密性の向上が図られたセキュリティ支援方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、本発明にかかるセキュリティ支援方法は、与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする。
【００１１】
また、本発明にかかる電子機器は、与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、前記電子機器本体に着脱自在に構成され前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする。
【００１２】
また、本発明にかかる電子機器は、回路生成データに基づく回路を生成する論理回路を有する電子機器において、前記回路生成データを前記論理回路に付与する回路生成データ付与手段俄然気電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする。
【００１３】
かかる構成のセキュリティ支援方法および電子機器によれば、回路生成データ付与手段を脱着した状態では暗号化回路が生成されないので、不正ユーザ（またはシステム）はデータアクセスや暗号化システムへの攻撃を行うことができない。また、所定時、具体的には回路生成データ付与手段の盗難等により不正ユーザの手に渡った時等でも、この不正ユーザの手に渡った回路生成データ付与手段と異なる回路生成データの暗号化回路が生成されるように構成を変更することにより、不正ユーザ（またはシステム）はデータアクセスや暗号化システムへの攻撃を行うことができない。
【発明の効果】
【００１４】
本発明にかかるセキュリティ支援方法および電子機器によれば、不正ユーザ（またはシステム）によるデータアクセスや暗号化システムへの攻撃が防止されて高いセキュリティを有し、データの機密性の向上が図られたセキュリティ支援方法および電子機器が実現される。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照して、本発明にかかるセキュリティ支援方法および当該方法が適用される電子機器の好適な実施の形態を詳細に説明する。まず、本発明の実施の形態にかかるセキュリティ支援方法および電子機器の概要を説明すると、この電子機器では、暗号化システムを実現するための要素を含め制御部やデータ保持部等の各種構成要素を備えた本体と、この本体から着脱可能に構成されたＲＯＭとを備える。そして、このＲＯＭが、電子機器のデータ保持部の記憶領域に格納されたデータ（以下、保持データと呼ぶ）にアクセスする際にハードウェアキーとして機能する。
【００１６】
具体的に、ＲＯＭには、電子機器の本体内部に所定の構成の暗号化回路を生成（すなわちコンフィグレーション）するためのコンフィグレーションデータが格納されている。そして、保持データへのアクセス時には、ＲＯＭを電子機器の本体に接続してＲＯＭのコンフィグレーションデータを本体内に入力し、このコンフィグレーションデータにしたがって、電子機器の本体内部に暗号化回路が生成される。その結果、保持データへのアクセスが可能となる。
【００１７】
一方、ＲＯＭが電子機器の本体に接続されていない状態では、ＲＯＭからのコンフィグレーションデータの入力が実行されないので、電子機器の本体内部に暗号化回路が生成されない。したがって、この状態では保持データへのアクセスができず、よって、高いデータの機密性を実現することが可能となる。
【００１８】
ここで、上記のようにＲＯＭの接続により一旦生成された暗号化回路は、ＲＯＭを本体から取りはずすことにより消去される。したがって、再度ＲＯＭを接続しなければ、本体内部に暗号化回路を生成することができず、よって、ＲＯＭが本体に接続されていない状態では、不正アクセスによる攻撃から保持データが保護される。
【００１９】
また、ハードウェアキーとして機能するＲＯＭが盗まれた場合には、このＲＯＭを用いた不正ユーザの攻撃から保持データを防御するために、保持データの暗号化アルゴリズムを、盗まれたＲＯＭを用いて生成される暗号化回路のアルゴリズムとは異なるアルゴリズムに変更する。それにより、不正ユーザの保持データへのアクセスを防止することが可能となる。さらに、不正アクセスが行われた場合に、当該アクセスを検出してセキュリティに通報するよう構成されてもよい。以下、本発明の実施の形態について、詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１にかかる電子機器の構成を示す模式的なブロック図である。図１に示すように、電子機器１００は、本体１０１と、この本体１０１に着脱可能に構成され本体１０１と独立に設けられたＲＯＭ１０２とを備える。本体１０１は、具体的に、コネクタ部１０３、コンフィグレーション回路生成／消去部１０４と、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｌｌｅｙ）回路１０５と、制御部１０６と、ユーザＩ／Ｆ（インターフェース）１０７と、データ保持部１０８と、アルゴリズム比較部１０９と、を備えている。
【００２１】
コネクタ部１０３は、本体１０１の外部に独立して配設されたＲＯＭ１０２を本体１０１に取り付ける際の接続部に相当し、ここでＲＯＭ１０２の着脱が行われる。コンフィグレーション回路生成／消去部１０４では、コネクタ部１０３に接続されたＲＯＭ１０２から入力されるコンフィグレーションデータにしたがって、コンフィグレーション回路が生成される。ＲＯＭ１０２がコネクタ部１０３から取り外されると、一旦形成されたコンフィグレーション回路は消去される。したがって、ＲＯＭ１０２からのデータ入力がない状態、すなわちＲＯＭ１０２がコネクタ部１０３に接続されていない状態では、コンフィグレーション回路生成／消去部１０４にコンフィグレーション回路は生成されない。このようなコンフィグレーション回路生成／消去部１０４は、例えば、揮発性の記憶デバイスで構成され、ＲＯＭ１０２からのコンフィグレーションデータの入力がないと、一旦内部に生成されたコンフィグレーション回路が消去される構成となっている。
【００２２】
ＦＰＧＡ回路１０５は、ユーザが自分で設計して所望の動作を実行させることが可能な論理回路であり、コンフィグレーション回路生成／消去部１０４に生成されたコンフィグレーション回路から出力される情報にしたがって回路内部に暗号化回路を生成する。ＦＰＧＡ回路１０５では、ＲＯＭ１０２に格納されたコンフィグレーションデータのアルゴリズムに対応したアルゴリズムの暗号化回路が生成される。例えば、ＦＰＧＡ回路１０５は内部構造がＲＡＭになっており、上記コンフィグレーション回路からの出力がないと、内部に生成された暗号化回路が消去される揮発性の記憶デバイスである。
【００２３】
データ保持部１０８は、特定のアルゴリズムで暗号化された各種データを保持する記憶領域を備える。データ保持部１０８に保持されたデータは、当該データのアルゴリズムと同じアルゴリズムを有するＦＰＧＡ回路１０５の暗号化回路を介して暗号化／復号化され、それにより、データの書き込みおよび読み出しが可能となる。また、データ保持部１０８には、ＲＯＭ１０２から与えられるコンフィグレーションデータの正当性を確認するためのデータが保持されている。
【００２４】
アルゴリズム比較部１０９は、ＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムとデータ保持部１０８に保持されたデータの暗号化アルゴリズムとを比較する。具体的に、ＦＰＧＡ回路１０５は、その内部に生成された暗号化回路のアルゴリズムの種別を特定するフラグを特定領域に有しており、また、データ保持部１０８は、現在保持しているデータの暗号化アルゴリズムの種別を特定するフラグを記憶領域の特定領域に有している。そして、アルゴリズム比較部１０９は、このＦＰＧＡ回路１０５のフラグとデータ保持部１０８のフラグとを比較し、両者のアルゴリズムを比較する。
【００２５】
本体１０１のユーザＩ／Ｆ１０７には、図示しない本体１０１の入力手段（例えば、入力キー等）から送信される入力データが入力され、さらにこの入力データを制御部１０６に出力する。制御部１０６は、ＣＰＵを含んで構成され、電子機器１００の全体の制御を司る。制御部１０６による制御によって、電子機器１００において種々の動作が実行される。
【００２６】
ＲＯＭ１０２には、本体１０１のコンフィグレーション回路生成／消去部１０４にコンフィグレーション回路を生成する（ひいては暗号化回路を生成する）ためのコンフィグレーションデータが格納されている。すなわち、ＲＯＭ１０２には、様々な暗号化アルゴリズムを応用した論理回路をハードウェア記述言語等で設計したものがコンフィグレーションデータに変換されて格納されている。
【００２７】
ＲＯＭ１０２は、本体１０１から独立して構成されており、例えば、コネクタ部１０３に挿入するよう構成されたチップやカード等である。このようなＲＯＭ１０２は、電子機器１００の使用時に、本体１０１の外部からコネクタ部１０３を介して本体１０１に接続される。また、使用が終了したら、コネクタ部１０３から取り外される。このように、ＲＯＭ１０２は、電子機器１００において各種動作を実行するためのハードウェアキーに相当する。
【００２８】
以上のように、本実施の形態においては、ＦＰＧＡ回路が暗号化回路を生成する論理回路に相当し、ＲＯＭ１０２が回路生成データ付与手段に相当し、ＲＯＭ１０２のコンフィグレーションデータが回路生成データに相当する。また、コンフィグレーション回路生成／消去部１０４が、ＦＰＧＡ回路１０５に生成された暗号化回路を消去する消去手段に相当する。また、アルゴリズム比較部１０９が、ＲＯＭ１０２から与えられるコンフィグレーションデータの正当性を確認する際に用いられる比較部に相当する。
【００２９】
次に、図１の電子機器１００における各種動作を実現するためのデータアクセス動作と、このデータアクセス動作によって実現されるセキュリティ支援方法について説明する。図２は、図１の電子機器１００におけるデータアクセス動作の概要を示すフローチャートである。
【００３０】
図２に示すように、ユーザが図１の電子機器１００の電源をＯＮすると（ステップＳ２０１）、図１のユーザＩ／Ｆ１０７を介して図１の制御部１０６に動作開始の情報が出力される。すると、制御部１０６は、図１のＲＯＭ１０２が図１の本体１０１のコネクタ部１０３に接続されているか否かを判定する（ステップＳ２０２）。
【００３１】
ＲＯＭ１０２がコネクタ部１０３に接続されていない場合には（ステップＳ２０２：Ｎｏ）、ＲＯＭ１０２からコンフィグレーションデータが与えられないため本体１０１のコンフィグレーション回路生成／消去部１０４（図１参照）にコンフィグレーション回路が生成されず、よって、図１のＦＰＧＡ回路１０５の内部に暗号化回路も生成されない。したがって、図１のデータ保持部１０８に保持されたデータにアクセスすることができず、当該データの読み出しおよび書き込みを行うことはできない。このように、ＲＯＭ１０２が本体１０１に接続されないと、電子機器１００において動作を実行するためのキーが投入されていないことから、電子機器１００では、それ以上の動作は実行されず動作が停止する（ステップＳ２０３）。
【００３２】
一方、図１のＲＯＭ１０２がコネクタ部１０３に接続されている場合には（ステップＳ２０２：Ｙｅｓ）、接続されたＲＯＭ１０２からコンフィグレーション回路生成／消去部１０４に入力されたコンフィグレーションデータにしたがって制御部１０６が動作し、本体１０１のコンフィグレーション回路生成／消去部１０４にコンフィグレーション回路が生成される（ステップＳ２０４）。
【００３３】
そしてさらに、生成されたコンフィグレーション回路からの出力により、制御部１０６が動作して図１のＦＰＧＡ回路１０５の内部に暗号化回路が生成される（ステップＳ２０５）。この場合、ＦＰＧＡ回路１０５では、ＲＯＭ１０２のコンフィグレーションデータのアルゴリズムに応じたアルゴリズムの暗号化回路が生成される。例えば、ＲＯＭ１０２がアルゴリズムＡのコンフィグレーションデータを有する場合には、ＦＰＧＡ回路１０５にアルゴリズムＡの暗号化回路が生成され、ＲＯＭ１０２がアルゴリズムＢのコンフィグレーションデータを有する場合には、ＦＰＧＡ回路１０５にアルゴリズムＢの暗号化回路が生成される。
【００３４】
上記のようにして図１のＦＰＧＡ回路１０５に暗号化回路が生成されると、続いて、図１に示すように、ユーザＩ／Ｆ１０７から制御部１０８にパスワードが入力され（ステップＳ２０６）、制御部１０６が、この入力されたパスワードが正当なアクセス権限を有するユーザのパスワードであるか否かを判定する（ステップＳ２０７）。
【００３５】
図２に示すように、入力されたパスワードが正当なアクセス権限を有するユーザ（またはシステム）のものでない場合には（ステップＳ２０７：Ｎｏ）、再びステップＳ２０６の処理に戻る。一方、パスワードが正当なアクセス権限を有するユーザ（またはシステム）のものである場合には（ステップＳ２０７：Ｙｅｓ）、図１のアルゴリズム比較部１０９が、図１のＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムと、図１のデータ保持部１０８に保持されたデータの暗号化アルゴリズムとを比較し（ステップＳ２０８）、図１の制御部１０６が、両者のアルゴリズムが一致するか否かの判定、すなわち暗号化回路のアルゴリズムの正当性の確認、を行う（ステップＳ２０９）。このような制御部１０６による正当性の確認は、データ保持部１０８に保持された正当性確認のためのデータに基づいて行われる。
【００３６】
そして、両者のアルゴリズムが異なるものである、すなわち暗号化のアルゴリズムが正当でない、と判定されると（ステップＳ２０９：Ｎｏ）、図１のＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムが保持されたデータの暗号化アルゴリズムと異なることからデータの復号化および暗号化を行うことができず、よって、データの読み込みおよび書き込みが実行されない。したがって、図１の電子機器１００では、データへのアクセスが実行されないのでそれ以上の動作は実行されず、動作が停止する（ステップＳ２１０）。
【００３７】
一方、両者のアルゴリズムが同一である、すなわち暗号化のアルゴリズムが正当である、と判定されると（ステップＳ２０９：Ｙｅｓ）、図１のＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムが保持されたデータの暗号化アルゴリズムと同一であるので、データの復号化および暗号化を行うことができ、よって、データの読み込みおよび書き込みが実行される（ステップＳ２１１）。そして、このようなデータの読み込みおよび書き込み、すなわちデータへのアクセス実行により、図１の電子機器１００において、種々の動作が実行される。
【００３８】
所望の動作が実行されると、図１の電子機器１００では、図１のユーザＩ／Ｆ１０７を介して動作の終了指示が図１の制御部１０６に出力されたか否か（すなわち終了か否か）の判定が行われる（ステップＳ２１２）。動作の終了指示が出力されていない（すなわち終了でない）場合には（ステップＳ２１２：Ｎｏ）、再びステップＳ２１１に戻って処理が行われる。一方、動作の終了指示が出力される（すなわち終了となる）と（ステップＳ２１２：Ｙｅｓ）、電子機器１００の動作が終了する。そして、電子機器１００の電源をＯＦＦするとともに（ステップＳ２１３）、図１のコネクタ部１０３から図１のＲＯＭ１０２を取りはずす（ステップＳ２１４）。
【００３９】
上記のようにコネクタ部１０３からＲＯＭ１０２が取り外されたことを制御部１０６が確認すると、コンフィグレーション回路生成／消去部１０４は、図２のステップＳ２０４において生成されたコンフィグレーション回路を消去する（ステップＳ２１５）。そして、このようにコンフィグレーション回路が消去されると、コンフィグレーションデータが図１のＦＰＧＡ回路１０５に入力されないので、図２のステップＳ２０５においてＦＰＧＡ回路１０５の内部に生成された暗号化回路が、当該コンフィグレーション回路の消去に伴って消去される（ステップＳ２１６）。
【００４０】
このように暗号化回路が消去された状態では、図１のデータ保持部１０８に保持されたデータの復号化および暗号化をすることができず、すなわち、データにアクセスすることができない。したがって、再びＲＯＭ１０２をコネクタ部１０３に接続して新たに暗号化回路を生成しない限りは、電子機器１００を動作させることができない。このように、ＲＯＭ１０２が取り外された状態の電子機器１００では、不正アクセスが防止される。
【００４１】
以上のように、本実施の形態の電子機器１００においては、データアクセスの際に、パスワードによる認証だけでなく、動作実行のためのハードウェアキーとして機能するＲＯＭ１０２によっても認証が実施される構成が実現される。したがって、二重にセキュリティ性を高めることが可能となり、不正アクセスからデータを保護してデータの機密性を高く保持することが可能となる。
【００４２】
特に、この電子機器１００では、ＲＯＭ１０２を取り外した状態では暗号化回路が電子機器１００内に存在しないので、データアクセスが不可である構成が実現される。したがって、従来の暗号化システムに比べて、より確実かつ良好なセキュリティを実現することが可能となる。
【００４３】
また、暗号化アルゴリズムは、近年、複雑化および大規模化しており、それゆえ、通常のソフトウェアによる暗号化／復号化では処理時間が大きくなって動作時間のボトルネックとなるおそれがあるが、本実施の形態では、ハードウェアにより暗号化回路を構成するため、暗号化システムにおける処理の高速化が図られる。したがって、電子機器１００では、速やかに動作を実行することが可能となる。
【００４４】
また、暗号化回路がＦＰＧＡ回路１０５によって構成されるため、ＲＯＭ１０２のコンフィグレーションデータに応じたアルゴリズムの所望の暗号化回路を容易に生成することができる。また、複数種類の暗号化回路を入れ替えながら運用することにより、セキュリティ性をさらに高めることが可能となる。
【００４５】
（実施の形態２）
本発明の実施の形態２にかかる電子機器および当該電子機器におけるセキュリティ支援方法は、ＲＯＭをハードウェアキーとして使用する点で実施の形態１と同様であるが、セキュリティ性を高めてデータの機密性をより向上させるために、データ保持部に保持されるデータのアルゴリズムを適宜変更する点が、実施の形態１とは異なっている。
【００４６】
例えば、ＲＯＭが盗まれた場合には、盗んだＲＯＭを使用して不正アクセスされるおそれがある。そこで、本実施の形態では、盗まれたＲＯＭを使用して不正アクセス使用としてもアクセスできないように、保持されたデータの暗号化アルゴリズムを、盗まれたＲＯＭの有するコンフィグレーションデータに基づいて生成される暗号化回路では復号化および暗号化ができないアルゴリズムに変更する。
【００４７】
なお、このようなデータの暗号化アルゴリズムの変更は、ＲＯＭの盗難発生に対応して行ってもよく、また、盗難の発生にかかわらず定期的に行ってもよい。以下、本実施の形態の詳細を説明する。
【００４８】
図３は、本発明の実施の形態２にかかる電子機器の構成を示す模式的なブロック図である。図３に示すように、本実施の形態の電子機器１００は、図１の実施の形態１の電子機器１００と同様の構成を有し、さらに、データ保持部１０８に保持されたデータを一時的に保持する領域（すなわち一時記憶領域）であるバッファ部１１０を備える。バッファ部１１０は、ＦＰＧＡ回路１０５に接続されている。また、本実施の形態の電子機器１００は、不正アクセスが合った場合に、当該不正アクセスを検出してセキュリティシステムに通報するためのセキュリティ通報手段１１１をさらに備えている。
【００４９】
かかる構成の電子機器１００では、通常は、図２に示す実施の形態１のアクセス動作と同様の動作が行われるが、ＲＯＭ１０２の盗難等に伴って、後述の図４で示すように、保持されるデータのアルゴリズム変更動作が行われる。それにより、後述の図５で示すように、盗んだＲＯＭ１０２を使用した不正アクセスからデータを防御することが可能となる。
【００５０】
以下に、本実施の形態の特徴である、データの暗号化アルゴリズム変更動作について説明する。図４は、図３の電子機器１００におけるデータの暗号化アルゴリズム変更動作の概要を示すフローチャートである。
【００５１】
データの暗号化アルゴリズム変更の概要を説明すると、ここでは、はじめに図３のデータ保持部１０８にアルゴリズムＡで暗号化されたデータが保持されている。そして、このアルゴリズムＡで暗号化されたデータが、図４の暗号化アルゴリズム変更動作によって、アルゴリズムＢにより暗号化される。
【００５２】
詳細には、例えばハードウェアキーである図３のＲＯＭ１０２が盗まれたことが分かると、図４に示すように、まず、盗まれたＲＯＭ１０２と同じくアルゴリズムＡのコンフィグレーションデータを格納した予備のＲＯＭ１０２を図３のコネクタ部１０３に接続する（ステップＳ４０１）。そして、図３の電子機器１００の電源をＯＮする（ステップＳ４０２）。
【００５３】
電源がＯＮされた電子機器１００では、実施の形態１の図２のステップＳ２０４〜ステップＳ２０９における処理と同様の処理がステップＳ４０３〜ステップＳ４０７において行われる。ここでは、接続されたＲＯＭ１０２（図３参照）のコンフィグレーションデータのアルゴリズムＡに対応して、図３のＦＰＧＡ回路１０５に、アルゴリズムＡの暗号回路が生成される。それにより、アルゴリズムＡで暗号化されたデータへのアクセスが可能となる。
【００５４】
続いて、アルゴリズムＡで暗号化され保持されたデータを、図３のＦＰＧＡ回路１０５内に生成されたアルゴリズムＡの暗号化回路を介し、復号化して平文に解読する（ステップＳ４０８）。そして、この解読したデータを、図３のバッファ部１１０に移動させて、バッファ部１１０の記憶領域に書き込みを行って保持する（ステップＳ４０９）。
【００５５】
その後、図３に示すように、ユーザＩ／Ｆ１０７を介して制御部１０６にアルゴリズム比較部１０９をディセーブル（無効）にする指示を入力し、アルゴリズム比較部１０９をディセーブルする（ステップＳ４１０）。そして、このようにデータをバッファ部１１０に保持するとともにアルゴリズム比較部１０９をディセーブルした状態において、電子機器１００の電源をＯＦＦするとともに（ステップＳ４１１）、コネクタ部１０３から図３のＲＯＭ１０２を取りはずす（ステップＳ４１２）。それにより、生成されていたコンフィグレーション回路がコンフィグレーション回路生成／消去部１０４により消去され（ステップＳ４１３）、それに伴って、生成されていたＦＰＧＡ回路１０５の暗号化回路が消去される（ステップＳ４１４）。
【００５６】
次に、図３のコネクタ部１０３に、アルゴリズムＢのコンフィグレーションデータを格納したＲＯＭ１０２を接続し（ステップＳ４１５）、電子機器１００の電源をＯＮする（ステップＳ４１６）。電子機器１００では、上記のステップＳ４０３〜ステップＳ４０６の処理と同様の処理がステップＳ４１７〜ステップＳ４２０において行われる。この場合には、接続されたＲＯＭ１０２のアルゴリズムＢに対応して、図３のＦＰＧＡ回路１０５内にアルゴリズムＢの暗号化回路がステップＳ４１８において生成される。
【００５７】
そして、生成されたこのアルゴリズムＢの暗号化回路を介して、上記のステップＳ４０９において図３のバッファ部１１０に保持した平文のデータを、アルゴリズムＢで暗号化する（ステップＳ４２１）。さらに、このようにアルゴリズムＢで暗号化されたデータを、再び図３のデータ保持部１０８の記憶領域に書き込んで保持する（ステップＳ４２２）。これにより、データ保持部１０８には、はじめにアルゴリズムＡで暗号化され保持されていたデータが、アルゴリズム変更によりアルゴリズムＢで暗号化されて保持される。
【００５８】
なお、このようなアルゴリズム変更では、図３のアルゴリズム比較部１０９が前述のステップＳ４１０で示すようにディセーブルされているので、データのアルゴリズムの種類を示すデータ保持部１０８の記憶領域のフラグと、暗号化回路のアルゴリズムの種類を示すＦＰＧＡ回路１０５内部の特定領域のフラグとが異なっていても、図５のステップＳ５０８で後述するアクセス不実施や、ステップＳ５０９で後述するセキュリティシステムへの通報が行われることはなく、データへのアクセスおよびデータの書き込みを速やかに行うことが可能となる。
【００５９】
上記のようにして図３のデータ保持部１０８にアルゴリズムＢで暗号化されたデータを書き込んだ後、図３のバッファ部１１０内に保持された平文のデータを消去する（ステップＳ４２３）。そして、図３のユーザＩ／Ｆ１０７を介して図３の制御部１０６にアルゴリズム比較部１０９をイネーブル（有効）にする指示を入力し、アルゴリズム比較部１０９をイネーブルする（ステップＳ４２４）。その後、図３の電子機器１００の電源をＯＦＦするとともに（ステップＳ４２５）、図３のコネクタ部１０３からＲＯＭ１０２を取りはずす（ステップＳ４２６）。それにより、生成されていたコンフィグレーション回路がコンフィグレーション回路生成／消去部１０４により消去され（ステップＳ４２７）、それに伴って、生成されていたＦＰＧＡ回路１０５の暗号化回路が消去される（ステップＳ４２８）。以上のようにして、保持されたデータのアルゴリズム変更動作が終了する。
【００６０】
続いて、上記のデータのアルゴリズム変更が行われた後に、盗まれたアルゴリズムＡのＲＯＭを不正使用して不正アクセスが行われた場合について説明する。図５は、図４の暗号化アルゴリズム変更動作後における不正アクセス時の動作の概要を示すフローチャートである。
【００６１】
図５に示すように、不正使用者が盗んだアルゴリズムＡのＲＯＭ１０２（図３参照）を図３のコネクタ部１０３に接続し（ステップＳ５０１）、引き続き図１の実施の形態１のステップＳ２０１〜ステップＳ２０７と同様の処理がステップＳ５０２〜ステップＳ５０６において行われる。ここでは、ステップＳ５０４において、ＲＯＭ１０２のコンフィグレーションデータのアルゴリズムＡに対応してアルゴリズムＡの暗号化回路が生成される。
【００６２】
続いて、図３のアルゴリズム比較部１０９が、生成された暗号化回路のアルゴリズムと図３のデータ保持部１０８に保持されたデータの暗号化アルゴリズムとの比較を行う（ステップＳ５０７）。かかるアルゴリズムの比較において、ここでは、アルゴリズムＡの暗号化回路が生成されており、また、図４のアルゴリズム変更動作によってデータ保持部１０８のデータがアルゴリズムＢで暗号化されていることから、両者のアルゴリズムは異なっている。それゆえ、この場合には、データ保持部１０８に保持された前述の正当性確認のためのデータに基づき、図３の制御部１０６が、暗号化回路のアルゴリズムの種類を示すＦＰＧＡ回路１０５（図３参照）のフラグとデータ保持部１０８の記憶領域に設けられたフラグが一致せず、よって、両者のアルゴリズムが異なるものであると判定する。
【００６３】
このように暗号化回路のアルゴリズムとデータの暗号化アルゴリズムとが不一致であることが検出されると、ＲＯＭ１０２の不正使用者はデータ保持部１０８のデータにアクセスすることができず、図３の電子機器１００では動作が停止する（ステップＳ５０８）。また、このような動作停止状態の下で機能するセキュリティ通報手段１１１によって、インターネット等のネットワークシステムを通じてセキュリティシステムに通報が行われる（ステップＳ５０９）。また、ここでは図示していないが、警告メッセージや警告音の出力が行われてもよい。なお、セキュリティシステムとは、具体的に、例えば、契約等によりユーザのシステムを支援する支援システムの一環でセキュリティ対策を行う支援センター等に相当する。
【００６４】
なお、ＲＯＭ１０２の不正使用者がアルゴリズム比較部１０９の機能を何らかの方法により抑止した場合でも、データ保持部１０８のデータは図４に示すように既に不正使用者の有するＲＯＭ１０２のアルゴリズムＡとは異なるアルゴリズム（すなわちアルゴリズムＢ）で暗号化されているため、アルゴリズムＡのＲＯＭ１０２によって生成されるアルゴリズムＡの暗号化回路ではアルゴリズムＢのデータを復号化および暗号化することはできず、よって、不正使用者によるデータの解読は不可能となる。
【００６５】
以上のように、本実施の形態の電子機器１００および当該電子機器１００におけるセキュリティ支援方法によれば、ハードウェアキーであるＲＯＭ１０２を盗み出して不正使用しても、適宜速やかにデータの暗号化アルゴリズムを変更することによって、不正アクセスを防止することが可能となる。また、この場合には、ＲＯＭ１０２の不正使用の事実を検出してセキュリティシステム等に通報することができる。したがって、実施の形態１の場合よりもさらに高いセキュリティ性を実現することが可能となる。
【００６６】
また、ここでは、暗号化回路がＦＰＧＡ回路１０５によって生成されるので、暗号化回路のコンフィグレーションに用いられるＲＯＭ１０２のコンフィグレーションデータを交換することにより、数万ゲート相当の大規模な回路構成の暗号化回路でも、容易かつ速やかに回路構成の変更を行うことが可能となる。したがって、上記のようなデータの暗号化アルゴリズムの変更を容易に実現することが可能となる。
【００６７】
ところで、上記の実施の形態１および実施の形態２において、ＲＯＭ１０２内に格納されたデータを改竄して本体１０１のデータ保持部１０８に保持されたデータに直接アクセスを試みようとしても、暗号化のアルゴリズムは、現在、多様な方式が発表されているため、どのアルゴリズムを使用して暗号化を行っているか特定することは非常に困難である。したがって、上記の実施の形態１および実施の形態２では、暗号化アルゴリズムを特定した不正アクセスの実行は困難である。
【００６８】
なお、本発明にかかる電子機器の構成は、上記の実施の形態１および実施の形態２の構成に限定されるものではなく、これ以外の構成であってもよい。例えば、実施の形態１および実施の形態２では、ハードウェアキーとしてＲＯＭ１０２を利用するとともにＦＰＧＡ回路１０５により暗号化回路が生成される場合について説明したが、回路生成データを与えるものであればＲＯＭ１０２以外の要素をハードウェアキーとして利用してもよく、また、当該回路生成データが与えられることにより所定の機能を発揮して暗号化回路を生成するのであれば、ＦＰＧＡ回路以外の要素により暗号化回路を生成してもよい。
【００６９】
（付記１）与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、
前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、
前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とするセキュリティ支援方法。
【００７０】
（付記２）前記回路生成データ付与手段によって前記論理回路に与えられる前記回路生成データを書き換えることにより、生成される前記暗号化回路の前記回路生成データを変更し、複数種類の前記暗号化回路の入れ替えを行うことを特徴とする付記１に記載のセキュリティ支援方法。
【００７１】
（付記３）前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする付記１または２に記載のセキュリティ支援方法。
【００７２】
（付記４）前記回路生成データが変更された前記暗号化回路を介して、前記データを変更することを特徴とする付記３に記載のセキュリティ支援方法。
【００７３】
（付記５）生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報することを特徴とする付記３または４に記載のセキュリティ支援方法。
【００７４】
（付記６）与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、
前記電子機器本体に着脱自在に構成され、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、
前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする電子機器。
【００７５】
（付記７）前記回路生成データ付与手段がＲＯＭで構成されたことを特徴とする付記６に記載の電子機器。
【００７６】
（付記８）前記論理回路がＦＰＧＡ回路で構成されたことを特徴とする付記６または７に記載の電子機器。
【００７７】
（付記９）前記回路生成データ付与手段によって前記論理回路に与えられる前記回路生成データを書き換えることにより、生成される前記暗号化回路の前記回路生成データが変更されることを特徴とする付記６〜８のいずれか一つに記載の電子機器。
【００７８】
（付記１０）前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする付記６〜９のいずれか一つに記載の電子機器。
【００７９】
（付記１１）前記回路生成データが変更された前記暗号化回路を介して、前記データが変更されることを特徴とする付記１０に記載の電子機器。
【００８０】
（付記１２）前記本体は、前記回路生成データ付与手段から与えられる前記回路生成データと前記データ保持部に保持された前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータとの比較を行う比較部をさらに備えることを特徴とする付記１０または１１に記載の電子機器。
【００８１】
（付記１３）生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報する通報手段をさらに有することを特徴とする付記１０〜１２のいずれか一つに記載の電子機器。
【００８２】
（付記１４）回路生成データに基づく回路を生成する論理回路を有する電子機器において、
前記回路生成データを前記論理回路に付与する回路生成データ付与手段が前記電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする電子機器。
【産業上の利用可能性】
【００８３】
以上のように、本発明にかかるセキュリティ支援方法および電子機器は、セキュリティ性の向上が図られたセキュリティ支援方法および電子機器として有用であり、特に、高い機密性を必要とするデータを取り扱うセキュリティ支援方法および電子機器において有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態１にかかる電子機器の構成を示す模式的なブロック図である。
【図２】図１の電子機器におけるデータアクセス動作の概要を示すフローチャートである。
【図３】本発明の実施の形態２にかかる電子機器の構成を示す模式的なブロック図である。
【図４】図３の電子機器におけるデータの暗号化アルゴリズム変更動作の概要を示すフローチャートである。
【図５】図４の暗号化アルゴリズム変更動作後における不正アクセス時の動作の概要を示すフローチャートである。
【符号の説明】
【００８５】
１００ 電子機器
１０１ 本体
１０２ ＲＯＭ
１０３ コネクタ部
１０４ コンフィグレーション回路生成／消去部
１０５ ＦＰＧＡ回路
１０６ 制御部
１０７ ユーザＩ／Ｆ
１０８ データ保持部
１０９ アルゴリズム比較部
１１０ バッファ部
１１１ セキュリティ通報手段
【技術分野】
【０００１】
この発明は、暗号化を用いたセキュリティ支援方法および当該方法が適用される電子機器に関する。
【背景技術】
【０００２】
データの機密性を保持するために、データをハードウェアやソフトウェアを用いて暗号化する手法が取り入れられている（例えば、特許文献１および特許文献２参照。）。かかる暗号化の手法では、このデータに対し正当なアクセス権限を有するユーザ(またはシステム)が備えるハードウェアもしくはソフトウェア等の情報が、暗号化されたデータへのアクセスの鍵、すなわちキー情報となり、このキー情報が、ハードウェアもしくはソフトウェアで構成される暗号化システムで運用されてデータへのアクセスが可能となる。
【０００３】
具体的に、正当なアクセス権限を有するユーザ(またはシステム)は、まず、キー情報を暗号化システムに入力する。すると、暗号化されたデータが保持されているデータ保持部へのアクセスが可能となる。そして、例えば、データ保持部の特定の記憶領域に対して新たにデータの書き込みを行う際には、書き込むデータを暗号化(エンコード)して書き込み、また、保持されたデータを読み出す際には、データを複号化(デコード)して読み出しを行う。この場合、キー情報が正しく入力されなければ、データを書き込むことができないとともに、読み出すこともできない。したがって、暗号化システムでは、データの機密が保持される。
【０００４】
【特許文献１】特開２００３−１９８５３０号公報
【特許文献２】特開２００４−７４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような暗号化の手法を用いても、以下のように正当なアクセス権限を有さないユーザ（またはシステム）、すなわち不正ユーザによるアクセス（以下、これを不正アクセスと呼ぶ）が行われ、データの機密性が破られる可能性がある。
【０００６】
例えば、ドングル等と称されるハードウェアキーを利用する暗号化システムでは、盗難等によりこのキーが不正ユーザの手に渡ると、このキーを用いて不正アクセスが行われたり、キー情報を解析されて攻撃される可能性がある。
【０００７】
また、パスワード等をキー情報としてソフトウェア上で利用するいわゆるソフトウェアキーを利用する暗号化システムでは、不正ユーザによるキー情報の盗み見や、様々なクラッキングの手法によって、キー情報が流出する可能性がある。そして、このキー情報が不正ユーザの手に渡ると、不正アクセスが行われたり攻撃される可能性がある。
【０００８】
そこで、上記のような問題点を解決するために、ソフトウェアキーとハードウェアキーとを同時に使用することにより不正アクセスを防止し、データの機密性を高める方法がある。しかしながら、この場合においても、何らかの方法により暗号化システムそのものに不正ユーザがアクセスすることができれば、データを解読されたり改竄されたりする可能性がある。不正ユーザが暗号化システムにアクセス可能で、かつ、その暗号化システムのアルゴリズムを特定した場合には、暗号化したデータが解読される可能性は非常に高い。
【０００９】
本発明は、上述した従来技術による問題点を解消するため、不正ユーザ（またはシステム）によるデータアクセスや暗号化システムへの攻撃が防止されて高いセキュリティ性を有し、データの機密性の向上が図られたセキュリティ支援方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、本発明にかかるセキュリティ支援方法は、与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする。
【００１１】
また、本発明にかかる電子機器は、与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、前記電子機器本体に着脱自在に構成され前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする。
【００１２】
また、本発明にかかる電子機器は、回路生成データに基づく回路を生成する論理回路を有する電子機器において、前記回路生成データを前記論理回路に付与する回路生成データ付与手段俄然気電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする。
【００１３】
かかる構成のセキュリティ支援方法および電子機器によれば、回路生成データ付与手段を脱着した状態では暗号化回路が生成されないので、不正ユーザ（またはシステム）はデータアクセスや暗号化システムへの攻撃を行うことができない。また、所定時、具体的には回路生成データ付与手段の盗難等により不正ユーザの手に渡った時等でも、この不正ユーザの手に渡った回路生成データ付与手段と異なる回路生成データの暗号化回路が生成されるように構成を変更することにより、不正ユーザ（またはシステム）はデータアクセスや暗号化システムへの攻撃を行うことができない。
【発明の効果】
【００１４】
本発明にかかるセキュリティ支援方法および電子機器によれば、不正ユーザ（またはシステム）によるデータアクセスや暗号化システムへの攻撃が防止されて高いセキュリティを有し、データの機密性の向上が図られたセキュリティ支援方法および電子機器が実現される。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照して、本発明にかかるセキュリティ支援方法および当該方法が適用される電子機器の好適な実施の形態を詳細に説明する。まず、本発明の実施の形態にかかるセキュリティ支援方法および電子機器の概要を説明すると、この電子機器では、暗号化システムを実現するための要素を含め制御部やデータ保持部等の各種構成要素を備えた本体と、この本体から着脱可能に構成されたＲＯＭとを備える。そして、このＲＯＭが、電子機器のデータ保持部の記憶領域に格納されたデータ（以下、保持データと呼ぶ）にアクセスする際にハードウェアキーとして機能する。
【００１６】
具体的に、ＲＯＭには、電子機器の本体内部に所定の構成の暗号化回路を生成（すなわちコンフィグレーション）するためのコンフィグレーションデータが格納されている。そして、保持データへのアクセス時には、ＲＯＭを電子機器の本体に接続してＲＯＭのコンフィグレーションデータを本体内に入力し、このコンフィグレーションデータにしたがって、電子機器の本体内部に暗号化回路が生成される。その結果、保持データへのアクセスが可能となる。
【００１７】
一方、ＲＯＭが電子機器の本体に接続されていない状態では、ＲＯＭからのコンフィグレーションデータの入力が実行されないので、電子機器の本体内部に暗号化回路が生成されない。したがって、この状態では保持データへのアクセスができず、よって、高いデータの機密性を実現することが可能となる。
【００１８】
ここで、上記のようにＲＯＭの接続により一旦生成された暗号化回路は、ＲＯＭを本体から取りはずすことにより消去される。したがって、再度ＲＯＭを接続しなければ、本体内部に暗号化回路を生成することができず、よって、ＲＯＭが本体に接続されていない状態では、不正アクセスによる攻撃から保持データが保護される。
【００１９】
また、ハードウェアキーとして機能するＲＯＭが盗まれた場合には、このＲＯＭを用いた不正ユーザの攻撃から保持データを防御するために、保持データの暗号化アルゴリズムを、盗まれたＲＯＭを用いて生成される暗号化回路のアルゴリズムとは異なるアルゴリズムに変更する。それにより、不正ユーザの保持データへのアクセスを防止することが可能となる。さらに、不正アクセスが行われた場合に、当該アクセスを検出してセキュリティに通報するよう構成されてもよい。以下、本発明の実施の形態について、詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１にかかる電子機器の構成を示す模式的なブロック図である。図１に示すように、電子機器１００は、本体１０１と、この本体１０１に着脱可能に構成され本体１０１と独立に設けられたＲＯＭ１０２とを備える。本体１０１は、具体的に、コネクタ部１０３、コンフィグレーション回路生成／消去部１０４と、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｌｌｅｙ）回路１０５と、制御部１０６と、ユーザＩ／Ｆ（インターフェース）１０７と、データ保持部１０８と、アルゴリズム比較部１０９と、を備えている。
【００２１】
コネクタ部１０３は、本体１０１の外部に独立して配設されたＲＯＭ１０２を本体１０１に取り付ける際の接続部に相当し、ここでＲＯＭ１０２の着脱が行われる。コンフィグレーション回路生成／消去部１０４では、コネクタ部１０３に接続されたＲＯＭ１０２から入力されるコンフィグレーションデータにしたがって、コンフィグレーション回路が生成される。ＲＯＭ１０２がコネクタ部１０３から取り外されると、一旦形成されたコンフィグレーション回路は消去される。したがって、ＲＯＭ１０２からのデータ入力がない状態、すなわちＲＯＭ１０２がコネクタ部１０３に接続されていない状態では、コンフィグレーション回路生成／消去部１０４にコンフィグレーション回路は生成されない。このようなコンフィグレーション回路生成／消去部１０４は、例えば、揮発性の記憶デバイスで構成され、ＲＯＭ１０２からのコンフィグレーションデータの入力がないと、一旦内部に生成されたコンフィグレーション回路が消去される構成となっている。
【００２２】
ＦＰＧＡ回路１０５は、ユーザが自分で設計して所望の動作を実行させることが可能な論理回路であり、コンフィグレーション回路生成／消去部１０４に生成されたコンフィグレーション回路から出力される情報にしたがって回路内部に暗号化回路を生成する。ＦＰＧＡ回路１０５では、ＲＯＭ１０２に格納されたコンフィグレーションデータのアルゴリズムに対応したアルゴリズムの暗号化回路が生成される。例えば、ＦＰＧＡ回路１０５は内部構造がＲＡＭになっており、上記コンフィグレーション回路からの出力がないと、内部に生成された暗号化回路が消去される揮発性の記憶デバイスである。
【００２３】
データ保持部１０８は、特定のアルゴリズムで暗号化された各種データを保持する記憶領域を備える。データ保持部１０８に保持されたデータは、当該データのアルゴリズムと同じアルゴリズムを有するＦＰＧＡ回路１０５の暗号化回路を介して暗号化／復号化され、それにより、データの書き込みおよび読み出しが可能となる。また、データ保持部１０８には、ＲＯＭ１０２から与えられるコンフィグレーションデータの正当性を確認するためのデータが保持されている。
【００２４】
アルゴリズム比較部１０９は、ＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムとデータ保持部１０８に保持されたデータの暗号化アルゴリズムとを比較する。具体的に、ＦＰＧＡ回路１０５は、その内部に生成された暗号化回路のアルゴリズムの種別を特定するフラグを特定領域に有しており、また、データ保持部１０８は、現在保持しているデータの暗号化アルゴリズムの種別を特定するフラグを記憶領域の特定領域に有している。そして、アルゴリズム比較部１０９は、このＦＰＧＡ回路１０５のフラグとデータ保持部１０８のフラグとを比較し、両者のアルゴリズムを比較する。
【００２５】
本体１０１のユーザＩ／Ｆ１０７には、図示しない本体１０１の入力手段（例えば、入力キー等）から送信される入力データが入力され、さらにこの入力データを制御部１０６に出力する。制御部１０６は、ＣＰＵを含んで構成され、電子機器１００の全体の制御を司る。制御部１０６による制御によって、電子機器１００において種々の動作が実行される。
【００２６】
ＲＯＭ１０２には、本体１０１のコンフィグレーション回路生成／消去部１０４にコンフィグレーション回路を生成する（ひいては暗号化回路を生成する）ためのコンフィグレーションデータが格納されている。すなわち、ＲＯＭ１０２には、様々な暗号化アルゴリズムを応用した論理回路をハードウェア記述言語等で設計したものがコンフィグレーションデータに変換されて格納されている。
【００２７】
ＲＯＭ１０２は、本体１０１から独立して構成されており、例えば、コネクタ部１０３に挿入するよう構成されたチップやカード等である。このようなＲＯＭ１０２は、電子機器１００の使用時に、本体１０１の外部からコネクタ部１０３を介して本体１０１に接続される。また、使用が終了したら、コネクタ部１０３から取り外される。このように、ＲＯＭ１０２は、電子機器１００において各種動作を実行するためのハードウェアキーに相当する。
【００２８】
以上のように、本実施の形態においては、ＦＰＧＡ回路が暗号化回路を生成する論理回路に相当し、ＲＯＭ１０２が回路生成データ付与手段に相当し、ＲＯＭ１０２のコンフィグレーションデータが回路生成データに相当する。また、コンフィグレーション回路生成／消去部１０４が、ＦＰＧＡ回路１０５に生成された暗号化回路を消去する消去手段に相当する。また、アルゴリズム比較部１０９が、ＲＯＭ１０２から与えられるコンフィグレーションデータの正当性を確認する際に用いられる比較部に相当する。
【００２９】
次に、図１の電子機器１００における各種動作を実現するためのデータアクセス動作と、このデータアクセス動作によって実現されるセキュリティ支援方法について説明する。図２は、図１の電子機器１００におけるデータアクセス動作の概要を示すフローチャートである。
【００３０】
図２に示すように、ユーザが図１の電子機器１００の電源をＯＮすると（ステップＳ２０１）、図１のユーザＩ／Ｆ１０７を介して図１の制御部１０６に動作開始の情報が出力される。すると、制御部１０６は、図１のＲＯＭ１０２が図１の本体１０１のコネクタ部１０３に接続されているか否かを判定する（ステップＳ２０２）。
【００３１】
ＲＯＭ１０２がコネクタ部１０３に接続されていない場合には（ステップＳ２０２：Ｎｏ）、ＲＯＭ１０２からコンフィグレーションデータが与えられないため本体１０１のコンフィグレーション回路生成／消去部１０４（図１参照）にコンフィグレーション回路が生成されず、よって、図１のＦＰＧＡ回路１０５の内部に暗号化回路も生成されない。したがって、図１のデータ保持部１０８に保持されたデータにアクセスすることができず、当該データの読み出しおよび書き込みを行うことはできない。このように、ＲＯＭ１０２が本体１０１に接続されないと、電子機器１００において動作を実行するためのキーが投入されていないことから、電子機器１００では、それ以上の動作は実行されず動作が停止する（ステップＳ２０３）。
【００３２】
一方、図１のＲＯＭ１０２がコネクタ部１０３に接続されている場合には（ステップＳ２０２：Ｙｅｓ）、接続されたＲＯＭ１０２からコンフィグレーション回路生成／消去部１０４に入力されたコンフィグレーションデータにしたがって制御部１０６が動作し、本体１０１のコンフィグレーション回路生成／消去部１０４にコンフィグレーション回路が生成される（ステップＳ２０４）。
【００３３】
そしてさらに、生成されたコンフィグレーション回路からの出力により、制御部１０６が動作して図１のＦＰＧＡ回路１０５の内部に暗号化回路が生成される（ステップＳ２０５）。この場合、ＦＰＧＡ回路１０５では、ＲＯＭ１０２のコンフィグレーションデータのアルゴリズムに応じたアルゴリズムの暗号化回路が生成される。例えば、ＲＯＭ１０２がアルゴリズムＡのコンフィグレーションデータを有する場合には、ＦＰＧＡ回路１０５にアルゴリズムＡの暗号化回路が生成され、ＲＯＭ１０２がアルゴリズムＢのコンフィグレーションデータを有する場合には、ＦＰＧＡ回路１０５にアルゴリズムＢの暗号化回路が生成される。
【００３４】
上記のようにして図１のＦＰＧＡ回路１０５に暗号化回路が生成されると、続いて、図１に示すように、ユーザＩ／Ｆ１０７から制御部１０８にパスワードが入力され（ステップＳ２０６）、制御部１０６が、この入力されたパスワードが正当なアクセス権限を有するユーザのパスワードであるか否かを判定する（ステップＳ２０７）。
【００３５】
図２に示すように、入力されたパスワードが正当なアクセス権限を有するユーザ（またはシステム）のものでない場合には（ステップＳ２０７：Ｎｏ）、再びステップＳ２０６の処理に戻る。一方、パスワードが正当なアクセス権限を有するユーザ（またはシステム）のものである場合には（ステップＳ２０７：Ｙｅｓ）、図１のアルゴリズム比較部１０９が、図１のＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムと、図１のデータ保持部１０８に保持されたデータの暗号化アルゴリズムとを比較し（ステップＳ２０８）、図１の制御部１０６が、両者のアルゴリズムが一致するか否かの判定、すなわち暗号化回路のアルゴリズムの正当性の確認、を行う（ステップＳ２０９）。このような制御部１０６による正当性の確認は、データ保持部１０８に保持された正当性確認のためのデータに基づいて行われる。
【００３６】
そして、両者のアルゴリズムが異なるものである、すなわち暗号化のアルゴリズムが正当でない、と判定されると（ステップＳ２０９：Ｎｏ）、図１のＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムが保持されたデータの暗号化アルゴリズムと異なることからデータの復号化および暗号化を行うことができず、よって、データの読み込みおよび書き込みが実行されない。したがって、図１の電子機器１００では、データへのアクセスが実行されないのでそれ以上の動作は実行されず、動作が停止する（ステップＳ２１０）。
【００３７】
一方、両者のアルゴリズムが同一である、すなわち暗号化のアルゴリズムが正当である、と判定されると（ステップＳ２０９：Ｙｅｓ）、図１のＦＰＧＡ回路１０５に生成された暗号化回路のアルゴリズムが保持されたデータの暗号化アルゴリズムと同一であるので、データの復号化および暗号化を行うことができ、よって、データの読み込みおよび書き込みが実行される（ステップＳ２１１）。そして、このようなデータの読み込みおよび書き込み、すなわちデータへのアクセス実行により、図１の電子機器１００において、種々の動作が実行される。
【００３８】
所望の動作が実行されると、図１の電子機器１００では、図１のユーザＩ／Ｆ１０７を介して動作の終了指示が図１の制御部１０６に出力されたか否か（すなわち終了か否か）の判定が行われる（ステップＳ２１２）。動作の終了指示が出力されていない（すなわち終了でない）場合には（ステップＳ２１２：Ｎｏ）、再びステップＳ２１１に戻って処理が行われる。一方、動作の終了指示が出力される（すなわち終了となる）と（ステップＳ２１２：Ｙｅｓ）、電子機器１００の動作が終了する。そして、電子機器１００の電源をＯＦＦするとともに（ステップＳ２１３）、図１のコネクタ部１０３から図１のＲＯＭ１０２を取りはずす（ステップＳ２１４）。
【００３９】
上記のようにコネクタ部１０３からＲＯＭ１０２が取り外されたことを制御部１０６が確認すると、コンフィグレーション回路生成／消去部１０４は、図２のステップＳ２０４において生成されたコンフィグレーション回路を消去する（ステップＳ２１５）。そして、このようにコンフィグレーション回路が消去されると、コンフィグレーションデータが図１のＦＰＧＡ回路１０５に入力されないので、図２のステップＳ２０５においてＦＰＧＡ回路１０５の内部に生成された暗号化回路が、当該コンフィグレーション回路の消去に伴って消去される（ステップＳ２１６）。
【００４０】
このように暗号化回路が消去された状態では、図１のデータ保持部１０８に保持されたデータの復号化および暗号化をすることができず、すなわち、データにアクセスすることができない。したがって、再びＲＯＭ１０２をコネクタ部１０３に接続して新たに暗号化回路を生成しない限りは、電子機器１００を動作させることができない。このように、ＲＯＭ１０２が取り外された状態の電子機器１００では、不正アクセスが防止される。
【００４１】
以上のように、本実施の形態の電子機器１００においては、データアクセスの際に、パスワードによる認証だけでなく、動作実行のためのハードウェアキーとして機能するＲＯＭ１０２によっても認証が実施される構成が実現される。したがって、二重にセキュリティ性を高めることが可能となり、不正アクセスからデータを保護してデータの機密性を高く保持することが可能となる。
【００４２】
特に、この電子機器１００では、ＲＯＭ１０２を取り外した状態では暗号化回路が電子機器１００内に存在しないので、データアクセスが不可である構成が実現される。したがって、従来の暗号化システムに比べて、より確実かつ良好なセキュリティを実現することが可能となる。
【００４３】
また、暗号化アルゴリズムは、近年、複雑化および大規模化しており、それゆえ、通常のソフトウェアによる暗号化／復号化では処理時間が大きくなって動作時間のボトルネックとなるおそれがあるが、本実施の形態では、ハードウェアにより暗号化回路を構成するため、暗号化システムにおける処理の高速化が図られる。したがって、電子機器１００では、速やかに動作を実行することが可能となる。
【００４４】
また、暗号化回路がＦＰＧＡ回路１０５によって構成されるため、ＲＯＭ１０２のコンフィグレーションデータに応じたアルゴリズムの所望の暗号化回路を容易に生成することができる。また、複数種類の暗号化回路を入れ替えながら運用することにより、セキュリティ性をさらに高めることが可能となる。
【００４５】
（実施の形態２）
本発明の実施の形態２にかかる電子機器および当該電子機器におけるセキュリティ支援方法は、ＲＯＭをハードウェアキーとして使用する点で実施の形態１と同様であるが、セキュリティ性を高めてデータの機密性をより向上させるために、データ保持部に保持されるデータのアルゴリズムを適宜変更する点が、実施の形態１とは異なっている。
【００４６】
例えば、ＲＯＭが盗まれた場合には、盗んだＲＯＭを使用して不正アクセスされるおそれがある。そこで、本実施の形態では、盗まれたＲＯＭを使用して不正アクセス使用としてもアクセスできないように、保持されたデータの暗号化アルゴリズムを、盗まれたＲＯＭの有するコンフィグレーションデータに基づいて生成される暗号化回路では復号化および暗号化ができないアルゴリズムに変更する。
【００４７】
なお、このようなデータの暗号化アルゴリズムの変更は、ＲＯＭの盗難発生に対応して行ってもよく、また、盗難の発生にかかわらず定期的に行ってもよい。以下、本実施の形態の詳細を説明する。
【００４８】
図３は、本発明の実施の形態２にかかる電子機器の構成を示す模式的なブロック図である。図３に示すように、本実施の形態の電子機器１００は、図１の実施の形態１の電子機器１００と同様の構成を有し、さらに、データ保持部１０８に保持されたデータを一時的に保持する領域（すなわち一時記憶領域）であるバッファ部１１０を備える。バッファ部１１０は、ＦＰＧＡ回路１０５に接続されている。また、本実施の形態の電子機器１００は、不正アクセスが合った場合に、当該不正アクセスを検出してセキュリティシステムに通報するためのセキュリティ通報手段１１１をさらに備えている。
【００４９】
かかる構成の電子機器１００では、通常は、図２に示す実施の形態１のアクセス動作と同様の動作が行われるが、ＲＯＭ１０２の盗難等に伴って、後述の図４で示すように、保持されるデータのアルゴリズム変更動作が行われる。それにより、後述の図５で示すように、盗んだＲＯＭ１０２を使用した不正アクセスからデータを防御することが可能となる。
【００５０】
以下に、本実施の形態の特徴である、データの暗号化アルゴリズム変更動作について説明する。図４は、図３の電子機器１００におけるデータの暗号化アルゴリズム変更動作の概要を示すフローチャートである。
【００５１】
データの暗号化アルゴリズム変更の概要を説明すると、ここでは、はじめに図３のデータ保持部１０８にアルゴリズムＡで暗号化されたデータが保持されている。そして、このアルゴリズムＡで暗号化されたデータが、図４の暗号化アルゴリズム変更動作によって、アルゴリズムＢにより暗号化される。
【００５２】
詳細には、例えばハードウェアキーである図３のＲＯＭ１０２が盗まれたことが分かると、図４に示すように、まず、盗まれたＲＯＭ１０２と同じくアルゴリズムＡのコンフィグレーションデータを格納した予備のＲＯＭ１０２を図３のコネクタ部１０３に接続する（ステップＳ４０１）。そして、図３の電子機器１００の電源をＯＮする（ステップＳ４０２）。
【００５３】
電源がＯＮされた電子機器１００では、実施の形態１の図２のステップＳ２０４〜ステップＳ２０９における処理と同様の処理がステップＳ４０３〜ステップＳ４０７において行われる。ここでは、接続されたＲＯＭ１０２（図３参照）のコンフィグレーションデータのアルゴリズムＡに対応して、図３のＦＰＧＡ回路１０５に、アルゴリズムＡの暗号回路が生成される。それにより、アルゴリズムＡで暗号化されたデータへのアクセスが可能となる。
【００５４】
続いて、アルゴリズムＡで暗号化され保持されたデータを、図３のＦＰＧＡ回路１０５内に生成されたアルゴリズムＡの暗号化回路を介し、復号化して平文に解読する（ステップＳ４０８）。そして、この解読したデータを、図３のバッファ部１１０に移動させて、バッファ部１１０の記憶領域に書き込みを行って保持する（ステップＳ４０９）。
【００５５】
その後、図３に示すように、ユーザＩ／Ｆ１０７を介して制御部１０６にアルゴリズム比較部１０９をディセーブル（無効）にする指示を入力し、アルゴリズム比較部１０９をディセーブルする（ステップＳ４１０）。そして、このようにデータをバッファ部１１０に保持するとともにアルゴリズム比較部１０９をディセーブルした状態において、電子機器１００の電源をＯＦＦするとともに（ステップＳ４１１）、コネクタ部１０３から図３のＲＯＭ１０２を取りはずす（ステップＳ４１２）。それにより、生成されていたコンフィグレーション回路がコンフィグレーション回路生成／消去部１０４により消去され（ステップＳ４１３）、それに伴って、生成されていたＦＰＧＡ回路１０５の暗号化回路が消去される（ステップＳ４１４）。
【００５６】
次に、図３のコネクタ部１０３に、アルゴリズムＢのコンフィグレーションデータを格納したＲＯＭ１０２を接続し（ステップＳ４１５）、電子機器１００の電源をＯＮする（ステップＳ４１６）。電子機器１００では、上記のステップＳ４０３〜ステップＳ４０６の処理と同様の処理がステップＳ４１７〜ステップＳ４２０において行われる。この場合には、接続されたＲＯＭ１０２のアルゴリズムＢに対応して、図３のＦＰＧＡ回路１０５内にアルゴリズムＢの暗号化回路がステップＳ４１８において生成される。
【００５７】
そして、生成されたこのアルゴリズムＢの暗号化回路を介して、上記のステップＳ４０９において図３のバッファ部１１０に保持した平文のデータを、アルゴリズムＢで暗号化する（ステップＳ４２１）。さらに、このようにアルゴリズムＢで暗号化されたデータを、再び図３のデータ保持部１０８の記憶領域に書き込んで保持する（ステップＳ４２２）。これにより、データ保持部１０８には、はじめにアルゴリズムＡで暗号化され保持されていたデータが、アルゴリズム変更によりアルゴリズムＢで暗号化されて保持される。
【００５８】
なお、このようなアルゴリズム変更では、図３のアルゴリズム比較部１０９が前述のステップＳ４１０で示すようにディセーブルされているので、データのアルゴリズムの種類を示すデータ保持部１０８の記憶領域のフラグと、暗号化回路のアルゴリズムの種類を示すＦＰＧＡ回路１０５内部の特定領域のフラグとが異なっていても、図５のステップＳ５０８で後述するアクセス不実施や、ステップＳ５０９で後述するセキュリティシステムへの通報が行われることはなく、データへのアクセスおよびデータの書き込みを速やかに行うことが可能となる。
【００５９】
上記のようにして図３のデータ保持部１０８にアルゴリズムＢで暗号化されたデータを書き込んだ後、図３のバッファ部１１０内に保持された平文のデータを消去する（ステップＳ４２３）。そして、図３のユーザＩ／Ｆ１０７を介して図３の制御部１０６にアルゴリズム比較部１０９をイネーブル（有効）にする指示を入力し、アルゴリズム比較部１０９をイネーブルする（ステップＳ４２４）。その後、図３の電子機器１００の電源をＯＦＦするとともに（ステップＳ４２５）、図３のコネクタ部１０３からＲＯＭ１０２を取りはずす（ステップＳ４２６）。それにより、生成されていたコンフィグレーション回路がコンフィグレーション回路生成／消去部１０４により消去され（ステップＳ４２７）、それに伴って、生成されていたＦＰＧＡ回路１０５の暗号化回路が消去される（ステップＳ４２８）。以上のようにして、保持されたデータのアルゴリズム変更動作が終了する。
【００６０】
続いて、上記のデータのアルゴリズム変更が行われた後に、盗まれたアルゴリズムＡのＲＯＭを不正使用して不正アクセスが行われた場合について説明する。図５は、図４の暗号化アルゴリズム変更動作後における不正アクセス時の動作の概要を示すフローチャートである。
【００６１】
図５に示すように、不正使用者が盗んだアルゴリズムＡのＲＯＭ１０２（図３参照）を図３のコネクタ部１０３に接続し（ステップＳ５０１）、引き続き図１の実施の形態１のステップＳ２０１〜ステップＳ２０７と同様の処理がステップＳ５０２〜ステップＳ５０６において行われる。ここでは、ステップＳ５０４において、ＲＯＭ１０２のコンフィグレーションデータのアルゴリズムＡに対応してアルゴリズムＡの暗号化回路が生成される。
【００６２】
続いて、図３のアルゴリズム比較部１０９が、生成された暗号化回路のアルゴリズムと図３のデータ保持部１０８に保持されたデータの暗号化アルゴリズムとの比較を行う（ステップＳ５０７）。かかるアルゴリズムの比較において、ここでは、アルゴリズムＡの暗号化回路が生成されており、また、図４のアルゴリズム変更動作によってデータ保持部１０８のデータがアルゴリズムＢで暗号化されていることから、両者のアルゴリズムは異なっている。それゆえ、この場合には、データ保持部１０８に保持された前述の正当性確認のためのデータに基づき、図３の制御部１０６が、暗号化回路のアルゴリズムの種類を示すＦＰＧＡ回路１０５（図３参照）のフラグとデータ保持部１０８の記憶領域に設けられたフラグが一致せず、よって、両者のアルゴリズムが異なるものであると判定する。
【００６３】
このように暗号化回路のアルゴリズムとデータの暗号化アルゴリズムとが不一致であることが検出されると、ＲＯＭ１０２の不正使用者はデータ保持部１０８のデータにアクセスすることができず、図３の電子機器１００では動作が停止する（ステップＳ５０８）。また、このような動作停止状態の下で機能するセキュリティ通報手段１１１によって、インターネット等のネットワークシステムを通じてセキュリティシステムに通報が行われる（ステップＳ５０９）。また、ここでは図示していないが、警告メッセージや警告音の出力が行われてもよい。なお、セキュリティシステムとは、具体的に、例えば、契約等によりユーザのシステムを支援する支援システムの一環でセキュリティ対策を行う支援センター等に相当する。
【００６４】
なお、ＲＯＭ１０２の不正使用者がアルゴリズム比較部１０９の機能を何らかの方法により抑止した場合でも、データ保持部１０８のデータは図４に示すように既に不正使用者の有するＲＯＭ１０２のアルゴリズムＡとは異なるアルゴリズム（すなわちアルゴリズムＢ）で暗号化されているため、アルゴリズムＡのＲＯＭ１０２によって生成されるアルゴリズムＡの暗号化回路ではアルゴリズムＢのデータを復号化および暗号化することはできず、よって、不正使用者によるデータの解読は不可能となる。
【００６５】
以上のように、本実施の形態の電子機器１００および当該電子機器１００におけるセキュリティ支援方法によれば、ハードウェアキーであるＲＯＭ１０２を盗み出して不正使用しても、適宜速やかにデータの暗号化アルゴリズムを変更することによって、不正アクセスを防止することが可能となる。また、この場合には、ＲＯＭ１０２の不正使用の事実を検出してセキュリティシステム等に通報することができる。したがって、実施の形態１の場合よりもさらに高いセキュリティ性を実現することが可能となる。
【００６６】
また、ここでは、暗号化回路がＦＰＧＡ回路１０５によって生成されるので、暗号化回路のコンフィグレーションに用いられるＲＯＭ１０２のコンフィグレーションデータを交換することにより、数万ゲート相当の大規模な回路構成の暗号化回路でも、容易かつ速やかに回路構成の変更を行うことが可能となる。したがって、上記のようなデータの暗号化アルゴリズムの変更を容易に実現することが可能となる。
【００６７】
ところで、上記の実施の形態１および実施の形態２において、ＲＯＭ１０２内に格納されたデータを改竄して本体１０１のデータ保持部１０８に保持されたデータに直接アクセスを試みようとしても、暗号化のアルゴリズムは、現在、多様な方式が発表されているため、どのアルゴリズムを使用して暗号化を行っているか特定することは非常に困難である。したがって、上記の実施の形態１および実施の形態２では、暗号化アルゴリズムを特定した不正アクセスの実行は困難である。
【００６８】
なお、本発明にかかる電子機器の構成は、上記の実施の形態１および実施の形態２の構成に限定されるものではなく、これ以外の構成であってもよい。例えば、実施の形態１および実施の形態２では、ハードウェアキーとしてＲＯＭ１０２を利用するとともにＦＰＧＡ回路１０５により暗号化回路が生成される場合について説明したが、回路生成データを与えるものであればＲＯＭ１０２以外の要素をハードウェアキーとして利用してもよく、また、当該回路生成データが与えられることにより所定の機能を発揮して暗号化回路を生成するのであれば、ＦＰＧＡ回路以外の要素により暗号化回路を生成してもよい。
【００６９】
（付記１）与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、
前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、
前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とするセキュリティ支援方法。
【００７０】
（付記２）前記回路生成データ付与手段によって前記論理回路に与えられる前記回路生成データを書き換えることにより、生成される前記暗号化回路の前記回路生成データを変更し、複数種類の前記暗号化回路の入れ替えを行うことを特徴とする付記１に記載のセキュリティ支援方法。
【００７１】
（付記３）前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする付記１または２に記載のセキュリティ支援方法。
【００７２】
（付記４）前記回路生成データが変更された前記暗号化回路を介して、前記データを変更することを特徴とする付記３に記載のセキュリティ支援方法。
【００７３】
（付記５）生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報することを特徴とする付記３または４に記載のセキュリティ支援方法。
【００７４】
（付記６）与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、
前記電子機器本体に着脱自在に構成され、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、
前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする電子機器。
【００７５】
（付記７）前記回路生成データ付与手段がＲＯＭで構成されたことを特徴とする付記６に記載の電子機器。
【００７６】
（付記８）前記論理回路がＦＰＧＡ回路で構成されたことを特徴とする付記６または７に記載の電子機器。
【００７７】
（付記９）前記回路生成データ付与手段によって前記論理回路に与えられる前記回路生成データを書き換えることにより、生成される前記暗号化回路の前記回路生成データが変更されることを特徴とする付記６〜８のいずれか一つに記載の電子機器。
【００７８】
（付記１０）前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする付記６〜９のいずれか一つに記載の電子機器。
【００７９】
（付記１１）前記回路生成データが変更された前記暗号化回路を介して、前記データが変更されることを特徴とする付記１０に記載の電子機器。
【００８０】
（付記１２）前記本体は、前記回路生成データ付与手段から与えられる前記回路生成データと前記データ保持部に保持された前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータとの比較を行う比較部をさらに備えることを特徴とする付記１０または１１に記載の電子機器。
【００８１】
（付記１３）生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報する通報手段をさらに有することを特徴とする付記１０〜１２のいずれか一つに記載の電子機器。
【００８２】
（付記１４）回路生成データに基づく回路を生成する論理回路を有する電子機器において、
前記回路生成データを前記論理回路に付与する回路生成データ付与手段が前記電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする電子機器。
【産業上の利用可能性】
【００８３】
以上のように、本発明にかかるセキュリティ支援方法および電子機器は、セキュリティ性の向上が図られたセキュリティ支援方法および電子機器として有用であり、特に、高い機密性を必要とするデータを取り扱うセキュリティ支援方法および電子機器において有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の形態１にかかる電子機器の構成を示す模式的なブロック図である。
【図２】図１の電子機器におけるデータアクセス動作の概要を示すフローチャートである。
【図３】本発明の実施の形態２にかかる電子機器の構成を示す模式的なブロック図である。
【図４】図３の電子機器におけるデータの暗号化アルゴリズム変更動作の概要を示すフローチャートである。
【図５】図４の暗号化アルゴリズム変更動作後における不正アクセス時の動作の概要を示すフローチャートである。
【符号の説明】
【００８５】
１００ 電子機器
１０１ 本体
１０２ ＲＯＭ
１０３ コネクタ部
１０４ コンフィグレーション回路生成／消去部
１０５ ＦＰＧＡ回路
１０６ 制御部
１０７ ユーザＩ／Ｆ
１０８ データ保持部
１０９ アルゴリズム比較部
１１０ バッファ部
１１１ セキュリティ通報手段
【特許請求の範囲】
【請求項１】
与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、
前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、
前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とするセキュリティ支援方法。
【請求項２】
前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする請求項１に記載のセキュリティ支援方法。
【請求項３】
生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報することを特徴とする請求項２に記載のセキュリティ支援方法。
【請求項４】
与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、
前記電子機器本体に着脱自在に構成され、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、
前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする電子機器。
【請求項５】
回路生成データに基づく回路を生成する論理回路を有する電子機器において、
前記回路生成データを前記論理回路に付与する回路生成データ付与手段が前記電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする電子機器。
【請求項１】
与えられた回路生成データにより暗号化回路を生成する論理回路と、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備えた暗号化システムのセキュリティ支援方法において、
前記論理回路を含む前記暗号化システムの本体部から前記回路生成データ付与手段を独立させ前記本体部に着脱自在に構成し、
前記回路生成データ付与手段が前記本体部に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とするセキュリティ支援方法。
【請求項２】
前記回路生成データ付与手段から与えられる前記回路生成データの正当性を確認するためのデータを保持するデータ保持部をさらに有し、前記データを変更することを特徴とする請求項１に記載のセキュリティ支援方法。
【請求項３】
生成された前記暗号化回路の前記回路生成データの正当性を前記データより確認し、正当性が確認できない場合にセキュリティシステムに通報することを特徴とする請求項２に記載のセキュリティ支援方法。
【請求項４】
与えられた回路生成データにより暗号化回路を生成する論理回路を含む電子機器本体と、
前記電子機器本体に着脱自在に構成され、前記回路生成データを前記論理回路に与える回路生成データ付与手段と、を備え、
前記回路生成データ付与手段が前記電子機器本体に装着された場合に前記論理回路に生成された前記暗号化回路が、前記回路生成データ付与手段が脱着された場合に消去されることを特徴とする電子機器。
【請求項５】
回路生成データに基づく回路を生成する論理回路を有する電子機器において、
前記回路生成データを前記論理回路に付与する回路生成データ付与手段が前記電子機器に接続されていない場合に、前記論理回路に形成されていた前記回路生成データに基づく回路を消去する消去手段を有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−４２２０９（Ｐ２００６−４２２０９Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２２２５７７（Ｐ２００４−２２２５７７）
【出願日】平成１６年７月２９日（２００４．７．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２９日（２００４．７．２９）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]