チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法
【課題】個片化された半導体集積回路チップの個片化前の半導体ウェハー上における位置を特定するのに好適なチップ位置特定システムを提供する。
【解決手段】チップ位置特定システム１を、半導体ウェハー上に形成された複数の第１の半導体チップのパターン面における外観上の特徴的な部位の画像データ及び第１の半導体チップ内における座標情報とを含む第１の外観情報及び半導体ウェハー内における第１の半導体チップの位置情報とを含むチップ位置特定用情報と、第１の半導体チップを個片化後の第２の半導体チップのパターン面における外観上の特徴的な部位の画像データ及び第２の半導体チップ内における座標情報とを含む第２の外観情報とを測定する外観検査装置１０と、第１の外観情報と第２の外観情報とを照合し、該照合結果に基づき、第２の半導体チップの個片化前の半導体ウェハー上での位置を特定するチップ位置特定装置２０とを含む構成とした。
【解決手段】チップ位置特定システム１を、半導体ウェハー上に形成された複数の第１の半導体チップのパターン面における外観上の特徴的な部位の画像データ及び第１の半導体チップ内における座標情報とを含む第１の外観情報及び半導体ウェハー内における第１の半導体チップの位置情報とを含むチップ位置特定用情報と、第１の半導体チップを個片化後の第２の半導体チップのパターン面における外観上の特徴的な部位の画像データ及び第２の半導体チップ内における座標情報とを含む第２の外観情報とを測定する外観検査装置１０と、第１の外観情報と第２の外観情報とを照合し、該照合結果に基づき、第２の半導体チップの個片化前の半導体ウェハー上での位置を特定するチップ位置特定装置２０とを含む構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、個片化された半導体集積回路の個片化前の半導体ウェハー上における位置を特定するのに好適なチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法に関する。
【背景技術】
【０００２】
半導体集積回路の製造工程や製品検査工程でのウエハー段階での情報はウエハー内の位置情報が含まれたものであり、客先不良、市場不良に代表されるダイシングによる半導体集積回路のチップ個片化後の段階での不良発生における原因調査においては、上記のウエハー内位置情報が含まれた製品履歴、電気特性等の記録を遡っての調査が極めて重要である。従来の半導体集積回路のチップ識別方法としては、各チップ毎に固有のチップＩＤを記録または生成させるＲＯＭ等の専用回路を配置する方法（例えば特許文献１参照）、特別な半導体集積回路チップの識別パターンを各チップ毎に配置する方法（例えば特許文献２参照）等があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−５４３２号公報
【特許文献２】特開２００７−２８７９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１の従来技術においては、特別な加工工程、加工装置を用いることによる加工コストの増大という欠点があった。
また、上記特許文献２の従来技術においては、チップ識別専用のパターンや回路を配置することによるチップ面積の増大によるコストデメリットという欠点があった。
また、他の従来手法としてはウエハー裏面研磨によるウエハー裏面の傷とダイシング後の半導体集積回路チップ裏面のウエハー裏面研磨の傷とを目視で比較し、その半導体装置チップのウエハー内位置をおおよそ判断するものがある。しかしながら、おおよその位置しか判断出来ず位置精度が低い、チップ面積が小さいものには適用が困難である、という欠点があった。
【０００５】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、個片化された半導体集積回路チップの個片化前の半導体ウェハー上における位置を特定するのに好適なチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
〔発明１〕 上記目的を達成するために、発明１の回路特定システムは、半導体集積回路の外観を検査する外観検査装置と、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定装置とを備えたチップ位置特定システムであって、前記外観検査装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路における、各チップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定手段と、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶手段と、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定手段と、を備えている。
【０００７】
更に、前記チップ位置特定装置は、前記チップ位置特定用情報記憶手段によって記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、前記外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えている。
【０００８】
このような構成であれば、外観検査装置において、チップ位置特定用情報測定手段によって、半導体ウェハー上に形成された各第１の半導体集積回路のチップ位置特定用情報が測定され、チップ位置特定用情報記憶手段によって、測定された各チップ位置特定用情報が、半導体ウェハーの識別情報（例えば、ウェハーＩＤ等）に対応付けられて記憶される。この一連の処理は、例えば、製造ロット毎に各ロットにおいて第１の半導体集積回路が製造される複数の半導体ウェハーについて行われる。従って、チップ位置特定用情報は、ウェハーＩＤに加えて製造ロットを識別可能な識別情報（例えば、ロットナンバー）とも対応付けて記憶することが望ましい。
【０００９】
その後、各半導体ウェハー上に形成された複数の第１の半導体集積回路は、ダイシングによって、チップ単位に個片化され、各個片化された第２の半導体集積回路となり、電気的特性の検査等を行った後、欠陥の無いものが商品として出荷される。
そして、外観検査装置において、例えば、電気的特性の検査中において欠陥の発見された第２の半導体集積回路や、商品として出荷後に欠陥が見つかった第２の半導体集積回路等について、外観情報測定手段によって、第２の半導体集積回路のパターン面の第２の外観情報が測定される。
一方、チップ位置特定装置において、第１の位置特定情報取得手段によって、チップ位置特定用情報記憶手段によって記憶されたチップ位置特定用情報が取得され、外観情報取得手段によって、第２の外観情報が取得される。
【００１０】
チップ位置特定用情報及び第２の外観情報が取得されると、チップ位置特定装置において、照合手段によって、取得したチップ位置特定用情報における第１の外観情報と、取得した第２の位置特定情報における第２の外観情報との照合が行われる。更に、判定手段によって、この照合結果に基づき、チップ位置特定用情報記憶手段によって記憶された第１の外観情報に対応する第１の半導体集積回路のなかに第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する。判定手段は、例えば、チップ位置特定用情報記憶手段によって記憶された全ての第１の外観情報についての照合結果に基づき、第１の外観情報と第２の外観情報との一致度が最も高い組み合わせに対応する結果を最終的な判定結果として位置特定手段に出力する。なお、照合処理の内容によっては、一致するものが無いという判定結果を出力する場合もある。
【００１１】
判定手段による上記判定処理が終了すると、チップ位置特定装置において、位置特定手段によって、判定手段によって一致すると判定された第１の半導体集積回路及び第２の半導体集積回路について、この第１の半導体集積回路に対応する位置情報の示す半導体ウェハー上の位置を、第２の半導体集積回路の位置として特定する。
このようにして、第１の半導体集積回路のパターン面の外観に係る情報と、第２の半導体集積回路のパターン面の外観に係る情報との照合処理によって、個片化後の半導体チップ（第２の半導体集積回路）の個片化前の半導体ウェハー上での位置を特定することができる。
【００１２】
つまり、上記位置の特定をするにあたって、各第１の半導体集積回路の製造工程において、特別な加工工程、特別な加工装置を不要とすると共に、チップ識別パターンの形成もしくはチップ識別回路の配置等を不要とすることができる。
従って、簡易に且つ低コストで個片化後の半導体チップの個片化前の半導体ウェハー上での位置を特定することができるという効果が得られる。
ここで、上記半導体ウェハー上での位置情報とは、各第１の半導体集積回路の半導体ウェハー上における位置を特定することができる情報である。
【００１３】
例えば、各半導体ウェハー上に区画形成された複数の第１の半導体集積回路のうちどれか１つを基準として、該基準の回路を原点（Ｘ，Ｙ）＝（０，０）として各第１の半導体集積回路を座標点として構成される座標空間上の座標位置の情報を位置情報とすることができる。例えば、原点位置の第１の半導体集積回路に対して左側に位置する回路の座標はＸ軸のマイナス値で表し、上側に位置する回路の座標はＹ軸のマイナス値で表し、右側に位置する回路の座標はＸ軸のプラス値で表し、下側に位置する回路の座標はＹ軸のプラス値で表す。例えば、原点の左隣の場合は（−１，０）、上隣の場合は（０，−１）、右隣の場合は（１，０）、下隣の場合は（０，１）となる。
【００１４】
他にも、半導体ウェハーに設けられたオリエンテーションフラットやノッチの位置を基準位置として、オリエンテーションフラット又はノッチから各第１の半導体集積回路の測定点（例えば、左上隅）までの距離の情報を位置情報としてもよい。また、半導体ウェハーの中心位置を基準位置として、該基準位置から各第１の半導体集積回路の測定点までの距離の情報を位置情報としてもよい。また、上記チップ位置特定用情報や第２の外観情報の測定時において半導体ウェハーやデキャップ後の第２の半導体集積回路を載置して任意の位置（測定装置の測定位置）に移動させるＸ−Ｙステージ等の移動装置の位置情報によって設定することも可能である。
【００１５】
また、上記パターン面とは、第１の半導体集積回路及び第２の半導体集積回路の各種パターン（回路パターン、ロゴパターンなど）を形成する面を指し、パターン面には、回路パターンの形成部分、ロゴパターンなどの回路以外のパターンの形成部分、パターンの形成されていない部分等が含まれる。
また、上記第２の半導体集積回路は、半導体ウェハー上に形成された複数の第１の半導体集積回路を、ダイシングによってチップ単位に切り出した後のものを指す。例えば、ダイシング工程により切断後のチップ、ダイシング後のダイボンディング工程によって選別されたチップ、選別後のワイヤボンディング工程によって配線後のチップなどが該当する。
【００１６】
他にも、配線後のモールディング工程によってモールド封止後のチップ、モールド封止後のリード加工工程によって加工後のチップ、リード加工後のマーキング工程によってマーキング後のチップ、マーキング後の検査・信頼性確認後のチップ（製品チップに相当）などが該当する。
また、上記第１の外観情報とは、各第１の半導体集積回路において固有の情報であることが望ましく、例えば、配線パターンのエッジ部分に発生するボイド等の各集積回路に固有な様相で現れる特徴部位を含む画像情報及びその第１の半導体集積回路における位置情報などが該当する。他にも固有な部位としては、例えば、配線パターン上に発生するヒロック（Hillock）や、配線パターンを形成する材料（例えば、アルミ）のグレインによる配線パターン上の変色部位、外部から混入した異物が保護膜で覆われた部位などがある。
【００１７】
一般に、上記ボイド、ヒロック、変色部位（色むらとして現れる）、異物等は、外観検査の上では欠陥として捉えられている。そして、これらの欠陥が回路特性に致命的な影響を及ぼすと判断された場合は、通常、対象の半導体集積回路は個片化後に廃棄される。
なお、外観情報として、画像情報を測定する場合は、情報を記憶する記憶媒体の記憶容量や、後の照合処理の内容などに応じて、カラー画像、濃淡画像（例えば、グレースケール画像）、二値化画像、エッジ画像、圧縮画像等の形式で記憶することが望ましい。また、これらの画像情報は、撮像対象となる部位に対して、ランプ光、レーザ光、電子線などを照射し、ランプ光、レーザ光の反射光，散乱光、電子線による二次電子などを検出して得た画像に対して必要に応じて画像処理を施すことで得ることが可能である。
【００１８】
また、画像情報だけでなく、上記ボイド、ヒロック、変色部位、異物等の固有の様相（個々の形状、複数が形成する模様、出現パターン等のいずれか又はいくつかの組み合わせ内容が固有）で現れる特徴部位のサイズなどの情報も第１の外観情報とすることができる。
また、外観に係る情報として、例えば、上記反射光、散乱光、二次電子の特性を示す情報（例えば、統計的手法によって算出された標準偏差、分散等の情報、ヒストグラムの情報など）を第１の外観情報とすることができる。
【００１９】
また、上記第１の半導体集積回路における位置情報とは、各第１の半導体集積回路の特定の位置（左上隅、中心等）を基準位置として、該基準位置からの距離の情報などによって定められる情報などが該当する。また、上記固有な情報は、出現位置がある程度決まっているので、形成パターンの内容（配線パターン等）に応じて第１の半導体集積回路の領域をブロック分けし、各ブロックの位置関係によって定められた情報を位置情報とすることも可能である。なお、距離の情報は、上記半導体ウェハー上での位置情報のときと同様に、上記チップ位置特定用情報や第２の外観情報の測定時において半導体ウェハーや第２の半導体集積回路を載置して任意の位置に移動させるＸ−Ｙステージ等の移動装置の移動量によって設定することが可能である。
【００２０】
また、上記第２の外観情報は、測定する外観情報の内容としては、上記第１の外観情報と同じとなる。但し、測定対象となる第２の半導体集積回路としては、例えば、ダイシングによる切断後のモールディング工程においてモールド封止される前の状態の第２の半導体集積回路、モールド封止後にデキャップ装置によってデキャップ後の第２の半導体集積回路など、パターン面が剥き出しになった状態（視覚的に臨める状態）の第２の半導体集積回路が該当する。なお、第２の外観情報を測定時において、第２の半導体集積回路は、第１の外観情報の測定時と同じ状態であることが望ましいが、後の加工において付加された部材が主要部分を覆い隠していなければ、例えば、金線等が配線された状態であってもよい。また、外観情報の測定時におけるパターン面は、第１の半導体集積回路と第２の半導体集積回路とで同じ状態であれば、保護膜を有している状態でもよいし、有していない状態でもよい。
【００２１】
また、上記照合手段は、第１の外観情報及び第２の外観情報の内容に応じて、処理内容が変わる。例えば、第１の外観情報及び第２の外観情報として各固有な部位のカラー画像を測定した場合は、これらのカラー画像からエッジ情報等の特徴情報を抽出したり、輝度のヒストグラムを作成したりして画像から特徴的な情報を得る処理内容が加わる。そして、得られた両者の特徴情報の比較等によって照合を行う。この特徴情報は、第１の外観情報については、予め求めておくことも可能である。また、第１の外観情報として、カラー画像データをそのまま記憶するよりは、エッジ情報等の特徴情報で記憶した方が記憶容量的に少容量で済むことが多い。
【００２２】
また、第１の外観情報及び第２の外観情報として、上記固有な部位のサイズを測定した場合は、これらの情報に特に手を加えずに、そのままの数値を用いて照合処理を行うことができる。具体的に、例えば、両者のサイズの差分値を求め、この差分値と予め設定した許容誤差（閾値）とを比較するなどして照合処理を行う。
また、例えば、特徴情報として、第１の画像データ及び第２の画像データの輝度のヒストグラムを生成した場合は、両者の各輝度の画素数の差分値を求め、各輝度の差分値が許容誤差範囲内であるか否か等を判断することで照合処理を行う。
【００２３】
また、上記判定手段は、照合処理の結果に基づき、例えば、閾値以下又は許容誤差範囲内となる照合結果のものを第２の半導体集積回路と一致していると判定する。しかし、例えば、閾値以下又は許容誤差範囲内のものが複数存在する場合には、これらのうち一致度の最も高いものを一致していると判定する。この場合は、例えば、特徴量の差分値の比較処理を行って、最も差分値の小さいものを一致しているものとして判定する。逆に、閾値以下又は許容誤差範囲内のものが１つも存在しない場合は、一致するものがないと判定する。
【００２４】
また、チップ位置特定システムは、外観検査装置の各手段とチップ位置特定装置の各手段とを備える単一の装置として実現するようにしてもよい。
上記の、半導体ウェハー上での位置情報、パターン面、第２の半導体集積回路、第１の外観情報、第１の半導体集積回路における位置情報、第２の外観情報、照合手段、及び判定手段についての記載事項は、以下の、発明７及び発明１０のチップ位置特定方法、発明８のチップ位置特定装置、発明９のチップ位置特定プログラムにおいて同じである。
【００２５】
〔発明２〕 更に、発明２のチップ位置特定システムは、発明１に記載のチップ位置特定システムにおいて、前記チップ位置特定用情報測定手段は、前記第１の外観情報として、前記ウエハー上の各第１の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第１の半導体集積回路における位置情報である第１の部分位置情報とを測定し、前記外観情報測定手段は、前記第２の外観情報として、前記第２の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第２の半導体集積回路における位置情報である第２の部分位置情報とを測定し、前記照合手段は、前記外観情報測定手段で測定された前記第２の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報のうち前記第２の外観情報における第２の部分位置情報に対応する第１の部分位置情報を有する第１の外観情報との組み合わせに対して照合処理を行う。
【００２６】
このような構成であれば、チップ位置特定用情報測定手段によって、第１の外観情報として、前記ウエハー上の各第１の半導体集積回路の領域における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第１の半導体集積回路における位置情報である第１の部分位置情報とを測定することができる。更に、外観情報測定手段によって、第２の外観情報として、第２の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第２の半導体集積回路における位置情報である第２の部分位置情報とを測定することができる。そして、照合手段は、外観情報測定手段で測定された第２の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報のうち前記第２の外観情報における第２の部分位置情報に対応する第１の部分位置情報を有する第１の外観情報との組み合わせに対して照合処理を行うことができる。
【００２７】
例えば、特徴的な外観様相を示す部分領域としては、製造工程で混入した異物や、製造工程で発生したキズや、配線パターンの形状等がある。しかし、これら部分領域の外観に係る情報は、後の照合処理に用いる必要があるため、動作特性に影響を与えないもの、又は与える影響が許容誤差範囲内となるものであることが望ましい。また、余計な照合処理の発生等を防ぐため、動作特性に与える影響が致命的又は許容誤差範囲外となる外観的特徴を有する第１の半導体集積回路のチップ位置特定用情報は、記憶対象から除外することが望ましい。
【００２８】
このような部分領域は、各第１の半導体集積回路及び第２の半導体集積回路に固有の特徴的な情報となるので、これらの画像やサイズ等の情報を第１の外観情報及び第２の外観情報として得ることで、第１の半導体集積回路と一致する第２の半導体集積回路を精度良く特定することができる。
これによって、位置特定の精度を向上することができるという効果が得られる。
【００２９】
〔発明３〕 更に、発明３のチップ位置特定システムは、発明２に記載のチップ位置特定システムにおいて、前記特徴的な外観様相を示す部分領域は、前記第１の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか１つを含む。
このような構成であれば、チップ位置特定用情報測定手段によって、第１の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか１つを含む部分領域の外観に係る情報を、第１の外観情報として測定することができる。
【００３０】
配線パターンに現れる特徴的な形状部分としては、例えば、配線パターンのエッジ部分に発生するボイドや、配線パターン上に発生するヒロック（Hillock）等がある。
また、配線パターンに現れる変色部分の領域としては、例えば、配線パターンを形成する材料（例えば、アルミ）のグレインによる変色部分等がある。
配線パターンに現れるボイドやヒロックの発生部位や、材料（例えば、アルミ）のグレインによる変色部位は、各第１の半導体集積回路に固有の特徴的な情報であるので、これらの画像やサイズ等の情報を第１の外観情報及び第２の外観情報として得ることで、第１の半導体集積回路と一致する第２の半導体集積回路を精度良く特定することができる。
【００３１】
これによって、位置特定の精度を向上することができるという効果が得られる。
〔発明４〕 更に、発明４のチップ位置特定システムは、発明２又は３に記載のチップ位置特定システムにおいて、前記チップ位置特定用情報測定手段は、前記部分領域の外観に係る情報として、前記ウエハー上の各第１の半導体集積回路における前記部分領域の外観を撮像して、該部分領域の外観画像の情報を測定し、前記外観情報測定手段は、前記部分位置情報に対応する位置の部分領域の外観に係る情報として、前記第２の半導体集積回路における前記第１の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定する。
【００３２】
このような構成であれば、チップ位置特定用情報測定手段によって、第１の半導体集積回路における特徴的な外観様相を示す部分領域の外観の画像情報を測定することができる。また、外観情報測定手段によって、第２の半導体集積回路における第１の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定することができる。
【００３３】
これによって、照合手段で特徴的な外観様相を示す部分領域の外観画像を用いた照合処理を行うことができるので、外観画像からエッジ情報等の特徴量を抽出したり、外観画像から輝度のヒストグラム等を生成したりすることにより、これらの情報を用いて、精度の高い照合処理及び一致判定処理を行うことができる。
従って、位置特定の精度を向上することができるという効果が得られる。
【００３４】
〔発明５〕 更に、発明５のチップ位置特定システムは、発明４に記載のチップ位置特定システムにおいて、前記照合手段は、前記第１の外観情報における前記部分領域の外観画像である第１の外観画像の各画素から第１の特徴量を抽出し、前記第２の外観情報における前記部分領域の外観画像である第２の外観画像の各画素から第２の特徴量を抽出し、これら抽出した第１の特徴量及び第２の特徴量に基づき照合処理を行う。
【００３５】
このような構成であれば、照合手段によって、第１の外観画像から第１の特徴量を抽出し、第２の外観画像から第２の特徴量を抽出し、これら抽出した第１の特徴量及び第２の特徴量に基づき照合処理を行うことができる。
特徴的な外観様相を示す部分領域の内容等に応じて、適切な特徴量を抽出することによって、無駄な情報部分の比較処理を省いた精度の高い照合処理を行うことができるという効果が得られる。
【００３６】
例えば、特徴量として、画像のエッジ情報を抽出することによって、外観画像に含まれる目的部位の特徴的な形状を示す情報以外の不要な情報を削除することができ、精度の高い形状比較を行うことができる。また、エッジ情報ではなく、例えば、濃淡の情報を抽出することによって、特徴的な輝度の変化等を高い精度で比較することができる。
【００３７】
〔発明６〕 更に、発明６のチップ位置特定システムは、発明５に記載のチップ位置特定システムにおいて、前記第１の特徴量及び前記第２の特徴量は、各画素のエッジ量であり、
前記照合手段は、第１の外観画像の各画素の第１のエッジ量と該第１のエッジ量の各画素の座標と対応する座標位置の第２の外観画像の各画素の第２のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで前記第１の外観情報と前記第２の外観情報との照合を行う。
【００３８】
このような構成であれば、照合手段によって、第１の外観画像の各画素の第１のエッジ量と該第１のエッジ量の各画素の座標と対応する座標位置の第２の外観画像の各画素の第２のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで第１の外観情報と第２の外観情報との照合を行うことができる。
【００３９】
つまり、各画素のエッジ量の差分を算出してかつその絶対値の総和を算出することで、両者の各画素のエッジ量の全体的な差を数量的に得ることができる。各画素のエッジ量は、特徴部位の外形形状を形作る画素（輪郭部の画素）ほど大きな量となり、特に、エッジ量の抽出時において、所定の閾値を用いた二値化を行うことによって、エッジ量を、例えば、エッジの有無を示す「１」、「０」の２つの量で表すことができる。
【００４０】
そして、各画素のエッジ量の差分の総和を予め設定した閾値と比較するようにしたので、例えば、閾値以下か否かで照合結果を得ることができる。なお、閾値を小さくすればするほど、閾値以下となる場合の両者の各画素のエッジ量の一致度を高くすることができる。つまり、第１の外観画像と第２の外観画像との一致度を高くすることができ、判定手段において精度の高い一致判定を行うことができる。但し、閾値をあまりにも大きくし過ぎると、本来なら一致しているものを不一致と判定してしまう場合があるので、適切な閾値を設定する必要がある。
これによって、精度の高い位置特定を行うことができるという効果が得られる。
【００４１】
〔発明７〕 一方、上記目的を達成するために、発明７のチップ位置特定方法は、チップ位置特定用情報測定手段、チップ位置特定用情報記憶手段及び外観情報測定手段を備えた外観検査装置と、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置とを利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記外観検査装置が実行するステップとして、前記チップ位置特定用情報測定手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定ステップと、前記チップ位置特定用情報記憶手段が、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶ステップと、前記外観情報測定手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定ステップと、を含んでいる。
【００４２】
更に、前記チップ位置特定装置が実行するステップとして、前記チップ位置特定用情報取得手段が、前記チップ位置特定用情報記憶ステップにおいて記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、前記外観情報取得手段が、前記外観検査装置から、該外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得ステップにおいて取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得ステップにおいて取得した前記第２の外観情報とを照合する照合ステップと、前記判定手段が、前記照合ステップにおける照合結果に基づき、前記チップ位置特定用情報記憶ステップによって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含んでいる。
このような構成であれば、上記発明１に記載のチップ位置特定システムと同等の作用及び効果が得られる。
〔発明８〕 また、上記目的を達成するために、発明８のチップ位置特定装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、外部装置から、前記複数の第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えている。
このような構成であれば、上記発明１に記載のチップ位置特定システムと同等の作用及び効果が得られる。
【００４３】
〔発明９〕 また、上記目的を達成するために、発明９のチップ位置特定プログラムは、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するためのチップ位置特定プログラムであって、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段、外部装置から、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段、及び、前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段として実現される機能をコンピューターに実行させるためのプログラムを含んでいる。
このような構成であれば、コンピューターによってプログラムが読み取られ、読み取られたプログラムに従ってコンピューターが処理を実行すると、上記発明１に記載のチップ位置特定システムと同等の作用および効果が得られる。
【００４４】
〔発明１０〕 また、上記目的を達成するために、発明１０のチップ位置特定方法は、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置を利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記チップ位置特定用情報取得手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、外部装置から、前記外観情報取得手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合ステップと、前記判定手段が、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段に記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含んでいる。
このような構成であれば、上記発明１に記載のチップ位置特定システムと同等の作用及び効果が得られる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係るチップ位置特定システム１の構成を示すブロック図である。
【図２】外観検査装置１０の機能構成の一例を示すブロック図である。
【図３】半導体ウェハー及び半導体ウェハー上に区画形成された複数の第１の半導体チップの一例を示す模式図である。
【図４】第２の半導体チップの一例を示す模式図である。
【図５】外観検査装置１０のコンピューターシステムの一例を示すブロック図である。
【図６】チップ位置特定装置２０の機能構成の一例を示すブロック図である。
【図７】チップ位置特定装置２０のコンピューターシステムの一例を示すブロック図である。
【図８】外観検査装置１０における外観検査処理の処理手順の一例を示すフローチャートである。
【図９】チップ位置特定装置２０におけるチップ位置特定処理の処理手順の一例を示すフローチャートである。
【図１０】半導体ウェハーの加工工程から、チップ位置特定システム１において第２の半導体チップの位置を特定するまでの処理手順の一例を示すフローチャートである。
【図１１】（ａ）は、特徴部位の撮像画像データの一例を示す図であり、（ｂ）は、（ａ）の画像からエッジ量を抽出したエッジ画像の一例を示す図である。
【発明を実施するための形態】
【００４６】
以下、本発明の実施の形態を図面に基づき説明する。図１〜図１１は、本発明に係るチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法の実施の形態を示す図である。
（チップ位置特定システムの構成）
まず、本発明に係るチップ位置特定システムの構成を図１に基づき説明する。図１は、本発明に係るチップ位置特定システム１の構成を示すブロック図である。
【００４７】
チップ位置特定システム１は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路（以下、第１の半導体チップと称す）の外観を検査する外観検査装置１０と、個片化された第１の半導体チップ（以下、第２の半導体チップと称す）の個片化前の半導体ウェハー上での位置を特定するチップ位置特定装置２０とを含んで構成される。外観検査装置１０とチップ位置特定装置２０とは、ネットワーク２を介してデータ通信可能に接続されている。なお、ネットワーク２は、公知のＬＡＮ、ＷＡＮなどが該当する。
【００４８】
また、図１に示すように、外観検査装置１０とチップ位置特定装置２０とは、ネットワーク２を介して、工程内加工パラメータ測定装置３と、電気特性測定装置４とデータ通信可能に接続されている。
工程内加工パラメータ測定装置３は、半導体ウェハーの加工工程（前工程）における、各工程後の回路パターンの寸法、膜厚等の各種加工パラメータを測定する装置である。加工パラメータの測定は、いくつかの半導体ウェハーを犠牲にしてその半導体ウェハー上の各チップ形成部分の広域にＴＥＧ（Test Element Group）を形成するなどして測定する方法、半導体ウェハー上のいくつかのチップを犠牲にしてそのチップ形成領域にＴＥＧを形成するなどして測定する方法などがある。他にも、半導体ウェハーやチップの一部を犠牲にすることなく、ダイシングによる切断位置にＴＥＧを形成するなどして測定する方法もある。
【００４９】
なお、工程内加工パラメータ測定装置３は、単体が全ての測定をする構成に限らず、パラメータの測定内容毎、工程毎に、各測定内容に応じた測定機能を有する装置を用意してもよい。例えば、各種膜の成膜後、ＴＥＧパターンの形成後などにおいて、それぞれ異なる測定装置を用いるようにしてもよい。
電気特性測定装置４は、プローバー等を用いて、半導体ウェハー上に形成されたＴＥＧを測定点として、半導体ウェハー上に形成された各サンプル素子やサンプルパターンの電気特性を測定する装置である。また、各第１の半導体チップに対して形成された電極パターンを測定点として、半導体ウェハー上に形成された各第１の半導体チップの電気特性を測定する装置である。
なお、電気特性測定装置４は、単体が全ての測定をする構成に限らず、電気特性を測定する工程毎に複数を用意してもよい。例えば、ＴＥＧパターンの形成後の測定時と、半導体ウェハーの加工完了後の測定時とでそれぞれ別の装置を用いるようにしてもよい。
【００５０】
（外観検査装置の構成）
次に、図２〜図５に基づき、外観検査装置１０の構成について説明する。
ここで、図２は、外観検査装置１０の機能構成の一例を示すブロック図である。また、図３は、半導体ウェハー及び半導体ウェハー上に区画形成された複数の第１の半導体チップの一例を示す模式図である。また、図４は、第２の半導体チップの一例を示す模式図である。また、図５は、外観検査装置１０のコンピューターシステムの一例を示すブロック図である。
【００５１】
外観検査装置１０は、図２に示すように、Ｘ−Ｙステージ１００と、光源１０１と、光学系１０２と、撮像部１０３と、メカニカル制御部１０４と、画像処理部１０５と、データ処理部１０６と、データ記憶部１０７と、データ通信部１０８とを含んで構成される。
Ｘ−Ｙステージ１００は、メカニカル制御部１０４からの制御信号に応じて、ステージ上に載置された検査対象物を互いに直行する２軸の方向（Ｘ軸方向及びＹ軸方向）に移動させるものである。本実施形態のＸ−Ｙステージ１００は、検査対象物の載置されるステージを、検査対象物（半導体ウェハー、半導体チップ等）の測定面内における光線の照射位置を制御するためにステージの載置面と平行な水平面において直行する２軸方向（Ｘ軸方向及びＹ軸方向）に移動できるようになっている。
【００５２】
光源１０１は、ランプ光、レーザ光、電子線などの光源から構成される。具体的に、検査対象物である半導体チップのパターン形成サイズ等に応じて、サイズが小さくなればなるほどランプ光→レーザ光→電子線の順で光線径を小さくできる光源が採用される。
なお、光源１０１は、ランプ光、レーザ光、電子線のいずれかの光源を固定して使用する構成でもよいし、半導体チップの回路パターンの形成サイズに応じて光源を選択的に変更できる構成としてもよい。本実施形態では、レーザ光を光源として使用する例を説明する。
光学系１０２は、レンズや反射鏡から構成され、光源１０１から出力される光線を、Ｘ−Ｙステージ１００上に載置された検査対象物の表面で像を結ぶように誘導する機能を備えるものである。
【００５３】
撮像部１０３は、イメージセンサ等を有しており、例えば、光源１０１がレーザ光であれば、光学系１０２を介してステージ上の検査対象物に向けて誘導されたレーザ光が検査対象物の表面で反射した反射光をイメージセンサの光電変換素子において光電変換することで、対象物の外観を撮像するものである。本実施形態では、この検査対象物として、半導体ウェハー上に形成された各第１の半導体チップと、モールド前又はデキャップ後の第２の半導体チップとが該当する。つまり、半導体ウェハー上に形成された状態（個片化前）の第１の半導体チップのパターン面及び第２の半導体チップの個片化後におけるモールド前又はデキャップ後のパターン面を撮像することになる。
【００５４】
本実施形態において、光電変換された画素信号は、撮像部１０３の備えるＡ／Ｄ変換器（不図示）においてＡ／Ｄ変換されてデジタルデータとして、画像処理部１０５に入力される。また、本実施形態においては、第１の半導体チップ及び第２の半導体チップの撮像時の撮像条件を同じ条件に揃えるようになっている。つまり、撮像を行う際の解像度、光源の種類、光源の光量、周辺環境の状態（工場内の温度、照明光の光量など）等が同一となるように調整している。
【００５５】
メカニカル制御部１０４は、Ｘ−Ｙステージの資料台部分を移動させるアクチュエータ等の機械部品の動作を制御する機能を有している。また、光線の焦点位置を基準位置に設定後のＸ−Ｙステージの位置情報から半導体ウェハーの面内における第１の半導体チップの座標情報を算出し、該座標情報を画像処理部１０５に出力する機能を有している。なお、基準位置の設定は、半導体ウェハー上に形成されたアライメントマークなどを利用して行われる。
【００５６】
例えば、図３に示すように、面内に矩形形状の複数の第１の半導体チップ４００が区画形成された円盤形状の半導体ウェハー３００をＸ−Ｙステージ１００の資料台に載置したとする。半導体ウェハー３００の向きは、図３中のノッチによって判断できるので、向きを合わせて資料台に載置することで各半導体ウェハー３００の外観検査時の方向を揃えることができる。
【００５７】
これにより、Ｘ−Ｙステージ１００は、資料台に載置された半導体ウェハー３００について、図３に示すように、第１の半導体チップ４００の形成面を平面視して上方向をＹ軸、右方向をＸ軸として座標を管理する。なお、図３に示すように、区画形成された複数の第１の半導体チップ４００の各行の左側に付されたａ〜ｈは、各行の識別符号であり、例えば、ａ行の左端の第１の半導体チップの符号は４００ａ1と表され、ｈ行の右端の第１の半導体チップの符号は、４００ｈ2と表される。つまり、下付の数字が各行における列の位置を表している。
【００５８】
画像処理部１０５は、撮像部１０３から入力されるデジタル変換後の画像データを画像処理して、検査対象物の外観の撮像画像データを生成する機能を有している。
更に、画像処理部１０５は、検査対象物が第１の半導体チップの場合に、各第１の半導体チップの撮像画像データを参照画像と比較することにより外観（パターン面）の状態を解析する機能を有している。
【００５９】
ここで、参照画像は、予め第１の半導体チップの外観画像の基準となる画像（例えば、パターン面の濃淡画像等）を用意してもよいし、半導体ウェハー上の第１の半導体チップ周辺の他のチップの撮像画像を参照画像として採用してもよい。但し、本実施形態では、第２の半導体チップについて、単体での解析を行う必要がある。そのため、第２の半導体チップについては、予め参照画像を用意する必要があり、その点を考慮すると、第１の半導体チップについても予め参照画像を用意する方法を採用した方が第１の半導体チップと第２の半導体チップの外観状態を解析する方法を統一化でき、位置特定を行う上でも望ましい。
【００６０】
そして、参照画像に対して、例えば、濃度等が設定した閾値以上に変化している箇所に外観上の特徴的な部位が存在するとして、解析を行う。
更に、画像処理部１０５は、この解析結果に基づき、各第１の半導体チップの撮像画像中における外観上の特徴部位を特定する機能を有している。例えば、濃度変化部分から、図３の第１の半導体チップ４００ｄ5のチップ表面に模式的に示した「▲」や「●」のような特徴部位を特定することができる。
【００６１】
更に、画像処理部１０５は、特定した特徴部位の画像データに基づく外観情報を生成する機能を有している。例えば、特徴部位を切り出した画像データ、特徴部位を切り出し且つ拡大した画像データ等を生成する。この特徴部位の画像データは、第１の半導体チップ４００内における座標データと対応付けて、第１の半導体チップの外観情報の１つとして管理される。
【００６２】
第１の半導体チップ４００内における特徴部位の座標は、各第１の半導体チップ４００で独立した座標軸（ｘ軸、ｙ軸）を設定し、矩形のチップの左下隅等の座標を原点（ｘ，ｙ）＝（０，０）として、各特徴部位の座標を設定する。例えば、図３の第１の半導体チップ４００ｄ5に示すように、各第１の半導体チップにおいて独立した座標軸を設定する。
【００６３】
例えば、特徴部位を矩形に切り出して特徴部位の画像データを生成した場合は、矩形の４隅の座標を、特徴部位の座標として設定する。
更に、画像処理部１０５は、第１の半導体チップと同様に、第２の半導体チップの撮像画像データを参照画像データと比較することで解析を行い、この解析結果に基づき、第２の半導体チップの撮像画像中における外観上の特徴部位を特定し、この特定した特徴部位の画像データに基づく外観情報を生成する機能を有している。例えば、第１の半導体チップと同様に、特徴部位を切り出した画像データ、特徴部位を切り出し且つ拡大した画像データ等を生成する。この特徴部位の画像データは、第１の半導体チップと同様に、第２の半導体チップ内における座標データと対応付けて、第２の半導体チップの外観情報の１つとして管理される。
【００６４】
例えば、図４に示すように、第２の半導体チップ５００内における特徴部位（図４中の「▲」、「●」）の座標は、第１の半導体チップ４００と同様に、まず、第２の半導体チップ５００で独立した座標軸（ｘ軸、ｙ軸）を設定する。このとき、矩形のチップの左下隅等の座標を原点（ｘ，ｙ）＝（０，０）とする。そして、この設定した座標空間上において、各特徴部位の座標を設定する。
【００６５】
第１の半導体チップ４００と同様に、例えば、特徴部位を矩形に切り出して特徴部位の画像データを生成した場合は、矩形の４隅の座標を、特徴部位の座標として設定する。
なお、特徴部位の画像データの生成方法は、第１の半導体チップ４００及び第２の半導体チップ５００について共通の方法を用いる。また、第２の半導体チップ５００における特徴部位の座標を決定する際の座標空間は、第１の半導体チップ４００の特徴部位の座標を決定する際の座標空間と同じとする。
【００６６】
上記のようにして特定される外観上の特徴部位は、欠陥として判断され、欠陥の内容によっては、回路特性に致命的な影響を及ぼすものもある。このような特徴部位としては、例えば、加工工程中に混入する異物、加工工程中にパターン面についたキズ、半導体チップのパターン面におけるアルミ配線パターンのエッジ部分に発生するボイド、アルミ配線パターン上に発生するヒロック、アルミグレインによるアルミ配線パターン上の変色部分（色むらの要因となる）などがある。これらのうち、混入する異物、配線パターンに現れるボイド、ヒロック、変色部分は、加工特性上、半導体ウェハー上に形成されたいずれの第１の半導体チップにも現れるものである。特徴部位のうち、例えば、予め設定されたサイズ以上のボイド、ヒロック、異物などについては、回路特性に致命的な影響を及ぼす可能性が高く、また、信頼性上問題になる可能性が高いため、このような特徴部位が見つかった場合は、該当する第１の半導体チップをダイシング後などにおいて廃棄する。
【００６７】
以上のことから、回路特性上や信頼性上において問題とならなければ、異物、ボイド、ヒロック、変色部分等の特徴部位は、各第１の半導体チップにおいて固有の様相として現れる可能性が極めて高く、第２の半導体チップの位置特定に用いるのに好適である。
更に、画像処理部１０５は、特徴部位の画像データに基づき特徴部位のサイズを測定する機能も有している。以下、第１の半導体チップにおける特徴部位のサイズデータを第１のサイズデータと称し、第２の半導体チップにおける特徴部位のサイズデータを第２のサイズデータと称す。ここで、サイズデータは、例えば、特徴部位の面積、特徴部位の外形を形作る辺の長さ、直径などのデータとなる。但し、異物やボイド等の比較的単純な形状で少数で出現する特徴部位であれば、個々の画像を特徴部位として扱い、個々のサイズをサイズデータとすることが容易であるが、例えば、画像領域中に多数出現する特徴部位の場合は、個々を特徴部位として、個々のサイズをサイズデータとすることに限らない。例えば、予め設定した画像領域中の複数の特徴部位を該画像領域の単位でひとまとめとして、これらの分布領域の面積や、対角線の長さ等をサイズデータとしてもよい。また、画像領域中の複数の特徴部位の個々のサイズを測定して、それらの平均値などの統計的な数値を算出して、これをサイズデータとしてもよい。
【００６８】
画像処理部１０５は、検査対象物が第１の半導体チップの場合に、製造ロットの識別情報であるロットナンバーと、第１の半導体チップの形成された半導体ウェハーの識別情報であるウェハーＩＤと、メカニカル制御部１０４からの第１の半導体チップの半導体ウェハー上での位置情報とを取得する。
そして、これら取得した情報に基づき、第１の半導体チップの特徴部位の画像データ及びその第１のサイズデータをこれらと対応する第１の半導体チップの半導体ウェハー上での位置情報、各第１の半導体チップにおける各特徴部位の座標情報及びウェハーＩＤと対応付けて、データ処理部１０６に出力する機能を有している。
【００６９】
なお、ロットナンバー及びウェハーＩＤは、例えば、半導体ウェハー上にマーキングされたロットナンバーを含むウェハーＩＤを、不図示の読取装置にて読み取ることで取得する。以降の説明において、ウェハーＩＤは、ロットナンバーを含むものとする。また、ウェハーＩＤ及びロットナンバーのデータを利用者が入力することで取得する構成とするなど他の構成としてもよい。
【００７０】
以下、第１の半導体チップにおける特徴部位の画像データを、第１の外観画像データと称し、第１の外観画像データの第１の半導体チップ内における座標情報を、第１の座標情報と称す。そして、第１の外観画像データ、第１のサイズデータ及び第１の座標情報の組を、第１の外観情報と称す。また、第１の外観情報、該情報に対応する第１の半導体チップの半導体ウェハー上での位置情報及び該半導体ウェハーのウェハーＩＤを含む情報の組をチップ位置特定用情報と称す。
【００７１】
更に、画像処理部１０５は、検査対象物がデキャップ後の第２の半導体チップの場合に、第２の半導体チップの特徴部位の画像データ及びその第２のサイズデータを、これらと対応する第２の半導体チップにおける各特徴部位の座標情報と第２の半導体チップの識別情報と対応付けて、データ処理部１０６に出力する機能を有している。
ここで、第２の半導体チップの識別情報は、例えば、第２の半導体チップにマーキングされたシリアル番号等を不図示の読取装置にて読み取ることで取得してもよいし、シール等によって、第２の半導体チップに新たに識別情報を付与して、その識別情報を読み取る又は入力することで取得してもよい。
【００７２】
以下、第２の半導体チップにおける特徴部位の画像データを、第２の外観画像データと称し、第２の外観画像データの第２の半導体チップ内における座標情報を、第２の座標情報と称す。そして、第２の外観画像データ、第２のサイズデータ、第２の座標情報及び識別情報の組を、第２の外観情報と称す。
なお、特徴部位は、各第１の半導体チップに１つとは限らず、外観検査における検出感度の設定内容等に応じて、複数の特徴部位が検出される。複数の特徴部位を測定する場合は、特徴部位毎にチップ位置特定用情報を作成してもよいし、複数の特徴部位に係る第１の外観情報をひとまとめにしたチップ位置特定用情報を作成してもよい。
【００７３】
また、同様に、特徴部位は、第２の半導体チップに１つとは限らず、複数の特徴部位を検出する場合は、特徴部位毎に第２の外観情報を作成してもよいし、複数の特徴部位に係る第２の外観画像データ、第２のサイズデータ及び座標情報をひとまとめにした第２の外観情報を作成してもよい。
【００７４】
データ処理部１０６は、画像処理部１０５から入力された各第１の半導体チップの第１の外観画像データ及び第１のサイズデータに基づき、各第１の半導体チップに致命的な欠陥があるか否かを判定する機能を有している。そして、致命的な欠陥があると判定された第１の半導体チップのデータについては、その旨が解る情報を付加し、欠陥有情報としてチップ位置特定用情報と区別してデータ記憶部１０７に記憶する。一方、致命的な欠陥が無いと判定されたデータは、チップ位置特定用情報としてデータ記憶部１０７に記憶する。従って、チップ位置特定用情報は、回路特性に致命的な影響（許容値を超えるような影響）を与えない程度の外観的な特徴部位の第１の外観情報を有するものとなる。
【００７５】
更に、データ処理部１０６は、画像処理部１０５から第２の外観情報が入力された場合は、該入力された第２の外観情報を、データ通信部１０８を介して、チップ位置特定装置２０に送信する機能を有している。
更に、データ処理部１０６は、チップ位置特定装置２０からのチップ位置特定用情報の取得要求に応じて、データ記憶部１０７に記憶された、取得要求に対応する特徴部位を有する第１の半導体チップのチップ位置特定用情報を選択する。具体的に、取得要求には、少なくとも、第２の半導体チップの特徴部位の座標情報が含まれており、同じ座標位置に特徴部位をもつ第１の半導体チップのチップ位置特定用情報を選択するようになっている。
【００７６】
そして、選択したチップ位置特定用情報を、データ通信部１０８を介して、チップ位置特定装置２０に送信する。
データ記憶部１０７は、後述する記憶装置７０のメモリ上に、チップ位置特定用情報を記憶してデータベースを構成するものである。更に、データ記憶部１０７は、データ処理部１０６からの読み出し要求に応じて、データベースに登録されたチップ位置特定用情報を読み出し、データ処理部１０６からの書き込み要求に応じて、データベースに新たなチップ位置特定用情報を登録する機能を有している。
【００７７】
データ通信部１０８は、ネットワーク２を介した、各種データの外部装置への送信処理と外部装置からの各種データの受信処理とを制御する機能を有している。具体的に、データ処理部１０６からのデータ送信依頼に応じて、ネットワーク２を介して、データを送信先の外部装置に送信する。更に、ネットワーク２を介して外部装置から受信したデータをデータ処理部１０６等の対応する各構成部に出力（又はＲＡＭ（Random Access Memory）等のメモリに記憶）する機能を有している。
【００７８】
ここで、外観検査装置１０は、上記各構成部の機能をソフトウェア上で実現するための専用のプログラム、及び各機能を実現するためのハードウェアを制御するための専用のプログラムを実行するためのコンピューターシステムを備えている。そのハードウェア構成は、図５に示すように、演算処理を担う中央演算処理装置であるＣＰＵ（Central Processing Unit）６０と、主記憶装置（Main Storage）を構成するＲＡＭ６２と、読み出し専用の記憶装置であるＲＯＭ（Read Only Memory）６４とを含み、これらの間をＰＣＩ（Peripheral Component Interconnect）バス等からなる各種内外バス６８で接続すると共に、このバス６８に入出力インターフェース（Ｉ／Ｆ）６６を介して、ＨＤＤ（Hard Disk Drive）などの記憶装置（Secondary Storage）７０や、ＬＣＤモニター等の表示装置７２、マウス、キーボード、タブレットなどの入力装置７４などを接続した構成となっている。
【００７９】
そして、電源を投入すると、ＲＯＭ６４などに記憶されたＢＩＯＳなどのシステムプログラムが、ＲＯＭ６４に、予め記憶された各種専用のコンピュータープログラムを、あるいは、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）などの記録媒体を介して、またはインターネットなどの通信ネットワークＬを介して、記憶装置７０にインストールされた各種専用のコンピュータープログラムを、同じくＲＡＭ６２にロードし、そのＲＡＭ６２にロードされたプログラムに記述された命令に従ってＣＰＵ６０が各種リソースを駆使して上記各機能を実現するための各種制御及び演算処理を行うことで前述したような各部の機能を実現できるようになっている。
【００８０】
（チップ位置特定装置の構成）
次に、図６〜図７に基づき、チップ位置特定装置２０の構成について説明する。
ここで、図６は、チップ位置特定装置２０の機能構成の一例を示すブロック図である。また、図７は、チップ位置特定装置２０のコンピューターシステムの一例を示すブロック図である。
チップ位置特定装置２０は、図６に示すように、データ通信部２００と、外観情報取得部２０１と、位置特定用情報取得部２０２と、照合部２０３と、判定部２０４と、位置特定部２０５と、関連データ取得部２０６と、データ記憶部２０７とを含んで構成される。
【００８１】
データ通信部２００は、ネットワーク２を介した、各種データの外部装置への送信処理と外部装置からの各種データの受信処理とを制御する機能を有している。具体的に、各機能構成部からのデータ送信依頼に応じて、ネットワーク２を介して、データを送信先の外部装置に送信する。更に、ネットワーク２を介して外部装置から受信したデータを対応する各構成部に出力（又はＲＡＭ等のメモリに記憶）する機能を有している。
【００８２】
外観情報取得部２０１は、外観検査装置１０から送信された第２の外観情報をデータ通信部２００を介して取得し、取得した第２の外観情報を位置特定用情報取得部２０２に出力する機能を有している。
位置特定用情報取得部２０２は、外観情報取得部２０１からの第２の外観情報の入力に応じて、該第２の外観情報を解析し、該第２の外観情報に含まれる第２の座標情報に対応する第１の外観情報を含むチップ位置特定用情報を取得するための取得要求をデータ通信部２００を介して外観検査装置１０に送信する機能を有している。
【００８３】
更に、位置特定用情報取得部２０２は、外観検査装置１０から送信されたチップ位置特定用情報をデータ通信部２００を介して取得し、取得したチップ位置特定用情報と、第２の外観情報とを照合部２０３に出力する機能を有している。
照合部２０３は、位置特定用情報取得部２０２から入力されたチップ位置特定用情報に含まれる第１の外観画像データと、第２の外観情報に含まれる第１の外観画像データと同じ座標位置の第２の外観画像データとをそれぞれ照合する機能を有している。更に、チップ位置特定用情報に含まれる第１のサイズデータと、第２の外観情報に含まれる第１のサイズデータの特徴部位と同じ座標位置の第２のサイズデータとをそれぞれ照合する機能を有している。
【００８４】
具体的に、第１の外観画像データと第２の外観画像データとの照合処理は、例えば、Ｃａｎｎｙ法、Ｓｏｂｅｌフィルター等の公知のエッジ抽出アルゴリズムを用いて、各画像データから各画素データのエッジ量を抽出し、該抽出したエッジ量に基づく比較処理によって照合を行う。この比較処理においては、例えば、第１の外観画像データと第２の外観画像データとにおける同じ画素位置の各画素データのエッジ量の差分の絶対値を算出し、該算出値の全画素の総和を算出し、該総和と予め設定した閾値とを比較する。
【００８５】
また、第１のサイズデータと第２のサイズデータとの照合は、各サイズデータを直接比較することによって照合を行う。
なお、エッジ量に基づく照合処理を実施する場合は、エッジ量の比較において、エッジ情報には特徴部位のサイズの要素も含まれるのでサイズデータの照合を省略してもよい。
本実施形態では、エッジ量に基づく照合処理を行う場合に、サイズデータの比較処理を省略することとする。
【００８６】
また、本実施形態において、外観情報の照合処理は、第２の外観画像データの座標情報と対応する（望ましくは一致する）座標情報の第１の外観画像データを有するチップ位置特定用情報について全て実施する。なお、比較対象となる第２の半導体チップに対応する全ての半導体ウェハーについて実施することが望ましい。
判定部２０４は、照合部２０３の照合結果に基づき、第２の外観情報と一致する第１の外観情報があるか否かを判定し、一致するものがある場合は、そのチップ位置特定用情報を、位置特定部２０５に出力する。
【００８７】
また、一致するものが複数ある場合は、第２の外観情報と最も一致している第１の外観情報を有するチップ位置特定用情報を、位置特定部２０５に出力する。例えば、上記エッジ量の全画素の差分値の総和を閾値と比較することで照合を行う場合は、閾値との差が最も小さいものを最も一致していると判定する。
一方、一致すると判定できるものがひとつも無い場合は、その旨を示す情報を、位置特定部２０５に出力する。
【００８８】
位置特定部２０５は、判定部２０４からチップ位置特定用情報を取得した場合は、該チップ位置特定用情報に含まれる第１の半導体チップの半導体ウェハー上での位置情報を、第２の外観情報に対応する第２の半導体チップの個片化前の位置情報として特定する。
このようにして特定された位置情報は、第２の半導体チップの識別情報と対応付けられて、関連データ取得部２０６に出力される。なお、この位置情報には、第２の半導体チップの個片化前の半導体ウェハー上での位置情報と、その半導体ウェハーのウェハーＩＤ（ロットナンバー含む）とが含まれる。
【００８９】
関連データ取得部２０６は、位置特定部２０５から取得した位置情報に基づき、工程内加工パラメータ測定装置３から、データ通信部２００を介して、位置情報に含まれるウェハーＩＤに対応する、各加工工程における加工寸法や膜厚等の加工パラメータを取得する機能を有している。更に、電気特性測定装置４から、位置情報に含まれるウェハーＩＤ又は個片化前の位置情報に対応する、半導体ウェハーの加工後のＴＥＧによる電気特性の測定結果（以下、第１の電気特性データと称す）を取得したり、半導体ウェハーの加工後の各第１の半導体チップの電気特性の測定結果（以下、第２の電気特性データと称す）を取得したりする機能を有している。
【００９０】
関連データ取得部２０６は、これら取得した加工パラメータや第１及び第２の電気特性データを、関連データとして、該関連データと、特定された位置情報と、第２の半導体チップの識別情報とを対応付けて、データ記憶部２０７に記憶する。
データ記憶部２０７は、後述する記憶装置１７０のメモリ上に、関連データと半導体ウェハー上での位置を特定された第２の半導体チップの半導体ウェハー上での位置情報と、ウェハーＩＤと、第２の半導体チップの識別情報とを関連付けて記憶してなるデータベースを構成するものである。
【００９１】
このようにして位置の特定された第２の半導体チップの関連データは、加工ラインで発生した不具合の原因や、製品として出荷後に発生した不具合の原因を究明するためなどに適宜利用される。
ここで、チップ位置特定装置２０は、上記各構成部の機能をソフトウェア上で実現するためのプログラム、または各機能を実現するためのハードウェアを制御するためのプログラムを実行するためのコンピューターシステムを備えている。そのハードウェア構成は、図７に示すように、演算処理を担う中央演算処理装置であるＣＰＵ１６０と、主記憶装置を構成するＲＡＭ１６２と、読み出し専用の記憶装置であるＲＯＭ１６４とを含み、これらの間をＰＣＩバス等からなる各種内外バス１６８で接続すると共に、このバス１６８に入出力インターフェース１６６を介して、ＨＤＤなどの記憶装置１７０や、ＬＣＤモニター等の表示装置１７２、マウス、キーボード、タブレットなどの入力装置１７４などを接続した構成となっている。
【００９２】
そして、電源を投入すると、ＲＯＭ１６４などに記憶されたＢＩＯＳなどのシステムプログラムが、ＲＯＭ１６４に、予め記憶された各種専用のコンピュータープログラムを、あるいは、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ、フレキシブルディスクなどの記録媒体を介して、またはインターネットなどの通信ネットワークＬを介して、記憶装置１７０にインストールされた各種専用のコンピュータープログラムを、同じくＲＡＭ１６２にロードし、そのＲＡＭ１６２にロードされたプログラムに記述された命令に従ってＣＰＵ１６０が各種リソースを駆使して上記各機能を実現するための各種制御及び演算処理を行うことで前述したような各部の機能を実現できるようになっている。
【００９３】
（外観検査処理）
次に、図８に基づき、外観検査装置１０における外観検査処理の処理手順について説明する。
ここで、図８は、外観検査装置１０における外観検査処理の処理手順の一例を示すフローチャートである。
ＣＰＵ６０によって、専用のコンピュータープログラムが実行されると、外観検査処理が開始され、図８に示すように、まず、ステップＳ１００に移行する。
ステップＳ１００では、ＣＰＵ６０において、外観検査の検査対象物が加工後の半導体ウェハーか否かを判定し、加工後の半導体ウェハーであると判定した場合(Yes)は、ステップＳ１０２に移行し、そうでない場合(No)は、ステップＳ１２６に移行する。
【００９４】
ステップＳ１０２に移行した場合は、ＣＰＵ６０において、外観検査を開始したか否を判定し、開始したと判定した場合(Yes)は、加工後の半導体ウェハーの外観検査レシピに応じた指令をメカニカル制御部１０４に出力して、ステップＳ１０４に移行する。一方、開始していないと判定した場合(No)は、開始されるまで判定処理を繰り返す。
【００９５】
ステップＳ１０４に移行した場合は、メカニカル制御部１０４において、ＣＰＵ６０からの指令に応じた制御信号を各種アクチュエータに出力して、Ｘ−Ｙステージ１００の試料台上に載置された半導体ウェハーの各第１の半導体チップに順次光線を照射する（ステージを移動して光線により各第１の半導体チップのパターン面を走査する）。そして、照射光に対するパターン面からの反射光を、撮像部１０３において光電変換すると共に、該光電変換により得られるアナログの画素信号をデジタル信号に変換してデジタルの画像データを画像処理部１０５に出力する。更に、画像処理部１０５において、入力されたデジタル画像データに基づき、第１の半導体チップのパターン面の撮像画像データを生成して、ステップＳ１０６に移行する。生成した撮像画像データは、ＲＡＭ６２等のメモリに記憶する。
【００９６】
ステップＳ１０６では、画像処理部１０５において、未処理の第１の半導体チップのパターン面の画像（外観画像）をメモリから取得して、ステップＳ１０８に移行する。
ステップＳ１０８では、画像処理部１０５において、ステップＳ１０６で取得した外観画像データを解析して、ステップＳ１１０に移行する。
ここで、解析は、上記したように、参照画像との比較処理等によって行う。
【００９７】
ステップＳ１１０では、画像処理部１０５において、ステップＳ１０８の解析結果に基づき、外観上の特徴部位を特定して、ステップＳ１１２に移行する。
ステップＳ１１２では、画像処理部１０５において、特徴部位の画像データである第１の外観画像データと、特徴部位の第１のサイズデータとを生成する。そして、生成した第１の外観画像データ及び第１のサイズデータと、該特徴部位の第１の半導体チップにおける第１の座標情報とを対応付けて、第１の外観情報を生成して、ステップＳ１１４に移行する。
【００９８】
ステップＳ１１４では、画像処理部１０５において、ステップＳ１１２で生成した第１の外観情報と、メカニカル制御部１０４から取得した第１の半導体チップの位置情報と、読取装置で読み取ったウェハーＩＤとを対応付けて、チップ位置特定用情報を生成する。そして、生成したチップ位置特定用情報を、データ処理部１０６に出力して、ステップＳ１１６に移行する。
【００９９】
ステップＳ１１６では、データ処理部１０６において、画像処理部１０５から取得したチップ位置特定用情報に基づき、致命的な欠陥の有無を確認して、ステップＳ１１８に移行する。具体的に、チップ位置特定用情報に含まれる特徴部位の第１の外観画像データ及び第１のサイズデータと、参照画像及び予め設定された閾値とを比較することで致命的な欠陥の有無を確認する。
【０１００】
ステップＳ１１８では、データ処理部１０６において、ステップＳ１１６の比較結果に基づき、致命的な欠陥があるか否かを判定し、致命的な欠陥があると判定した場合(Yes)は、ステップＳ１２０に移行する。一方、致命的な欠陥が無いと判定した場合(No)は、ステップＳ１２４に移行する。
例えば、参照画像と比較した比較結果が、特徴部位の画像形状が合致した結果である場合や、第１のサイズデータが設定した閾値以上である比較結果である場合などに致命的な欠陥があると判定する。
【０１０１】
ステップＳ１２０に移行した場合は、データ処理部１０６において、致命的な欠陥があると判定された第１の半導体チップのチップ位置特定用情報を、致命的欠陥があることを示す情報と対応付けて欠陥情報として、データ記憶部１０７に記憶して、ステップＳ１２２に移行する。
ステップＳ１２２では、画像処理部１０５において、撮像画像データのなかに未処理の外観画像データがあるか否かを判定し、あると判定した場合(Yes)は、ステップＳ１０６に移行し、そうでないと判定した場合(No)は、一連の処理を終了する。
【０１０２】
一方、ステップＳ１１８において、致命的な欠陥が無いと判定されステップＳ１２４に移行した場合は、データ処理部１０６において、致命的な欠陥が無いと判定されたチップ位置特定用情報を、データ記憶部１０７に記憶して、ステップＳ１２２に移行する。
また、ステップＳ１００において、検査対象物が、加工後の半導体ウェハーでは無いと判定されステップＳ１２６に移行した場合は、ＣＰＵ６０において、検査対象物がデキャップ後の第２の半導体チップであるか否かを判定し、第２の半導体チップであると判定した場合(Yes)は、ステップＳ１２８に移行する。一方、検査対象物がデキャップ後の第２の半導体チップではないと判定した場合(No)は、ステップＳ１４２に移行する。
【０１０３】
ステップＳ１２８に移行した場合は、ＣＰＵ６０において、外観検査が開始されたか否かを判定し、開始されたと判定した場合(Yes)は、デキャップ後の第２の半導体チップの外観測定レシピに応じた指令をメカニカル制御部１０４に出力して、ステップＳ１３０に移行する。一方、開始していないと判定した場合(No)は、開始されるまで判定処理を繰り返す。
【０１０４】
ステップＳ１３０に移行した場合は、メカニカル制御部１０４において、ＣＰＵ６０からの指令に応じた制御信号を各種アクチュエータに出力して、Ｘ−Ｙステージ１００の試料台の上に載置された第２の半導体チップのパターン面をレーザー光により走査する。そして、照射光に対するパターン面からの反射光を、撮像部１０３において光電変換すると共に、該光電変換により得られるアナログの画素信号をデジタル信号に変換してデジタルの画像データを画像処理部１０５に出力する。更に、画像処理部１０５において、入力されたデジタル画像データに基づき、第２の半導体チップのパターン面の撮像画像データを生成して、ステップＳ１３２に移行する。
【０１０５】
ステップＳ１３２では、画像処理部１０５において、第２の半導体チップの外観の撮像画像データを解析して、ステップＳ１３４に移行する。ここで、解析は、上記したように、参照画像との比較処理等によって行う。
ステップＳ１３４では、画像処理部１０５において、ステップＳ１３２の解析結果に基づき、外観上の特徴部位を特定して、ステップＳ１３６に移行する。
【０１０６】
ステップＳ１３６では、画像処理部１０５において、特徴部位の画像データである第２の外観画像データと、特徴部位の第２のサイズデータとを生成する。そして、生成した第２の外観画像データ及び第２のサイズデータと、該特徴部位の第２の半導体チップにおける第２の座標情報と第２の半導体チップの識別情報とを対応付けて、第２の外観情報を生成し、該第２の外観情報をデータ処理部１０６に出力して、ステップＳ１３８に移行する。
【０１０７】
ステップＳ１３８では、データ処理部１０６において、画像処理部１０５から取得した第２の外観情報を、データ通信部１０８を介して、チップ位置特定装置２０に送信して、一連の処理を終了する。
また、ステップＳ１２６において、検査対象物がデキャップ後の第２の半導体チップではなくステップＳ１４０に移行した場合は、試料台に載置された他の検査対象物に対する外観検査を実施して（詳細は省略）、処理を終了する。
【０１０８】
（チップ位置特定処理）
次に、図９に基づき、チップ位置特定装置２０におけるチップ位置特定処理の処理手順について説明する。
ここで、図９は、チップ位置特定装置２０におけるチップ位置特定処理の処理手順の一例を示すフローチャートである。なお、図９は、第１及び第２の外観画像データのエッジ量に基づく照合処理を行う場合の処理手順の一例となる。
ＣＰＵ１６０によって、専用のコンピュータープログラムが実行されると、チップ位置特定処理が開始され、図９に示すように、まず、ステップＳ２００に移行する。
【０１０９】
ステップＳ２００では、外観情報取得部２０１において、データ通信部２００を介して、外観検査装置１０からの第２の外観情報を受信したか否かを判定する。そして、受信したと判定した場合(Yes)は、受信した第２の外観情報を位置特定用情報取得部２０２に出力して、ステップＳ２０２に移行し、受信していないと判定した場合(No)は、受信するまで判定処理を繰り返す。
【０１１０】
ステップＳ２０２に移行した場合は、位置特定用情報取得部２０２において、第２の外観情報から各特徴部位の第２の座標情報を抽出して、ステップＳ２０４に移行する。
ステップＳ２０４では、位置特定用情報取得部２０２において、ステップＳ２０２で抽出した座標情報を含むチップ位置特定用情報の取得要求を生成して、ステップＳ２０６に移行する。
【０１１１】
ステップＳ２０６では、位置特定用情報取得部２０２において、データ通信部２００を介して、ステップＳ２０４で生成した取得要求を、外観検査装置１０に送信して、ステップＳ２０８に移行する。
ステップＳ２０８では、位置特定用情報取得部２０２において、データ通信部２００を介して、外観検査装置１０からの取得要求に応じたチップ位置特定用情報を受信したか否かを判定する。そして、チップ位置特定用情報を受信したと判定した場合(Yes)は、受信したチップ位置特定用情報及びこれと対応する第２の外観情報を照合部２０３に出力して、ステップＳ２１０に移行し、そうでないと判定した場合(No)は、受信するまで判定処理を繰り返す。
【０１１２】
ステップＳ２１０に移行した場合は、照合部２０３において、位置特定用情報取得部２０２から取得したチップ位置特定用情報のうち、未処理のチップ位置特定用情報を選択して、ステップＳ２１２に移行する。
ステップＳ２１２では、照合部２０３において、第２の外観情報から未処理の第２の外観画像データを選択して、ステップＳ２１４に移行する。
【０１１３】
ステップＳ２１４では、照合部２０３において、所定のエッジ抽出アルゴリズムを用いて、ステップＳ２１２で選択した第２の外観画像データの各画素データからエッジ量（以下、第２のエッジ量と称す）を抽出して、ステップＳ２１６に移行する。
ステップＳ２１６では、照合部２０３において、ステップＳ２１０で選択したチップ位置特定用情報から、ステップＳ２１２で選択した第２の外観画像データの第２の座標位置に対応する第１の座標位置の第１の外観画像データを選択して、ステップＳ２１８に移行する。
【０１１４】
ステップＳ２１８では、照合部２０３において、所定のエッジ抽出アルゴリズムを用いて（第２のエッジ量の抽出時と同じアルゴリズム）、ステップＳ２１６で選択した第１の外観画像データの各画素データからエッジ量（以下、第１のエッジ量と称す）を抽出して、ステップＳ２２０に移行する。
ステップＳ２２０では、照合部２０３において、ステップＳ２１８で抽出した第１のエッジ量と、ステップＳ２１４で抽出した第２のエッジ量とに基づき、ステップＳ２１６で選択した第１の外観画像データと、ステップＳ２１２で選択した第２の外観画像データとを照合して、ステップＳ２２２に移行する。
【０１１５】
具体的に、各画素の第１のエッジ量と該各画素の画素位置と対応する画素位置の第２のエッジ量との差分を算出し、該算出した差分の絶対値の総和を算出する。そして、該総和を、予め設定した閾値と比較し、該比較結果を照合結果とする。
ステップＳ２２２では、照合部２０３において、ステップＳ２２０の照合結果をＲＡＭ１６２等のメモリに記憶して、ステップＳ２２４に移行する。本実施形態において、閾値以下の照合結果については上記絶対値の総和の情報も記憶する。
【０１１６】
ステップＳ２２４では、照合部２０３において、全ての第２の外観画像データについて照合処理が完了したか否かを判定し、完了したと判定した場合(Yes)は、ステップＳ２２６に移行し、そうでない場合(No)は、ステップＳ２１２に移行する。
ステップＳ２２６に移行した場合は、照合部２０３において、全てのチップ位置特定用情報に対して照合処理を実施したか否かを判定し、実施したと判定した場合(Yes)は、その旨を判定部２０４に通知して、ステップＳ２２８に移行し、そうでない場合(No)は、ステップＳ２００に移行する。
【０１１７】
ステップＳ２２８に移行した場合は、判定部２０４において、メモリに記憶された照合結果の情報に基づき、第１の外観画像データと第２の外観画像データとが全て一致しているチップ位置特定用情報があるか否かを判定して、ステップＳ２３０に移行する。
具体的に、一致するものがある場合は、該当するチップ位置特定用情報を位置特定部２０５に出力し、一致するものが無い場合は、一致するものが無い旨を示す情報を位置特定部２０５に出力して、ステップＳ２３０に移行する。
【０１１８】
ここで、複数のチップ位置特定用情報に対して一致する判定結果がある場合は、一致度の最も高いものを採用する。
本実施形態では、各エッジ量の差分の絶対値の総和と閾値との差分を算出する。この差分の計算は、特徴部位の外観画像データが複数ある場合は、各外観画像データについての差分の絶対値の総和を算出する。そして、算出した差分又は総和が最小となるチップ位置特定用情報を、最も一致度が高いと判断して、このチップ位置特定用情報を、位置特定部２０５に出力する。
【０１１９】
ステップＳ２３０では、位置特定部２０５において、ステップＳ２２８の判定結果に基づき、一致するものがあると判定した場合(Yes)は、一致すると判定されたチップ位置特定用情報と第２の外観情報とを位置特定部２０５に出力して、ステップＳ２３２に移行する。
一方、一致するものが無いと判定した場合(No)は、一致するものが無い旨を示す情報を、表示装置１７２に表示して、ステップＳ２００に移行する。
【０１２０】
ステップＳ２３２に移行した場合は、位置特定部２０５において、判定部２０４から取得したチップ位置特定用情報に含まれる半導体ウェハー上での第１の半導体チップの位置情報の示す位置を、ステップＳ２００で受信した第２の外観情報に対応する第２の半導体チップの個片化前の半導体ウェハー上での位置として特定する。加えて、位置特定部２０５は、第２の半導体チップに対応するロットナンバー及びウェハーＩＤも特定する。そして、特定した情報（半導体ウェハー上で位置情報、ウェハーＩＤ（ロットナンバー含む））と、これに対応する第２の半導体チップの識別情報と、第２の外観情報とを、関連データ取得部２０６に出力して、ステップＳ２３４に移行する。
【０１２１】
ステップＳ２３４では、関連データ取得部２０６において、位置特定部２０５から取得した第２の半導体チップの各種情報に基づき、該情報（例えばウェハーＩＤなど）に対応する関連データの取得要求を生成して、ステップＳ２３６に移行する。
ステップＳ２３６では、関連データ取得部２０６において、ステップＳ２３４で生成した取得要求を、データ通信部２００を介して、工程内加工パラメータ測定装置３、電気特性測定装置４にそれぞれ送信して、ステップＳ２３８に移行する。
【０１２２】
ステップＳ２３８では、関連データ取得部２０６において、関連データを受信したか否かを判定し、受信したと判定した場合(Yes)は、ステップＳ２４０に移行し、そうでない場合(No)は、受信するまで判定処理を繰り返す。
ステップＳ２４０に移行した場合は、関連データ取得部２０６において、受信した関連データと、特定した第２の半導体チップの個片化前の位置情報と、ウェハーＩＤと、第２の外観情報と、第２の半導体チップの識別情報とを対応付けて、データ記憶部２０７に記憶して、ステップＳ２００に移行する。
【０１２３】
（動作）
次に、図１０〜図１１に基づき、半導体ウェハーの加工工程から、チップ位置特定システム１において第２の半導体チップの位置を特定する処理までの流れに沿って、チップ位置特定システム１の具体的な動作について説明する。
ここで、図１０は、半導体ウェハーの加工工程から、チップ位置特定システム１において第２の半導体チップの位置を特定するまでの処理手順の一例を示すフローチャートである。また、図１１（ａ）は、特徴部位の撮像画像データ（外観画像データ）の一例を示す図であり、（ｂ）は、（ａ）の画像からエッジ量を抽出してなるエッジ画像の一例を示す図である。なお、図１１中の座標（ｘ，ｙ）は、図４に示す座標空間における座標である。
【０１２４】
以下、図１０に示すフローチャートに沿って、チップ位置特定システム１の動作を説明する。
まず、各種加工装置によって、膜形成、リソグラフィー、エッチング等の各加工を行って半導体ウェハー上に第１の半導体チップを形成するウェハー加工工程（前工程）が実行される（ステップＳ３００）。この前工程においては、工程内加工パラメータ測定装置３において、各加工工程において加工後の半導体ウェハーに形成されたＴＥＧ等を利用して、加工寸法、膜厚等の加工パラメータが測定される（ステップＳ３０２）。この測定データは、ウェハーＩＤと対応付けられて、工程内加工パラメータ測定装置３の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、工程内加工パラメータ測定装置３の記憶装置に記憶されることとする。
【０１２５】
更に、電気特性測定装置４において、ＴＥＧを測定点とした半導体ウェハーの電気特性の測定が行われる（ステップＳ３０４）。この測定データは、ウェハーＩＤと対応付けられて、電気特性測定装置４の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、電気特性測定装置４の記憶装置に記憶されることとする。
そして、半導体ウェハーの加工が完了して、半導体ウェハー上に複数の第１の半導体チップが区画形成されると（ステップＳ３０６）、次に、外観検査装置１０による加工完了後の半導体ウェハー上に形成された各第１の半導体チップの外観検査が実行される（ステップＳ３０８）。
【０１２６】
外観検査装置１０においては、Ｘ−Ｙステージ１００の資料台に、加工完了後の半導体ウェハーが載置されたことをセンサ（不図示）や操作指示等によって検出すると（ステップＳ１００の「Yes」）、次いで、利用者による検査開始の指示や、センサによるウェハー検出に応じたバッチプログラムの実行等に応じて、外観検査が開始される（ステップＳ１０２の「Yes」）。
【０１２７】
外観検査が開始されると、メカニカル制御部１０４からの制御信号によって、各アクチュエータが駆動制御され、また、ＣＰＵ６０によって、撮像部１０３等の各構成部が制御される。これにより、光学系１０２を介した光源１０１からのレーザ光による走査によって、半導体ウェハー上に形成された各第１の半導体チップの外観画像が順次撮像される（ステップＳ１０４）。具体的に、撮像によって得られる外観画像の各アナログの画素信号は、Ａ／Ｄ変換器においてＡ／Ｄ変換されてデジタルの画像データとして、画像処理部１０５に入力される。画像処理部１０５では、入力された画像データに基づき第１の半導体チップのパターン面の外観画像の撮像画像データ（外観画像データ）を生成し、生成した外観画像データを、データ処理部１０６に出力する。
【０１２８】
データ処理部１０６は、画像処理部１０５から順次入力される第１の半導体チップの外観画像データを、ＲＡＭ６２等のメモリに記憶すると共に、未処理の外観画像データをメモリから取得する（ステップＳ１０６）。そして、取得した外観画像データを参照画像と比較するなどして解析して（ステップＳ１０８）、外観上の特徴部位を特定する（ステップＳ１１０）。更に、特定した特徴部位の画像データである第１の外観画像データ、及び特徴部位のサイズデータである第１のサイズデータを生成して、これらを、第１の半導体チップにおける座標情報（ｘ，ｙ）と対応付けてなる第１の外観情報を生成する（ステップＳ１１２）。
【０１２９】
なお、特徴部位は、各第１の半導体チップにおいて共通のパターン部分に出現することが多いので、特徴部位の位置を特定後は、多数のチップにおいて共通となっている部位の第１の外観画像データを優先して生成してもよい。
ここでは、特徴部位が顕著に現れるアルミ配線パターン部分の外観画像データを例に挙げて説明する。
【０１３０】
図１１（ａ）に示す外観画像データの例では、図中上部の２本の細いアルミ配線パターン上に複数のヒロックが現れている。このヒロックの出現位置（出現パターン）は、各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
また、図１１（ａ）中の一番下の太いアルミ配線パターンのエッジ部分（縁の部分）には、その一部が略半円状にえぐられてなるボイドが現れている。このボイドの出現位置も、各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
【０１３１】
また、図１１（ａ）中の太いアルミ配線パターン上には、加工工程中に混入した異物が乗っかっており、異物の上から保護膜が形成されたことによって周囲が変色（点線部分）している。この異物の出現位置も各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
また、図１１（ａ）中の太いアルミ配線パターン上には、アルミグレインによる複数の変色部位が現れている。この変色部位の形状及び出現位置（出現パターン）は、各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
【０１３２】
なお、図１１（ａ）中の４隅の座標（ｘ0，ｙ0）〜（ｘ1，ｙ1）は、特徴部位の座標情報となる。
データ処理部１０６は、第１の外観情報を生成すると、更に、メカニカル制御部１０４からの位置情報と、読取装置からのウェハーＩＤとに基づき、第１の半導体チップの半導体ウェハー上での位置情報と、ウェハーＩＤと、第１の外観情報とを含んでなるチップ位置特定用情報を生成する（ステップＳ１１４）。
【０１３３】
引き続き、データ処理部１０６は、チップ位置特定用情報に含まれる第１の外観情報に対して、許容値（閾値）との判定を行うなどして致命的欠陥の有無を確認し（ステップＳ１１６）、致命的欠陥が無いチップ位置特定用情報を（ステップＳ１１８「No」）、データ記憶部１０７に記憶する（ステップＳ１２４）。一方、致命的欠陥があったものは（ステップＳ１１８「Yes」）、その旨を示す情報を付加して欠陥情報として、データ記憶部１０７に記憶する（ステップＳ１２０）。
【０１３４】
このようにして、各ロットにおける各半導体ウェハーについて、チップ位置特定用情報を生成し、該チップ位置特定用情報に基づき外観検査を行う。なお、致命的欠陥があると判定された第１の半導体チップについては、ダイシング後に廃棄する。
そのため、外観検査の情報（特に欠陥情報）は、以降の加工工程（後加工）を行う各加工装置やこれら加工装置を管理する管理装置等にネットワーク２を介して送信される。
【０１３５】
外観検査が完了すると（ステップＳ１２２の「No」）、次に、電気特性測定装置４によって、半導体ウェハー上に形成された各第１の半導体チップの製品検査を行う（ステップＳ３１０）。製品検査では、まず、各第１の半導体チップに形成されている複数の電極パターンを測定点として、電気特性測定装置４のプローブにより電気特性を測定する。この測定データは、ウェハーＩＤ、各第１の半導体チップのウェハー上での位置情報と対応付けられて、電気特性測定装置４の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、電気特性測定装置４の記憶装置に記憶されることとする。
【０１３６】
更に、製品検査において、電気特性の測定結果に基づき、各第１の半導体チップの製品としての合否判定を行う。この判定結果のデータは、各電気特性の測定データに対応付けられて記憶される。これにより、各半導体ウェハーにおける、不良チップのウェハー上での位置情報及び電気特性のウェハー上での分布情報を得ることができる。
製品検査が完了すると、引き続き、アセンブリ工程を行って、第１の半導体チップを個片化かつ製品チップ化する（ステップＳ３１２）。
【０１３７】
具体的に、アセンブリ工程として、ダイシングによって各半導体ウェハーから各第１の半導体チップを切り分けて個片化するダイシング工程、ダイシング後のチップから良品チップを選別するダイボンディング工程、選別した良品チップに対して配線を行うワイヤボンディング工程を行う。更に、配線後のチップをモールド封止（パッケージング）するモールディング工程、モールド封止後のチップのリード線加工等を行うリード加工工程、リード加工後のチップに製品名や会社名、シリアル番号等をマーキングするマーキング工程を行う。
【０１３８】
このようにして、第１の半導体チップが製品チップ化されると、引き続き、この個片化された第１の半導体チップ（第２の半導体チップ）に対して、電気特性測定装置４などを用いた選別検査（例えば、ロット毎に幾つかを選別して検査）を行う（ステップＳ３１４）。
選別検査が完了すると、選別検査によって不良の生じなかったロットの第２の半導体チップが製品として出荷される（ステップＳ３１６）。
【０１３９】
そして、製品出荷後において、購入先で製品の不良が発生すると（ステップＳ３１８）、不良チップを回収する。回収した不良チップは、該不良チップの個片化前の半導体ウェハー上での位置を特定するために、デキャップ装置によって、デキャップされる（ステップＳ３２０）。
デキャップされた不良チップ（第２の半導体チップ）は、外観検査装置１０のＸ−Ｙステージ１００の資料台に載置され、デキャップ後の第２の半導体チップの外観上の特徴情報を測定する（ステップＳ３２２）。
【０１４０】
外観検査装置１０においては、Ｘ−Ｙステージ１００の資料台に、第２の半導体チップが載置されたことを検出すると（ステップＳ１２６の「Yes」）、利用者による検査開始の指示や、センサ（不図示）による第２の半導体チップの検出に応じたバッチプログラムの実行等に応じて、外観検査が開始される（ステップＳ１２８の「Yes」）。
【０１４１】
外観検査が開始されると、メカニカル制御部１０４からの制御信号によって、各アクチュエータが駆動制御され、また、ＣＰＵ６０によって、撮像部１０３等の各構成部が制御される。これにより、光学系１０２を介した光源１０１からのレーザ光による走査によって、第２の半導体チップの外観画像が撮像される（ステップＳ１３０）。画像処理部１０５では、撮像部１０３から入力された画像データに基づき第２の半導体チップのパターン面の外観画像の撮像画像データ（外観画像データ）を生成し、生成した外観画像データを、データ処理部１０６に出力する。
【０１４２】
データ処理部１０６は、第２の半導体チップの外観画像データを参照画像と比較するなどして解析して（ステップＳ１３２）、外観上の特徴部位を特定する（ステップＳ１３４）。更に、特定した特徴部位の画像データである第２の外観画像データ、及び特徴部位のサイズデータである第２のサイズデータを生成して、これらを、第２の半導体チップにおける座標情報（ｘ，ｙ）と対応付けてなる第２の外観情報を生成する（ステップＳ１３６）。データ処理部１０６は、生成した第２の外観情報を、データ通信部１０８を介して、チップ位置特定装置２０の送信する（ステップＳ１３８）。
【０１４３】
特徴情報の測定が完了すると、チップ位置特定装置２０において、チップ位置特定処理が行われる（ステップＳ３２４）。
チップ位置特定装置２０においては、外観情報取得部２０１において、外観検査装置１０からの第２の外観情報を受信すると（ステップＳ２００の「Yes」）、まず、位置特定用情報取得部２０２において、第２の外観情報から、各第２の外観画像データの座標情報を抽出する（ステップＳ２０２）。次に、位置特定用情報取得部２０２において、抽出した座標情報を含むチップ位置特定用情報の取得要求を生成し（ステップＳ２０４）、生成した取得要求を、データ通信部２００を介して、外観検査装置１０に送信する（ステップＳ２０６）。そして、位置特定用情報取得部２０２において、外観検査装置１０からの、上記送信した取得要求に応じたチップ位置特定用情報を受信すると（ステップＳ２０８の「Yes」）、受信したチップ位置特定用情報及び第２の外観情報を照合部２０３に出力する。
【０１４４】
照合部２０３は、位置特定用情報取得部２０２からのチップ位置特定用情報をＲＡＭ１６２等のメモリに記憶する。
照合部２０３は、メモリから未処理のチップ位置特定用情報を選択して読み出し（ステップＳ２１０）、次に、第２の外観情報から未処理の第２の外観画像データを選択して取得する。（ステップＳ２１２）
そして、照合部２０３は、所定のエッジ抽出アルゴリズムを用いて、取得した第２の外観画像データからエッジ量（第２のエッジ量）を抽出する（ステップＳ２１４）。
【０１４５】
ここでは、Ｃａｎｎｙ法を用いて、第２の外観画像データから各画素データのエッジ量を抽出する。
なお、Ｃａｎｎｙ法については、論文「Canny, John, "A Computational Approach to Edge Detection," IEEE Transactions on Pattern Analysis and Machine Intelligence,Vol. PAMI-8, No. 6, 1986, pp. 679-698.」を参照されたい。
Ｃａｎｎｙ法は、前提条件等がなければ、最も高精度にエッジを抽出できるアルゴリズムとして注目されており、線の接続性を保持することができる。
【０１４６】
具体的に、Ｃａｎｎｙ法のアルゴリズムを用いたエッジ量の抽出によって、例えば、図１１（ａ）に示す外観画像から、図１１（ｂ）に示すようなエッジ画像を得ることができる。なお、図１１（ｂ）中の白抜きの部分がエッジ部分となる。図１１（ａ）と比較すると、ヒロック、ボイド、異物の輪郭部及び変色部位の輪郭部の太線部分がエッジとして図１１（ｂ）に現れているのが解る。
【０１４７】
引き続き、チップ位置特定用情報から、第２の外観画像データの座標情報に対応する座標情報の第１の外観画像データを選択して取得し（ステップＳ２１６）、取得した第１の外観画像データから、Ｃａｎｎｙ法を用いて、エッジ量（第１のエッジ量）を抽出する（ステップＳ２１８）。
具体的に、第２の外観画像データの４隅の座標（ｘ0，ｙ0）〜（ｘ1，ｙ1）と一致する座標を有する第１の外観画像データを取得してエッジ量を抽出する。
【０１４８】
引き続き、照合部２０３は、上記抽出した第１のエッジ量と第２のエッジ量とに基づき第１の外観画像データと第２の外観画像データとの照合を行う（ステップＳ２２０）。
具体的に、照合部２０３は、各画素の第１のエッジ量と該エッジ量と同じ座標位置の各画素の第２のエッジ量との差分をそれぞれ算出し、該算出した差分の絶対値の総和を算出する。そして、該総和と、予め設定された閾値とを比較して、該比較結果を照合結果としてＲＡＭ１６２等のメモリに記憶する（ステップＳ２２２）。
【０１４９】
図１１（ｂ）の例では、各画素のエッジ量が「０（黒）」と「１（白）」の２値となっている。従って、両者の画素のエッジ量が一致する場合は、差分が「１−１＝０」又は「０−０＝０」となり、一致しない場合は、差分が「１−０＝１」、「０−１＝−１」となる。
照合部２０３は、このような照合処理を、第２の外観情報に含まれる全ての第２の外観画像データに対して行うと共に（ステップＳ２２４の「Yes」）、全てのチップ位置特定用情報について行う（ステップＳ２２６の「Yes」）。
【０１５０】
照合処理が完了すると、判定部２０４は、メモリに記憶された照合結果に基づき、第２の外観情報と一致する第１の外観情報を有するチップ位置特定用情報があるか否かを判定する（ステップＳ２２８）。
具体的に、判定部２０４は、各半導体チップについて外観画像データが複数ある場合は、いずれの外観画像データについても上記総和が閾値以下となる照合結果を有するチップ位置特定用情報を一致すると判定する。一方、いずれか１つでも閾値より大きくなる照合結果を有する場合は、一致しない（不一致）と判定する。
【０１５１】
なお、判定部２０４は、一致すると判定されたチップ位置特定用情報が複数ある場合は、これらのうち最も一致度の高いものを選択して位置特定部２０５に出力する。
一致するものがあると判定されると（ステップＳ２３０の「Yes」）、引き続き、位置特定部２０５において、一致すると判定されたチップ位置特定用情報に基づき、第２の半導体チップの個片化前の半導体ウェハー上での位置を特定する（ステップＳ２３２）。
【０１５２】
具体的に、位置特定部２０５は、一致すると判定されたチップ位置特定用情報に含まれる第１の半導体チップのウェハー上での位置情報の示す位置を、第２の半導体チップの個片化前の半導体ウェハー上での位置として特定する。更に、第２の半導体チップに対応するウェハーＩＤ（ロットナンバーを含む）を特定する。
位置特定部２０５は、特定された位置情報と、ウェハーＩＤと、第２の外観情報と、第２の半導体チップの識別情報とを、関連データ取得部２０６に出力する。
【０１５３】
関連データ取得部２０６は、位置特定部２０５から取得した情報に基づき、ウェハーＩＤ及び半導体ウェハー上での位置情報に対応する関連データの取得要求を生成し（ステップＳ２３４）、該生成した取得要求をデータ通信部２００を介して、各装置へと送信する（ステップＳ２３６）。
そして、関連データ取得部２０６は、上記送信した取得要求に対応する関連データを受信すると（ステップＳ２３８の「Yes」）、該受信した関連データと、特定された位置情報と、ウェハーＩＤと、第２の外観情報と、第２の半導体チップの識別情報とを対応付けて、データ記憶部２０７に記憶する（ステップＳ２４０）。
【０１５４】
（作用，効果）
上記実施形態におけるチップ位置特定システム１であれば、外観検査装置１０において、半導体ウェハー上に区画形成された各第１の半導体チップのパターン面を撮像して、該撮像して得られる外観画像データに基づき、パターン面における外観上の特徴部位の画像データ（第１の外観画像データ）、特徴部位のサイズデータ、特徴部位の座標情報等を含む第１の外観情報を生成することができる。更に、各第１の半導体チップの半導体ウェハー上での位置情報、ウェハーＩＤ、ロットナンバーを取得して、これらの情報と、第１の外観情報とを対応付けてなるチップ位置特定用情報を生成して、該生成したチップ位置特定用情報をデータベースとして記憶保持することができる。
【０１５５】
更に、外観検査装置１０において、第１の半導体チップを個片化した第２の半導体チップについて、デキャップ後の第２の半導体チップのパターン面を撮像して、該撮像して得られる外観画像データに基づき、パターン面における外観上の特徴部位の画像データ（第２の外観画像データ）、特徴部位のサイズデータ、特徴部位の座標情報を含む第２の外観情報を生成することができる。そして、生成した第２の外観情報をチップ位置特定装置２０に送信することができる。
【０１５６】
また、チップ位置特定装置２０において、第２の外観情報における特徴部位の座標情報に基づく取得要求を外観検査装置１０に送信し、該座標位置と同じ位置の特徴部位の外観情報を有するチップ位置特定用情報を取得することができる。
更に、第２の外観情報における第２の外観画像データ又は第２のサイズデータと、該データに対応する第２の座標情報と同じ座標の、チップ位置特定用情報における第１の外観画像データ又は第１のサイズデータとを照合することができる。
【０１５７】
具体的に、第１の外観画像データと第２の外観画像データとの照合処理については、両者の各画素のエッジ量をＣａｎｎｙ法などのエッジ抽出アルゴリズムを使用して抽出する。そして、抽出した両者のエッジ量の同じ画素位置同士の差分を算出し、これら差分の絶対値の総和を算出し、該算出した総和と予め設定した閾値とを比較するなどして照合を行う。
また、第１のサイズデータと第２のサイズデータとの照合処理については、データをそのまま用いて、両者の差分を算出し、該差分の絶対値と予め設定した閾値とを比較するなどして照合を行う。
【０１５８】
更に、チップ位置特定装置２０において、上記照合結果に基づき、第２の外観情報と一致する第１の外観情報を有するチップ位置特定用情報があるか否かを判定し、一致するものが有ると判定した場合に、該一致するチップ位置特定用情報に含まれる半導体ウェハー上での位置情報の示す位置を、第２の外観情報に対応する第２の半導体チップの個片化前の半導体ウェハー上での位置として特定することができる。また、位置だけではなく、第２の半導体チップに対応するウェハーＩＤ、ロットナンバーも特定することができる。
【０１５９】
更に、上記特定されたウェハーＩＤ及びロットナンバーに基づき、各測定装置３〜４から、工程内加工パラメータ、第１の電気特性データ、第２の電気特性データ等の関連データを取得し、これら関連データと、第２の半導体チップの識別情報と、個片化前の半導体ウェハー上での位置情報と、第２の外観情報と、ウェハーＩＤ及びロットナンバーの情報とを対応付けて、データベースに記録保持することができる。
【０１６０】
以上のことから、第２の半導体チップの個片化前の半導体ウェハー上での位置を特定するにあたって、各第１の半導体チップの製造工程において、位置を特定するための、特別な加工工程、特別な加工装置を不要とすると共に、位置を特定するための、チップ識別パターンの形成もしくはチップ識別回路の配置等を不要とすることができる。
従って、簡易に且つ低コストで個片化後の半導体チップの個片化前の半導体ウェハー上での位置を特定することができる。
【０１６１】
また、位置の特定された第２の半導体チップに係る半導体ウェハーのウェハーＩＤ及びロットナンバーに対応する上記関連データを、第２の半導体チップの識別情報と対応付けて記憶することができるので、位置の特定後に、記憶された関連データを読み出し、読み出した関連データを解析することによって、第２の半導体チップの故障原因の究明等を容易に行うことができる。
【０１６２】
（変形例）
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。
例えば、上記実施形態においては、外観検査装置１０が、第１の半導体チップ及び第２の半導体チップの外観情報を測定する構成としたが、この構成に限らず、第１の半導体チップの外観情報を測定する装置と、第２の半導体チップの外観情報を測定する装置とを異なる装置とした構成など他の構成としてもよい。
【０１６３】
また、上記実施形態においては、チップ位置特定装置２０が、個片化後の第２の半導体チップの個片化前の半導体ウェハー上での位置を特定する構成としたが、この構成に限らず、例えば、外観検査装置１０が、チップ位置特定装置２０の各機能を有する構成とするなど他の構成としてもよい。
また、上記実施形態においては、第１の外観情報及び第２の外観情報として、特徴部位の外観画像データと特徴部位のサイズデータとを測定する例を説明したが、この構成に限らない。例えば、パターン面への照射光に対する散乱光の特性を外観情報として測定したり、パターン面の輝度のヒストグラムを外観情報として測定したりするなど、各第１の半導体チップにおいて外観上の固有の情報であれば他の情報を測定する構成としてもよい。
【０１６４】
また、上記実施形態においては、複数種類の特徴要素を含む特徴部位の画像データ（外観画像データ）からエッジ量を抽出して、該抽出したエッジ量に基づき照合処理を行う構成を例に挙げて説明したが、この構成に限らない。
例えば、特徴要素の種類に応じて適切なエッジ抽出アルゴリズムを利用する構成や、エッジ量ではなく、輝度変化情報等（グレースケール画像、ヒストグラムなど）を抽出し、該抽出した輝度変化情報等に基づき照合処理を行う構成とするなど他の構成としてもよい。
【０１６５】
また、上記実施形態においては、各外観画像データについて、エッジ量の差分の絶対値の総和を算出して照合処理を行って、各外観画像データの照合結果を得る構成を例に挙げて説明したが、この構成に限らない。
例えば、複数種類の第１及び第２の外観画像データを照合する場合は、これら複数種類の第１及び第２の外観画像データにおける各同じ種類の第１及び第２の外観画像データから抽出したエッジ量の対応する画素同士の差分値を算出し、複数種類の第１及び第２の外観画像データの全ての差分値の絶対値の総和を算出する。そして、この総和と予め設定した閾値とを比較することで照合を行う構成とするなど他の構成としてもよい。
【０１６６】
また、上記実施形態においては、製品出荷後に不良の見つかった不良チップを回収して、位置特定を行う構成を例に挙げて説明したが、この構成に限らない。
位置特定を行うタイミングは、半導体ウェハー上に形成された複数の第１の半導体集積回路を、ダイシングによってチップ単位に切り出した後のタイミングであればよく、製品出荷後の不良発見時とは別のタイミングで位置特定を行う構成としてもよい。例えば、ダイシング工程により切断後のチップ、ダイシング後のダイボンディング工程によって選別されたチップ、選別後のワイヤボンディング工程によって配線後のチップなどに対して目視等によって異変を発見後のタイミング等において位置特定を行ってもよい。他にも、配線後のモールディング工程によってモールド封止後のチップ、モールド封止後のリード加工工程によって加工後のチップ、リード加工後のマーキング工程によってマーキング後のチップなどに対して異変を発見後のタイミングで位置特定を行ってもよい。
【０１６７】
（本発明との対応関係）
以上説明した実施形態において、外観検査装置１０における撮像部１０３及び画像処理部１０５は、本発明に係るチップ位置特定用情報測定手段及び外観情報測定手段に対応する。
また、外観検査装置１０におけるデータ処理部１０６及びデータ記憶部１０７は、本発明に係るチップ位置特定用情報記憶手段に対応する。
また、チップ位置特定装置２０における、照合部２０３は、本発明に係る照合手段に対応し、判定部２０４は、本発明に係る判定手段に対応し、位置特定部２０５は、本発明に係る位置特定手段に対応する。
【０１６８】
また、チップ位置特定装置２０における、データ通信部２００及び外観情報取得部２０１は、本発明に係る外観情報取得手段に対応し、データ通信部２００及び位置特定用情報取得部２０２は、本発明に係るチップ位置特定用情報取得手段に対応する。
また、ステップＳ１０４〜Ｓ１１４は、本発明に係るチップ位置特定用情報測定ステップに対応し、ステップＳ１１６，Ｓ１１８，Ｓ１２４は、本発明に係るチップ位置特定用情報記憶ステップに対応し、ステップＳ１３０〜Ｓ１３６は、本発明に係る外観情報測定ステップに対応する。
【０１６９】
また、ステップＳ２００は、本発明に係る外観情報取得ステップに対応し、ステップＳ２０２〜Ｓ２０８は、本発明に係るチップ位置特定用情報取得ステップに対応する。
また、ステップＳ２１０〜Ｓ２２２は、本発明に係る照合ステップに対応し、ステップＳ２２８〜Ｓ２３０は、本発明に係る判定ステップに対応し、ステップＳ２３２は、本発明に係る位置特定ステップに対応する。
【符号の説明】
【０１７０】
１ チップ位置特定システム
１０ 外観検査装置
２０ チップ位置特定装置
６０，１６０ ＣＰＵ
６２，１６２ ＲＡＭ
６４，１６４ ＲＯＭ
６６，１６６ Ｉ／Ｆ
６８，１６８ バス
７０，１７０ 記憶装置
７２，１７２ 表示装置
７４，１７４ 入力装置
１００ Ｘ−Ｙステージ
１０１ 光源
１０２ 光学系
１０３ 撮像部
１０４ メカニカル制御部
１０５ 画像処理部
１０６ データ処理部
１０７，２０７ データ記憶部
１０８，２００ データ通信部
２０１ 外観情報取得部
２０２ 位置特定用情報取得部
２０３ 照合部
２０４ 判定部
２０５ 位置特定部
２０６ 関連データ取得部
【技術分野】
【０００１】
本発明は、個片化された半導体集積回路の個片化前の半導体ウェハー上における位置を特定するのに好適なチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法に関する。
【背景技術】
【０００２】
半導体集積回路の製造工程や製品検査工程でのウエハー段階での情報はウエハー内の位置情報が含まれたものであり、客先不良、市場不良に代表されるダイシングによる半導体集積回路のチップ個片化後の段階での不良発生における原因調査においては、上記のウエハー内位置情報が含まれた製品履歴、電気特性等の記録を遡っての調査が極めて重要である。従来の半導体集積回路のチップ識別方法としては、各チップ毎に固有のチップＩＤを記録または生成させるＲＯＭ等の専用回路を配置する方法（例えば特許文献１参照）、特別な半導体集積回路チップの識別パターンを各チップ毎に配置する方法（例えば特許文献２参照）等があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−５４３２号公報
【特許文献２】特開２００７−２８７９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１の従来技術においては、特別な加工工程、加工装置を用いることによる加工コストの増大という欠点があった。
また、上記特許文献２の従来技術においては、チップ識別専用のパターンや回路を配置することによるチップ面積の増大によるコストデメリットという欠点があった。
また、他の従来手法としてはウエハー裏面研磨によるウエハー裏面の傷とダイシング後の半導体集積回路チップ裏面のウエハー裏面研磨の傷とを目視で比較し、その半導体装置チップのウエハー内位置をおおよそ判断するものがある。しかしながら、おおよその位置しか判断出来ず位置精度が低い、チップ面積が小さいものには適用が困難である、という欠点があった。
【０００５】
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、個片化された半導体集積回路チップの個片化前の半導体ウェハー上における位置を特定するのに好適なチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
〔発明１〕 上記目的を達成するために、発明１の回路特定システムは、半導体集積回路の外観を検査する外観検査装置と、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定装置とを備えたチップ位置特定システムであって、前記外観検査装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路における、各チップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定手段と、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶手段と、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定手段と、を備えている。
【０００７】
更に、前記チップ位置特定装置は、前記チップ位置特定用情報記憶手段によって記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、前記外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えている。
【０００８】
このような構成であれば、外観検査装置において、チップ位置特定用情報測定手段によって、半導体ウェハー上に形成された各第１の半導体集積回路のチップ位置特定用情報が測定され、チップ位置特定用情報記憶手段によって、測定された各チップ位置特定用情報が、半導体ウェハーの識別情報（例えば、ウェハーＩＤ等）に対応付けられて記憶される。この一連の処理は、例えば、製造ロット毎に各ロットにおいて第１の半導体集積回路が製造される複数の半導体ウェハーについて行われる。従って、チップ位置特定用情報は、ウェハーＩＤに加えて製造ロットを識別可能な識別情報（例えば、ロットナンバー）とも対応付けて記憶することが望ましい。
【０００９】
その後、各半導体ウェハー上に形成された複数の第１の半導体集積回路は、ダイシングによって、チップ単位に個片化され、各個片化された第２の半導体集積回路となり、電気的特性の検査等を行った後、欠陥の無いものが商品として出荷される。
そして、外観検査装置において、例えば、電気的特性の検査中において欠陥の発見された第２の半導体集積回路や、商品として出荷後に欠陥が見つかった第２の半導体集積回路等について、外観情報測定手段によって、第２の半導体集積回路のパターン面の第２の外観情報が測定される。
一方、チップ位置特定装置において、第１の位置特定情報取得手段によって、チップ位置特定用情報記憶手段によって記憶されたチップ位置特定用情報が取得され、外観情報取得手段によって、第２の外観情報が取得される。
【００１０】
チップ位置特定用情報及び第２の外観情報が取得されると、チップ位置特定装置において、照合手段によって、取得したチップ位置特定用情報における第１の外観情報と、取得した第２の位置特定情報における第２の外観情報との照合が行われる。更に、判定手段によって、この照合結果に基づき、チップ位置特定用情報記憶手段によって記憶された第１の外観情報に対応する第１の半導体集積回路のなかに第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する。判定手段は、例えば、チップ位置特定用情報記憶手段によって記憶された全ての第１の外観情報についての照合結果に基づき、第１の外観情報と第２の外観情報との一致度が最も高い組み合わせに対応する結果を最終的な判定結果として位置特定手段に出力する。なお、照合処理の内容によっては、一致するものが無いという判定結果を出力する場合もある。
【００１１】
判定手段による上記判定処理が終了すると、チップ位置特定装置において、位置特定手段によって、判定手段によって一致すると判定された第１の半導体集積回路及び第２の半導体集積回路について、この第１の半導体集積回路に対応する位置情報の示す半導体ウェハー上の位置を、第２の半導体集積回路の位置として特定する。
このようにして、第１の半導体集積回路のパターン面の外観に係る情報と、第２の半導体集積回路のパターン面の外観に係る情報との照合処理によって、個片化後の半導体チップ（第２の半導体集積回路）の個片化前の半導体ウェハー上での位置を特定することができる。
【００１２】
つまり、上記位置の特定をするにあたって、各第１の半導体集積回路の製造工程において、特別な加工工程、特別な加工装置を不要とすると共に、チップ識別パターンの形成もしくはチップ識別回路の配置等を不要とすることができる。
従って、簡易に且つ低コストで個片化後の半導体チップの個片化前の半導体ウェハー上での位置を特定することができるという効果が得られる。
ここで、上記半導体ウェハー上での位置情報とは、各第１の半導体集積回路の半導体ウェハー上における位置を特定することができる情報である。
【００１３】
例えば、各半導体ウェハー上に区画形成された複数の第１の半導体集積回路のうちどれか１つを基準として、該基準の回路を原点（Ｘ，Ｙ）＝（０，０）として各第１の半導体集積回路を座標点として構成される座標空間上の座標位置の情報を位置情報とすることができる。例えば、原点位置の第１の半導体集積回路に対して左側に位置する回路の座標はＸ軸のマイナス値で表し、上側に位置する回路の座標はＹ軸のマイナス値で表し、右側に位置する回路の座標はＸ軸のプラス値で表し、下側に位置する回路の座標はＹ軸のプラス値で表す。例えば、原点の左隣の場合は（−１，０）、上隣の場合は（０，−１）、右隣の場合は（１，０）、下隣の場合は（０，１）となる。
【００１４】
他にも、半導体ウェハーに設けられたオリエンテーションフラットやノッチの位置を基準位置として、オリエンテーションフラット又はノッチから各第１の半導体集積回路の測定点（例えば、左上隅）までの距離の情報を位置情報としてもよい。また、半導体ウェハーの中心位置を基準位置として、該基準位置から各第１の半導体集積回路の測定点までの距離の情報を位置情報としてもよい。また、上記チップ位置特定用情報や第２の外観情報の測定時において半導体ウェハーやデキャップ後の第２の半導体集積回路を載置して任意の位置（測定装置の測定位置）に移動させるＸ−Ｙステージ等の移動装置の位置情報によって設定することも可能である。
【００１５】
また、上記パターン面とは、第１の半導体集積回路及び第２の半導体集積回路の各種パターン（回路パターン、ロゴパターンなど）を形成する面を指し、パターン面には、回路パターンの形成部分、ロゴパターンなどの回路以外のパターンの形成部分、パターンの形成されていない部分等が含まれる。
また、上記第２の半導体集積回路は、半導体ウェハー上に形成された複数の第１の半導体集積回路を、ダイシングによってチップ単位に切り出した後のものを指す。例えば、ダイシング工程により切断後のチップ、ダイシング後のダイボンディング工程によって選別されたチップ、選別後のワイヤボンディング工程によって配線後のチップなどが該当する。
【００１６】
他にも、配線後のモールディング工程によってモールド封止後のチップ、モールド封止後のリード加工工程によって加工後のチップ、リード加工後のマーキング工程によってマーキング後のチップ、マーキング後の検査・信頼性確認後のチップ（製品チップに相当）などが該当する。
また、上記第１の外観情報とは、各第１の半導体集積回路において固有の情報であることが望ましく、例えば、配線パターンのエッジ部分に発生するボイド等の各集積回路に固有な様相で現れる特徴部位を含む画像情報及びその第１の半導体集積回路における位置情報などが該当する。他にも固有な部位としては、例えば、配線パターン上に発生するヒロック（Hillock）や、配線パターンを形成する材料（例えば、アルミ）のグレインによる配線パターン上の変色部位、外部から混入した異物が保護膜で覆われた部位などがある。
【００１７】
一般に、上記ボイド、ヒロック、変色部位（色むらとして現れる）、異物等は、外観検査の上では欠陥として捉えられている。そして、これらの欠陥が回路特性に致命的な影響を及ぼすと判断された場合は、通常、対象の半導体集積回路は個片化後に廃棄される。
なお、外観情報として、画像情報を測定する場合は、情報を記憶する記憶媒体の記憶容量や、後の照合処理の内容などに応じて、カラー画像、濃淡画像（例えば、グレースケール画像）、二値化画像、エッジ画像、圧縮画像等の形式で記憶することが望ましい。また、これらの画像情報は、撮像対象となる部位に対して、ランプ光、レーザ光、電子線などを照射し、ランプ光、レーザ光の反射光，散乱光、電子線による二次電子などを検出して得た画像に対して必要に応じて画像処理を施すことで得ることが可能である。
【００１８】
また、画像情報だけでなく、上記ボイド、ヒロック、変色部位、異物等の固有の様相（個々の形状、複数が形成する模様、出現パターン等のいずれか又はいくつかの組み合わせ内容が固有）で現れる特徴部位のサイズなどの情報も第１の外観情報とすることができる。
また、外観に係る情報として、例えば、上記反射光、散乱光、二次電子の特性を示す情報（例えば、統計的手法によって算出された標準偏差、分散等の情報、ヒストグラムの情報など）を第１の外観情報とすることができる。
【００１９】
また、上記第１の半導体集積回路における位置情報とは、各第１の半導体集積回路の特定の位置（左上隅、中心等）を基準位置として、該基準位置からの距離の情報などによって定められる情報などが該当する。また、上記固有な情報は、出現位置がある程度決まっているので、形成パターンの内容（配線パターン等）に応じて第１の半導体集積回路の領域をブロック分けし、各ブロックの位置関係によって定められた情報を位置情報とすることも可能である。なお、距離の情報は、上記半導体ウェハー上での位置情報のときと同様に、上記チップ位置特定用情報や第２の外観情報の測定時において半導体ウェハーや第２の半導体集積回路を載置して任意の位置に移動させるＸ−Ｙステージ等の移動装置の移動量によって設定することが可能である。
【００２０】
また、上記第２の外観情報は、測定する外観情報の内容としては、上記第１の外観情報と同じとなる。但し、測定対象となる第２の半導体集積回路としては、例えば、ダイシングによる切断後のモールディング工程においてモールド封止される前の状態の第２の半導体集積回路、モールド封止後にデキャップ装置によってデキャップ後の第２の半導体集積回路など、パターン面が剥き出しになった状態（視覚的に臨める状態）の第２の半導体集積回路が該当する。なお、第２の外観情報を測定時において、第２の半導体集積回路は、第１の外観情報の測定時と同じ状態であることが望ましいが、後の加工において付加された部材が主要部分を覆い隠していなければ、例えば、金線等が配線された状態であってもよい。また、外観情報の測定時におけるパターン面は、第１の半導体集積回路と第２の半導体集積回路とで同じ状態であれば、保護膜を有している状態でもよいし、有していない状態でもよい。
【００２１】
また、上記照合手段は、第１の外観情報及び第２の外観情報の内容に応じて、処理内容が変わる。例えば、第１の外観情報及び第２の外観情報として各固有な部位のカラー画像を測定した場合は、これらのカラー画像からエッジ情報等の特徴情報を抽出したり、輝度のヒストグラムを作成したりして画像から特徴的な情報を得る処理内容が加わる。そして、得られた両者の特徴情報の比較等によって照合を行う。この特徴情報は、第１の外観情報については、予め求めておくことも可能である。また、第１の外観情報として、カラー画像データをそのまま記憶するよりは、エッジ情報等の特徴情報で記憶した方が記憶容量的に少容量で済むことが多い。
【００２２】
また、第１の外観情報及び第２の外観情報として、上記固有な部位のサイズを測定した場合は、これらの情報に特に手を加えずに、そのままの数値を用いて照合処理を行うことができる。具体的に、例えば、両者のサイズの差分値を求め、この差分値と予め設定した許容誤差（閾値）とを比較するなどして照合処理を行う。
また、例えば、特徴情報として、第１の画像データ及び第２の画像データの輝度のヒストグラムを生成した場合は、両者の各輝度の画素数の差分値を求め、各輝度の差分値が許容誤差範囲内であるか否か等を判断することで照合処理を行う。
【００２３】
また、上記判定手段は、照合処理の結果に基づき、例えば、閾値以下又は許容誤差範囲内となる照合結果のものを第２の半導体集積回路と一致していると判定する。しかし、例えば、閾値以下又は許容誤差範囲内のものが複数存在する場合には、これらのうち一致度の最も高いものを一致していると判定する。この場合は、例えば、特徴量の差分値の比較処理を行って、最も差分値の小さいものを一致しているものとして判定する。逆に、閾値以下又は許容誤差範囲内のものが１つも存在しない場合は、一致するものがないと判定する。
【００２４】
また、チップ位置特定システムは、外観検査装置の各手段とチップ位置特定装置の各手段とを備える単一の装置として実現するようにしてもよい。
上記の、半導体ウェハー上での位置情報、パターン面、第２の半導体集積回路、第１の外観情報、第１の半導体集積回路における位置情報、第２の外観情報、照合手段、及び判定手段についての記載事項は、以下の、発明７及び発明１０のチップ位置特定方法、発明８のチップ位置特定装置、発明９のチップ位置特定プログラムにおいて同じである。
【００２５】
〔発明２〕 更に、発明２のチップ位置特定システムは、発明１に記載のチップ位置特定システムにおいて、前記チップ位置特定用情報測定手段は、前記第１の外観情報として、前記ウエハー上の各第１の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第１の半導体集積回路における位置情報である第１の部分位置情報とを測定し、前記外観情報測定手段は、前記第２の外観情報として、前記第２の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第２の半導体集積回路における位置情報である第２の部分位置情報とを測定し、前記照合手段は、前記外観情報測定手段で測定された前記第２の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報のうち前記第２の外観情報における第２の部分位置情報に対応する第１の部分位置情報を有する第１の外観情報との組み合わせに対して照合処理を行う。
【００２６】
このような構成であれば、チップ位置特定用情報測定手段によって、第１の外観情報として、前記ウエハー上の各第１の半導体集積回路の領域における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第１の半導体集積回路における位置情報である第１の部分位置情報とを測定することができる。更に、外観情報測定手段によって、第２の外観情報として、第２の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第２の半導体集積回路における位置情報である第２の部分位置情報とを測定することができる。そして、照合手段は、外観情報測定手段で測定された第２の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報のうち前記第２の外観情報における第２の部分位置情報に対応する第１の部分位置情報を有する第１の外観情報との組み合わせに対して照合処理を行うことができる。
【００２７】
例えば、特徴的な外観様相を示す部分領域としては、製造工程で混入した異物や、製造工程で発生したキズや、配線パターンの形状等がある。しかし、これら部分領域の外観に係る情報は、後の照合処理に用いる必要があるため、動作特性に影響を与えないもの、又は与える影響が許容誤差範囲内となるものであることが望ましい。また、余計な照合処理の発生等を防ぐため、動作特性に与える影響が致命的又は許容誤差範囲外となる外観的特徴を有する第１の半導体集積回路のチップ位置特定用情報は、記憶対象から除外することが望ましい。
【００２８】
このような部分領域は、各第１の半導体集積回路及び第２の半導体集積回路に固有の特徴的な情報となるので、これらの画像やサイズ等の情報を第１の外観情報及び第２の外観情報として得ることで、第１の半導体集積回路と一致する第２の半導体集積回路を精度良く特定することができる。
これによって、位置特定の精度を向上することができるという効果が得られる。
【００２９】
〔発明３〕 更に、発明３のチップ位置特定システムは、発明２に記載のチップ位置特定システムにおいて、前記特徴的な外観様相を示す部分領域は、前記第１の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか１つを含む。
このような構成であれば、チップ位置特定用情報測定手段によって、第１の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか１つを含む部分領域の外観に係る情報を、第１の外観情報として測定することができる。
【００３０】
配線パターンに現れる特徴的な形状部分としては、例えば、配線パターンのエッジ部分に発生するボイドや、配線パターン上に発生するヒロック（Hillock）等がある。
また、配線パターンに現れる変色部分の領域としては、例えば、配線パターンを形成する材料（例えば、アルミ）のグレインによる変色部分等がある。
配線パターンに現れるボイドやヒロックの発生部位や、材料（例えば、アルミ）のグレインによる変色部位は、各第１の半導体集積回路に固有の特徴的な情報であるので、これらの画像やサイズ等の情報を第１の外観情報及び第２の外観情報として得ることで、第１の半導体集積回路と一致する第２の半導体集積回路を精度良く特定することができる。
【００３１】
これによって、位置特定の精度を向上することができるという効果が得られる。
〔発明４〕 更に、発明４のチップ位置特定システムは、発明２又は３に記載のチップ位置特定システムにおいて、前記チップ位置特定用情報測定手段は、前記部分領域の外観に係る情報として、前記ウエハー上の各第１の半導体集積回路における前記部分領域の外観を撮像して、該部分領域の外観画像の情報を測定し、前記外観情報測定手段は、前記部分位置情報に対応する位置の部分領域の外観に係る情報として、前記第２の半導体集積回路における前記第１の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定する。
【００３２】
このような構成であれば、チップ位置特定用情報測定手段によって、第１の半導体集積回路における特徴的な外観様相を示す部分領域の外観の画像情報を測定することができる。また、外観情報測定手段によって、第２の半導体集積回路における第１の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定することができる。
【００３３】
これによって、照合手段で特徴的な外観様相を示す部分領域の外観画像を用いた照合処理を行うことができるので、外観画像からエッジ情報等の特徴量を抽出したり、外観画像から輝度のヒストグラム等を生成したりすることにより、これらの情報を用いて、精度の高い照合処理及び一致判定処理を行うことができる。
従って、位置特定の精度を向上することができるという効果が得られる。
【００３４】
〔発明５〕 更に、発明５のチップ位置特定システムは、発明４に記載のチップ位置特定システムにおいて、前記照合手段は、前記第１の外観情報における前記部分領域の外観画像である第１の外観画像の各画素から第１の特徴量を抽出し、前記第２の外観情報における前記部分領域の外観画像である第２の外観画像の各画素から第２の特徴量を抽出し、これら抽出した第１の特徴量及び第２の特徴量に基づき照合処理を行う。
【００３５】
このような構成であれば、照合手段によって、第１の外観画像から第１の特徴量を抽出し、第２の外観画像から第２の特徴量を抽出し、これら抽出した第１の特徴量及び第２の特徴量に基づき照合処理を行うことができる。
特徴的な外観様相を示す部分領域の内容等に応じて、適切な特徴量を抽出することによって、無駄な情報部分の比較処理を省いた精度の高い照合処理を行うことができるという効果が得られる。
【００３６】
例えば、特徴量として、画像のエッジ情報を抽出することによって、外観画像に含まれる目的部位の特徴的な形状を示す情報以外の不要な情報を削除することができ、精度の高い形状比較を行うことができる。また、エッジ情報ではなく、例えば、濃淡の情報を抽出することによって、特徴的な輝度の変化等を高い精度で比較することができる。
【００３７】
〔発明６〕 更に、発明６のチップ位置特定システムは、発明５に記載のチップ位置特定システムにおいて、前記第１の特徴量及び前記第２の特徴量は、各画素のエッジ量であり、
前記照合手段は、第１の外観画像の各画素の第１のエッジ量と該第１のエッジ量の各画素の座標と対応する座標位置の第２の外観画像の各画素の第２のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで前記第１の外観情報と前記第２の外観情報との照合を行う。
【００３８】
このような構成であれば、照合手段によって、第１の外観画像の各画素の第１のエッジ量と該第１のエッジ量の各画素の座標と対応する座標位置の第２の外観画像の各画素の第２のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで第１の外観情報と第２の外観情報との照合を行うことができる。
【００３９】
つまり、各画素のエッジ量の差分を算出してかつその絶対値の総和を算出することで、両者の各画素のエッジ量の全体的な差を数量的に得ることができる。各画素のエッジ量は、特徴部位の外形形状を形作る画素（輪郭部の画素）ほど大きな量となり、特に、エッジ量の抽出時において、所定の閾値を用いた二値化を行うことによって、エッジ量を、例えば、エッジの有無を示す「１」、「０」の２つの量で表すことができる。
【００４０】
そして、各画素のエッジ量の差分の総和を予め設定した閾値と比較するようにしたので、例えば、閾値以下か否かで照合結果を得ることができる。なお、閾値を小さくすればするほど、閾値以下となる場合の両者の各画素のエッジ量の一致度を高くすることができる。つまり、第１の外観画像と第２の外観画像との一致度を高くすることができ、判定手段において精度の高い一致判定を行うことができる。但し、閾値をあまりにも大きくし過ぎると、本来なら一致しているものを不一致と判定してしまう場合があるので、適切な閾値を設定する必要がある。
これによって、精度の高い位置特定を行うことができるという効果が得られる。
【００４１】
〔発明７〕 一方、上記目的を達成するために、発明７のチップ位置特定方法は、チップ位置特定用情報測定手段、チップ位置特定用情報記憶手段及び外観情報測定手段を備えた外観検査装置と、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置とを利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記外観検査装置が実行するステップとして、前記チップ位置特定用情報測定手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定ステップと、前記チップ位置特定用情報記憶手段が、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶ステップと、前記外観情報測定手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定ステップと、を含んでいる。
【００４２】
更に、前記チップ位置特定装置が実行するステップとして、前記チップ位置特定用情報取得手段が、前記チップ位置特定用情報記憶ステップにおいて記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、前記外観情報取得手段が、前記外観検査装置から、該外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得ステップにおいて取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得ステップにおいて取得した前記第２の外観情報とを照合する照合ステップと、前記判定手段が、前記照合ステップにおける照合結果に基づき、前記チップ位置特定用情報記憶ステップによって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含んでいる。
このような構成であれば、上記発明１に記載のチップ位置特定システムと同等の作用及び効果が得られる。
〔発明８〕 また、上記目的を達成するために、発明８のチップ位置特定装置は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、外部装置から、前記複数の第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段と、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えている。
このような構成であれば、上記発明１に記載のチップ位置特定システムと同等の作用及び効果が得られる。
【００４３】
〔発明９〕 また、上記目的を達成するために、発明９のチップ位置特定プログラムは、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するためのチップ位置特定プログラムであって、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段、外部装置から、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段、前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段、及び、前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段として実現される機能をコンピューターに実行させるためのプログラムを含んでいる。
このような構成であれば、コンピューターによってプログラムが読み取られ、読み取られたプログラムに従ってコンピューターが処理を実行すると、上記発明１に記載のチップ位置特定システムと同等の作用および効果が得られる。
【００４４】
〔発明１０〕 また、上記目的を達成するために、発明１０のチップ位置特定方法は、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置を利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、前記チップ位置特定用情報取得手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、外部装置から、前記外観情報取得手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得ステップと、前記照合手段が、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合ステップと、前記判定手段が、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段に記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、前記位置特定手段が、前記判定ステップにおいて一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含んでいる。
このような構成であれば、上記発明１に記載のチップ位置特定システムと同等の作用及び効果が得られる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係るチップ位置特定システム１の構成を示すブロック図である。
【図２】外観検査装置１０の機能構成の一例を示すブロック図である。
【図３】半導体ウェハー及び半導体ウェハー上に区画形成された複数の第１の半導体チップの一例を示す模式図である。
【図４】第２の半導体チップの一例を示す模式図である。
【図５】外観検査装置１０のコンピューターシステムの一例を示すブロック図である。
【図６】チップ位置特定装置２０の機能構成の一例を示すブロック図である。
【図７】チップ位置特定装置２０のコンピューターシステムの一例を示すブロック図である。
【図８】外観検査装置１０における外観検査処理の処理手順の一例を示すフローチャートである。
【図９】チップ位置特定装置２０におけるチップ位置特定処理の処理手順の一例を示すフローチャートである。
【図１０】半導体ウェハーの加工工程から、チップ位置特定システム１において第２の半導体チップの位置を特定するまでの処理手順の一例を示すフローチャートである。
【図１１】（ａ）は、特徴部位の撮像画像データの一例を示す図であり、（ｂ）は、（ａ）の画像からエッジ量を抽出したエッジ画像の一例を示す図である。
【発明を実施するための形態】
【００４６】
以下、本発明の実施の形態を図面に基づき説明する。図１〜図１１は、本発明に係るチップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法の実施の形態を示す図である。
（チップ位置特定システムの構成）
まず、本発明に係るチップ位置特定システムの構成を図１に基づき説明する。図１は、本発明に係るチップ位置特定システム１の構成を示すブロック図である。
【００４７】
チップ位置特定システム１は、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路（以下、第１の半導体チップと称す）の外観を検査する外観検査装置１０と、個片化された第１の半導体チップ（以下、第２の半導体チップと称す）の個片化前の半導体ウェハー上での位置を特定するチップ位置特定装置２０とを含んで構成される。外観検査装置１０とチップ位置特定装置２０とは、ネットワーク２を介してデータ通信可能に接続されている。なお、ネットワーク２は、公知のＬＡＮ、ＷＡＮなどが該当する。
【００４８】
また、図１に示すように、外観検査装置１０とチップ位置特定装置２０とは、ネットワーク２を介して、工程内加工パラメータ測定装置３と、電気特性測定装置４とデータ通信可能に接続されている。
工程内加工パラメータ測定装置３は、半導体ウェハーの加工工程（前工程）における、各工程後の回路パターンの寸法、膜厚等の各種加工パラメータを測定する装置である。加工パラメータの測定は、いくつかの半導体ウェハーを犠牲にしてその半導体ウェハー上の各チップ形成部分の広域にＴＥＧ（Test Element Group）を形成するなどして測定する方法、半導体ウェハー上のいくつかのチップを犠牲にしてそのチップ形成領域にＴＥＧを形成するなどして測定する方法などがある。他にも、半導体ウェハーやチップの一部を犠牲にすることなく、ダイシングによる切断位置にＴＥＧを形成するなどして測定する方法もある。
【００４９】
なお、工程内加工パラメータ測定装置３は、単体が全ての測定をする構成に限らず、パラメータの測定内容毎、工程毎に、各測定内容に応じた測定機能を有する装置を用意してもよい。例えば、各種膜の成膜後、ＴＥＧパターンの形成後などにおいて、それぞれ異なる測定装置を用いるようにしてもよい。
電気特性測定装置４は、プローバー等を用いて、半導体ウェハー上に形成されたＴＥＧを測定点として、半導体ウェハー上に形成された各サンプル素子やサンプルパターンの電気特性を測定する装置である。また、各第１の半導体チップに対して形成された電極パターンを測定点として、半導体ウェハー上に形成された各第１の半導体チップの電気特性を測定する装置である。
なお、電気特性測定装置４は、単体が全ての測定をする構成に限らず、電気特性を測定する工程毎に複数を用意してもよい。例えば、ＴＥＧパターンの形成後の測定時と、半導体ウェハーの加工完了後の測定時とでそれぞれ別の装置を用いるようにしてもよい。
【００５０】
（外観検査装置の構成）
次に、図２〜図５に基づき、外観検査装置１０の構成について説明する。
ここで、図２は、外観検査装置１０の機能構成の一例を示すブロック図である。また、図３は、半導体ウェハー及び半導体ウェハー上に区画形成された複数の第１の半導体チップの一例を示す模式図である。また、図４は、第２の半導体チップの一例を示す模式図である。また、図５は、外観検査装置１０のコンピューターシステムの一例を示すブロック図である。
【００５１】
外観検査装置１０は、図２に示すように、Ｘ−Ｙステージ１００と、光源１０１と、光学系１０２と、撮像部１０３と、メカニカル制御部１０４と、画像処理部１０５と、データ処理部１０６と、データ記憶部１０７と、データ通信部１０８とを含んで構成される。
Ｘ−Ｙステージ１００は、メカニカル制御部１０４からの制御信号に応じて、ステージ上に載置された検査対象物を互いに直行する２軸の方向（Ｘ軸方向及びＹ軸方向）に移動させるものである。本実施形態のＸ−Ｙステージ１００は、検査対象物の載置されるステージを、検査対象物（半導体ウェハー、半導体チップ等）の測定面内における光線の照射位置を制御するためにステージの載置面と平行な水平面において直行する２軸方向（Ｘ軸方向及びＹ軸方向）に移動できるようになっている。
【００５２】
光源１０１は、ランプ光、レーザ光、電子線などの光源から構成される。具体的に、検査対象物である半導体チップのパターン形成サイズ等に応じて、サイズが小さくなればなるほどランプ光→レーザ光→電子線の順で光線径を小さくできる光源が採用される。
なお、光源１０１は、ランプ光、レーザ光、電子線のいずれかの光源を固定して使用する構成でもよいし、半導体チップの回路パターンの形成サイズに応じて光源を選択的に変更できる構成としてもよい。本実施形態では、レーザ光を光源として使用する例を説明する。
光学系１０２は、レンズや反射鏡から構成され、光源１０１から出力される光線を、Ｘ−Ｙステージ１００上に載置された検査対象物の表面で像を結ぶように誘導する機能を備えるものである。
【００５３】
撮像部１０３は、イメージセンサ等を有しており、例えば、光源１０１がレーザ光であれば、光学系１０２を介してステージ上の検査対象物に向けて誘導されたレーザ光が検査対象物の表面で反射した反射光をイメージセンサの光電変換素子において光電変換することで、対象物の外観を撮像するものである。本実施形態では、この検査対象物として、半導体ウェハー上に形成された各第１の半導体チップと、モールド前又はデキャップ後の第２の半導体チップとが該当する。つまり、半導体ウェハー上に形成された状態（個片化前）の第１の半導体チップのパターン面及び第２の半導体チップの個片化後におけるモールド前又はデキャップ後のパターン面を撮像することになる。
【００５４】
本実施形態において、光電変換された画素信号は、撮像部１０３の備えるＡ／Ｄ変換器（不図示）においてＡ／Ｄ変換されてデジタルデータとして、画像処理部１０５に入力される。また、本実施形態においては、第１の半導体チップ及び第２の半導体チップの撮像時の撮像条件を同じ条件に揃えるようになっている。つまり、撮像を行う際の解像度、光源の種類、光源の光量、周辺環境の状態（工場内の温度、照明光の光量など）等が同一となるように調整している。
【００５５】
メカニカル制御部１０４は、Ｘ−Ｙステージの資料台部分を移動させるアクチュエータ等の機械部品の動作を制御する機能を有している。また、光線の焦点位置を基準位置に設定後のＸ−Ｙステージの位置情報から半導体ウェハーの面内における第１の半導体チップの座標情報を算出し、該座標情報を画像処理部１０５に出力する機能を有している。なお、基準位置の設定は、半導体ウェハー上に形成されたアライメントマークなどを利用して行われる。
【００５６】
例えば、図３に示すように、面内に矩形形状の複数の第１の半導体チップ４００が区画形成された円盤形状の半導体ウェハー３００をＸ−Ｙステージ１００の資料台に載置したとする。半導体ウェハー３００の向きは、図３中のノッチによって判断できるので、向きを合わせて資料台に載置することで各半導体ウェハー３００の外観検査時の方向を揃えることができる。
【００５７】
これにより、Ｘ−Ｙステージ１００は、資料台に載置された半導体ウェハー３００について、図３に示すように、第１の半導体チップ４００の形成面を平面視して上方向をＹ軸、右方向をＸ軸として座標を管理する。なお、図３に示すように、区画形成された複数の第１の半導体チップ４００の各行の左側に付されたａ〜ｈは、各行の識別符号であり、例えば、ａ行の左端の第１の半導体チップの符号は４００ａ1と表され、ｈ行の右端の第１の半導体チップの符号は、４００ｈ2と表される。つまり、下付の数字が各行における列の位置を表している。
【００５８】
画像処理部１０５は、撮像部１０３から入力されるデジタル変換後の画像データを画像処理して、検査対象物の外観の撮像画像データを生成する機能を有している。
更に、画像処理部１０５は、検査対象物が第１の半導体チップの場合に、各第１の半導体チップの撮像画像データを参照画像と比較することにより外観（パターン面）の状態を解析する機能を有している。
【００５９】
ここで、参照画像は、予め第１の半導体チップの外観画像の基準となる画像（例えば、パターン面の濃淡画像等）を用意してもよいし、半導体ウェハー上の第１の半導体チップ周辺の他のチップの撮像画像を参照画像として採用してもよい。但し、本実施形態では、第２の半導体チップについて、単体での解析を行う必要がある。そのため、第２の半導体チップについては、予め参照画像を用意する必要があり、その点を考慮すると、第１の半導体チップについても予め参照画像を用意する方法を採用した方が第１の半導体チップと第２の半導体チップの外観状態を解析する方法を統一化でき、位置特定を行う上でも望ましい。
【００６０】
そして、参照画像に対して、例えば、濃度等が設定した閾値以上に変化している箇所に外観上の特徴的な部位が存在するとして、解析を行う。
更に、画像処理部１０５は、この解析結果に基づき、各第１の半導体チップの撮像画像中における外観上の特徴部位を特定する機能を有している。例えば、濃度変化部分から、図３の第１の半導体チップ４００ｄ5のチップ表面に模式的に示した「▲」や「●」のような特徴部位を特定することができる。
【００６１】
更に、画像処理部１０５は、特定した特徴部位の画像データに基づく外観情報を生成する機能を有している。例えば、特徴部位を切り出した画像データ、特徴部位を切り出し且つ拡大した画像データ等を生成する。この特徴部位の画像データは、第１の半導体チップ４００内における座標データと対応付けて、第１の半導体チップの外観情報の１つとして管理される。
【００６２】
第１の半導体チップ４００内における特徴部位の座標は、各第１の半導体チップ４００で独立した座標軸（ｘ軸、ｙ軸）を設定し、矩形のチップの左下隅等の座標を原点（ｘ，ｙ）＝（０，０）として、各特徴部位の座標を設定する。例えば、図３の第１の半導体チップ４００ｄ5に示すように、各第１の半導体チップにおいて独立した座標軸を設定する。
【００６３】
例えば、特徴部位を矩形に切り出して特徴部位の画像データを生成した場合は、矩形の４隅の座標を、特徴部位の座標として設定する。
更に、画像処理部１０５は、第１の半導体チップと同様に、第２の半導体チップの撮像画像データを参照画像データと比較することで解析を行い、この解析結果に基づき、第２の半導体チップの撮像画像中における外観上の特徴部位を特定し、この特定した特徴部位の画像データに基づく外観情報を生成する機能を有している。例えば、第１の半導体チップと同様に、特徴部位を切り出した画像データ、特徴部位を切り出し且つ拡大した画像データ等を生成する。この特徴部位の画像データは、第１の半導体チップと同様に、第２の半導体チップ内における座標データと対応付けて、第２の半導体チップの外観情報の１つとして管理される。
【００６４】
例えば、図４に示すように、第２の半導体チップ５００内における特徴部位（図４中の「▲」、「●」）の座標は、第１の半導体チップ４００と同様に、まず、第２の半導体チップ５００で独立した座標軸（ｘ軸、ｙ軸）を設定する。このとき、矩形のチップの左下隅等の座標を原点（ｘ，ｙ）＝（０，０）とする。そして、この設定した座標空間上において、各特徴部位の座標を設定する。
【００６５】
第１の半導体チップ４００と同様に、例えば、特徴部位を矩形に切り出して特徴部位の画像データを生成した場合は、矩形の４隅の座標を、特徴部位の座標として設定する。
なお、特徴部位の画像データの生成方法は、第１の半導体チップ４００及び第２の半導体チップ５００について共通の方法を用いる。また、第２の半導体チップ５００における特徴部位の座標を決定する際の座標空間は、第１の半導体チップ４００の特徴部位の座標を決定する際の座標空間と同じとする。
【００６６】
上記のようにして特定される外観上の特徴部位は、欠陥として判断され、欠陥の内容によっては、回路特性に致命的な影響を及ぼすものもある。このような特徴部位としては、例えば、加工工程中に混入する異物、加工工程中にパターン面についたキズ、半導体チップのパターン面におけるアルミ配線パターンのエッジ部分に発生するボイド、アルミ配線パターン上に発生するヒロック、アルミグレインによるアルミ配線パターン上の変色部分（色むらの要因となる）などがある。これらのうち、混入する異物、配線パターンに現れるボイド、ヒロック、変色部分は、加工特性上、半導体ウェハー上に形成されたいずれの第１の半導体チップにも現れるものである。特徴部位のうち、例えば、予め設定されたサイズ以上のボイド、ヒロック、異物などについては、回路特性に致命的な影響を及ぼす可能性が高く、また、信頼性上問題になる可能性が高いため、このような特徴部位が見つかった場合は、該当する第１の半導体チップをダイシング後などにおいて廃棄する。
【００６７】
以上のことから、回路特性上や信頼性上において問題とならなければ、異物、ボイド、ヒロック、変色部分等の特徴部位は、各第１の半導体チップにおいて固有の様相として現れる可能性が極めて高く、第２の半導体チップの位置特定に用いるのに好適である。
更に、画像処理部１０５は、特徴部位の画像データに基づき特徴部位のサイズを測定する機能も有している。以下、第１の半導体チップにおける特徴部位のサイズデータを第１のサイズデータと称し、第２の半導体チップにおける特徴部位のサイズデータを第２のサイズデータと称す。ここで、サイズデータは、例えば、特徴部位の面積、特徴部位の外形を形作る辺の長さ、直径などのデータとなる。但し、異物やボイド等の比較的単純な形状で少数で出現する特徴部位であれば、個々の画像を特徴部位として扱い、個々のサイズをサイズデータとすることが容易であるが、例えば、画像領域中に多数出現する特徴部位の場合は、個々を特徴部位として、個々のサイズをサイズデータとすることに限らない。例えば、予め設定した画像領域中の複数の特徴部位を該画像領域の単位でひとまとめとして、これらの分布領域の面積や、対角線の長さ等をサイズデータとしてもよい。また、画像領域中の複数の特徴部位の個々のサイズを測定して、それらの平均値などの統計的な数値を算出して、これをサイズデータとしてもよい。
【００６８】
画像処理部１０５は、検査対象物が第１の半導体チップの場合に、製造ロットの識別情報であるロットナンバーと、第１の半導体チップの形成された半導体ウェハーの識別情報であるウェハーＩＤと、メカニカル制御部１０４からの第１の半導体チップの半導体ウェハー上での位置情報とを取得する。
そして、これら取得した情報に基づき、第１の半導体チップの特徴部位の画像データ及びその第１のサイズデータをこれらと対応する第１の半導体チップの半導体ウェハー上での位置情報、各第１の半導体チップにおける各特徴部位の座標情報及びウェハーＩＤと対応付けて、データ処理部１０６に出力する機能を有している。
【００６９】
なお、ロットナンバー及びウェハーＩＤは、例えば、半導体ウェハー上にマーキングされたロットナンバーを含むウェハーＩＤを、不図示の読取装置にて読み取ることで取得する。以降の説明において、ウェハーＩＤは、ロットナンバーを含むものとする。また、ウェハーＩＤ及びロットナンバーのデータを利用者が入力することで取得する構成とするなど他の構成としてもよい。
【００７０】
以下、第１の半導体チップにおける特徴部位の画像データを、第１の外観画像データと称し、第１の外観画像データの第１の半導体チップ内における座標情報を、第１の座標情報と称す。そして、第１の外観画像データ、第１のサイズデータ及び第１の座標情報の組を、第１の外観情報と称す。また、第１の外観情報、該情報に対応する第１の半導体チップの半導体ウェハー上での位置情報及び該半導体ウェハーのウェハーＩＤを含む情報の組をチップ位置特定用情報と称す。
【００７１】
更に、画像処理部１０５は、検査対象物がデキャップ後の第２の半導体チップの場合に、第２の半導体チップの特徴部位の画像データ及びその第２のサイズデータを、これらと対応する第２の半導体チップにおける各特徴部位の座標情報と第２の半導体チップの識別情報と対応付けて、データ処理部１０６に出力する機能を有している。
ここで、第２の半導体チップの識別情報は、例えば、第２の半導体チップにマーキングされたシリアル番号等を不図示の読取装置にて読み取ることで取得してもよいし、シール等によって、第２の半導体チップに新たに識別情報を付与して、その識別情報を読み取る又は入力することで取得してもよい。
【００７２】
以下、第２の半導体チップにおける特徴部位の画像データを、第２の外観画像データと称し、第２の外観画像データの第２の半導体チップ内における座標情報を、第２の座標情報と称す。そして、第２の外観画像データ、第２のサイズデータ、第２の座標情報及び識別情報の組を、第２の外観情報と称す。
なお、特徴部位は、各第１の半導体チップに１つとは限らず、外観検査における検出感度の設定内容等に応じて、複数の特徴部位が検出される。複数の特徴部位を測定する場合は、特徴部位毎にチップ位置特定用情報を作成してもよいし、複数の特徴部位に係る第１の外観情報をひとまとめにしたチップ位置特定用情報を作成してもよい。
【００７３】
また、同様に、特徴部位は、第２の半導体チップに１つとは限らず、複数の特徴部位を検出する場合は、特徴部位毎に第２の外観情報を作成してもよいし、複数の特徴部位に係る第２の外観画像データ、第２のサイズデータ及び座標情報をひとまとめにした第２の外観情報を作成してもよい。
【００７４】
データ処理部１０６は、画像処理部１０５から入力された各第１の半導体チップの第１の外観画像データ及び第１のサイズデータに基づき、各第１の半導体チップに致命的な欠陥があるか否かを判定する機能を有している。そして、致命的な欠陥があると判定された第１の半導体チップのデータについては、その旨が解る情報を付加し、欠陥有情報としてチップ位置特定用情報と区別してデータ記憶部１０７に記憶する。一方、致命的な欠陥が無いと判定されたデータは、チップ位置特定用情報としてデータ記憶部１０７に記憶する。従って、チップ位置特定用情報は、回路特性に致命的な影響（許容値を超えるような影響）を与えない程度の外観的な特徴部位の第１の外観情報を有するものとなる。
【００７５】
更に、データ処理部１０６は、画像処理部１０５から第２の外観情報が入力された場合は、該入力された第２の外観情報を、データ通信部１０８を介して、チップ位置特定装置２０に送信する機能を有している。
更に、データ処理部１０６は、チップ位置特定装置２０からのチップ位置特定用情報の取得要求に応じて、データ記憶部１０７に記憶された、取得要求に対応する特徴部位を有する第１の半導体チップのチップ位置特定用情報を選択する。具体的に、取得要求には、少なくとも、第２の半導体チップの特徴部位の座標情報が含まれており、同じ座標位置に特徴部位をもつ第１の半導体チップのチップ位置特定用情報を選択するようになっている。
【００７６】
そして、選択したチップ位置特定用情報を、データ通信部１０８を介して、チップ位置特定装置２０に送信する。
データ記憶部１０７は、後述する記憶装置７０のメモリ上に、チップ位置特定用情報を記憶してデータベースを構成するものである。更に、データ記憶部１０７は、データ処理部１０６からの読み出し要求に応じて、データベースに登録されたチップ位置特定用情報を読み出し、データ処理部１０６からの書き込み要求に応じて、データベースに新たなチップ位置特定用情報を登録する機能を有している。
【００７７】
データ通信部１０８は、ネットワーク２を介した、各種データの外部装置への送信処理と外部装置からの各種データの受信処理とを制御する機能を有している。具体的に、データ処理部１０６からのデータ送信依頼に応じて、ネットワーク２を介して、データを送信先の外部装置に送信する。更に、ネットワーク２を介して外部装置から受信したデータをデータ処理部１０６等の対応する各構成部に出力（又はＲＡＭ（Random Access Memory）等のメモリに記憶）する機能を有している。
【００７８】
ここで、外観検査装置１０は、上記各構成部の機能をソフトウェア上で実現するための専用のプログラム、及び各機能を実現するためのハードウェアを制御するための専用のプログラムを実行するためのコンピューターシステムを備えている。そのハードウェア構成は、図５に示すように、演算処理を担う中央演算処理装置であるＣＰＵ（Central Processing Unit）６０と、主記憶装置（Main Storage）を構成するＲＡＭ６２と、読み出し専用の記憶装置であるＲＯＭ（Read Only Memory）６４とを含み、これらの間をＰＣＩ（Peripheral Component Interconnect）バス等からなる各種内外バス６８で接続すると共に、このバス６８に入出力インターフェース（Ｉ／Ｆ）６６を介して、ＨＤＤ（Hard Disk Drive）などの記憶装置（Secondary Storage）７０や、ＬＣＤモニター等の表示装置７２、マウス、キーボード、タブレットなどの入力装置７４などを接続した構成となっている。
【００７９】
そして、電源を投入すると、ＲＯＭ６４などに記憶されたＢＩＯＳなどのシステムプログラムが、ＲＯＭ６４に、予め記憶された各種専用のコンピュータープログラムを、あるいは、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）などの記録媒体を介して、またはインターネットなどの通信ネットワークＬを介して、記憶装置７０にインストールされた各種専用のコンピュータープログラムを、同じくＲＡＭ６２にロードし、そのＲＡＭ６２にロードされたプログラムに記述された命令に従ってＣＰＵ６０が各種リソースを駆使して上記各機能を実現するための各種制御及び演算処理を行うことで前述したような各部の機能を実現できるようになっている。
【００８０】
（チップ位置特定装置の構成）
次に、図６〜図７に基づき、チップ位置特定装置２０の構成について説明する。
ここで、図６は、チップ位置特定装置２０の機能構成の一例を示すブロック図である。また、図７は、チップ位置特定装置２０のコンピューターシステムの一例を示すブロック図である。
チップ位置特定装置２０は、図６に示すように、データ通信部２００と、外観情報取得部２０１と、位置特定用情報取得部２０２と、照合部２０３と、判定部２０４と、位置特定部２０５と、関連データ取得部２０６と、データ記憶部２０７とを含んで構成される。
【００８１】
データ通信部２００は、ネットワーク２を介した、各種データの外部装置への送信処理と外部装置からの各種データの受信処理とを制御する機能を有している。具体的に、各機能構成部からのデータ送信依頼に応じて、ネットワーク２を介して、データを送信先の外部装置に送信する。更に、ネットワーク２を介して外部装置から受信したデータを対応する各構成部に出力（又はＲＡＭ等のメモリに記憶）する機能を有している。
【００８２】
外観情報取得部２０１は、外観検査装置１０から送信された第２の外観情報をデータ通信部２００を介して取得し、取得した第２の外観情報を位置特定用情報取得部２０２に出力する機能を有している。
位置特定用情報取得部２０２は、外観情報取得部２０１からの第２の外観情報の入力に応じて、該第２の外観情報を解析し、該第２の外観情報に含まれる第２の座標情報に対応する第１の外観情報を含むチップ位置特定用情報を取得するための取得要求をデータ通信部２００を介して外観検査装置１０に送信する機能を有している。
【００８３】
更に、位置特定用情報取得部２０２は、外観検査装置１０から送信されたチップ位置特定用情報をデータ通信部２００を介して取得し、取得したチップ位置特定用情報と、第２の外観情報とを照合部２０３に出力する機能を有している。
照合部２０３は、位置特定用情報取得部２０２から入力されたチップ位置特定用情報に含まれる第１の外観画像データと、第２の外観情報に含まれる第１の外観画像データと同じ座標位置の第２の外観画像データとをそれぞれ照合する機能を有している。更に、チップ位置特定用情報に含まれる第１のサイズデータと、第２の外観情報に含まれる第１のサイズデータの特徴部位と同じ座標位置の第２のサイズデータとをそれぞれ照合する機能を有している。
【００８４】
具体的に、第１の外観画像データと第２の外観画像データとの照合処理は、例えば、Ｃａｎｎｙ法、Ｓｏｂｅｌフィルター等の公知のエッジ抽出アルゴリズムを用いて、各画像データから各画素データのエッジ量を抽出し、該抽出したエッジ量に基づく比較処理によって照合を行う。この比較処理においては、例えば、第１の外観画像データと第２の外観画像データとにおける同じ画素位置の各画素データのエッジ量の差分の絶対値を算出し、該算出値の全画素の総和を算出し、該総和と予め設定した閾値とを比較する。
【００８５】
また、第１のサイズデータと第２のサイズデータとの照合は、各サイズデータを直接比較することによって照合を行う。
なお、エッジ量に基づく照合処理を実施する場合は、エッジ量の比較において、エッジ情報には特徴部位のサイズの要素も含まれるのでサイズデータの照合を省略してもよい。
本実施形態では、エッジ量に基づく照合処理を行う場合に、サイズデータの比較処理を省略することとする。
【００８６】
また、本実施形態において、外観情報の照合処理は、第２の外観画像データの座標情報と対応する（望ましくは一致する）座標情報の第１の外観画像データを有するチップ位置特定用情報について全て実施する。なお、比較対象となる第２の半導体チップに対応する全ての半導体ウェハーについて実施することが望ましい。
判定部２０４は、照合部２０３の照合結果に基づき、第２の外観情報と一致する第１の外観情報があるか否かを判定し、一致するものがある場合は、そのチップ位置特定用情報を、位置特定部２０５に出力する。
【００８７】
また、一致するものが複数ある場合は、第２の外観情報と最も一致している第１の外観情報を有するチップ位置特定用情報を、位置特定部２０５に出力する。例えば、上記エッジ量の全画素の差分値の総和を閾値と比較することで照合を行う場合は、閾値との差が最も小さいものを最も一致していると判定する。
一方、一致すると判定できるものがひとつも無い場合は、その旨を示す情報を、位置特定部２０５に出力する。
【００８８】
位置特定部２０５は、判定部２０４からチップ位置特定用情報を取得した場合は、該チップ位置特定用情報に含まれる第１の半導体チップの半導体ウェハー上での位置情報を、第２の外観情報に対応する第２の半導体チップの個片化前の位置情報として特定する。
このようにして特定された位置情報は、第２の半導体チップの識別情報と対応付けられて、関連データ取得部２０６に出力される。なお、この位置情報には、第２の半導体チップの個片化前の半導体ウェハー上での位置情報と、その半導体ウェハーのウェハーＩＤ（ロットナンバー含む）とが含まれる。
【００８９】
関連データ取得部２０６は、位置特定部２０５から取得した位置情報に基づき、工程内加工パラメータ測定装置３から、データ通信部２００を介して、位置情報に含まれるウェハーＩＤに対応する、各加工工程における加工寸法や膜厚等の加工パラメータを取得する機能を有している。更に、電気特性測定装置４から、位置情報に含まれるウェハーＩＤ又は個片化前の位置情報に対応する、半導体ウェハーの加工後のＴＥＧによる電気特性の測定結果（以下、第１の電気特性データと称す）を取得したり、半導体ウェハーの加工後の各第１の半導体チップの電気特性の測定結果（以下、第２の電気特性データと称す）を取得したりする機能を有している。
【００９０】
関連データ取得部２０６は、これら取得した加工パラメータや第１及び第２の電気特性データを、関連データとして、該関連データと、特定された位置情報と、第２の半導体チップの識別情報とを対応付けて、データ記憶部２０７に記憶する。
データ記憶部２０７は、後述する記憶装置１７０のメモリ上に、関連データと半導体ウェハー上での位置を特定された第２の半導体チップの半導体ウェハー上での位置情報と、ウェハーＩＤと、第２の半導体チップの識別情報とを関連付けて記憶してなるデータベースを構成するものである。
【００９１】
このようにして位置の特定された第２の半導体チップの関連データは、加工ラインで発生した不具合の原因や、製品として出荷後に発生した不具合の原因を究明するためなどに適宜利用される。
ここで、チップ位置特定装置２０は、上記各構成部の機能をソフトウェア上で実現するためのプログラム、または各機能を実現するためのハードウェアを制御するためのプログラムを実行するためのコンピューターシステムを備えている。そのハードウェア構成は、図７に示すように、演算処理を担う中央演算処理装置であるＣＰＵ１６０と、主記憶装置を構成するＲＡＭ１６２と、読み出し専用の記憶装置であるＲＯＭ１６４とを含み、これらの間をＰＣＩバス等からなる各種内外バス１６８で接続すると共に、このバス１６８に入出力インターフェース１６６を介して、ＨＤＤなどの記憶装置１７０や、ＬＣＤモニター等の表示装置１７２、マウス、キーボード、タブレットなどの入力装置１７４などを接続した構成となっている。
【００９２】
そして、電源を投入すると、ＲＯＭ１６４などに記憶されたＢＩＯＳなどのシステムプログラムが、ＲＯＭ１６４に、予め記憶された各種専用のコンピュータープログラムを、あるいは、ＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ、フレキシブルディスクなどの記録媒体を介して、またはインターネットなどの通信ネットワークＬを介して、記憶装置１７０にインストールされた各種専用のコンピュータープログラムを、同じくＲＡＭ１６２にロードし、そのＲＡＭ１６２にロードされたプログラムに記述された命令に従ってＣＰＵ１６０が各種リソースを駆使して上記各機能を実現するための各種制御及び演算処理を行うことで前述したような各部の機能を実現できるようになっている。
【００９３】
（外観検査処理）
次に、図８に基づき、外観検査装置１０における外観検査処理の処理手順について説明する。
ここで、図８は、外観検査装置１０における外観検査処理の処理手順の一例を示すフローチャートである。
ＣＰＵ６０によって、専用のコンピュータープログラムが実行されると、外観検査処理が開始され、図８に示すように、まず、ステップＳ１００に移行する。
ステップＳ１００では、ＣＰＵ６０において、外観検査の検査対象物が加工後の半導体ウェハーか否かを判定し、加工後の半導体ウェハーであると判定した場合(Yes)は、ステップＳ１０２に移行し、そうでない場合(No)は、ステップＳ１２６に移行する。
【００９４】
ステップＳ１０２に移行した場合は、ＣＰＵ６０において、外観検査を開始したか否を判定し、開始したと判定した場合(Yes)は、加工後の半導体ウェハーの外観検査レシピに応じた指令をメカニカル制御部１０４に出力して、ステップＳ１０４に移行する。一方、開始していないと判定した場合(No)は、開始されるまで判定処理を繰り返す。
【００９５】
ステップＳ１０４に移行した場合は、メカニカル制御部１０４において、ＣＰＵ６０からの指令に応じた制御信号を各種アクチュエータに出力して、Ｘ−Ｙステージ１００の試料台上に載置された半導体ウェハーの各第１の半導体チップに順次光線を照射する（ステージを移動して光線により各第１の半導体チップのパターン面を走査する）。そして、照射光に対するパターン面からの反射光を、撮像部１０３において光電変換すると共に、該光電変換により得られるアナログの画素信号をデジタル信号に変換してデジタルの画像データを画像処理部１０５に出力する。更に、画像処理部１０５において、入力されたデジタル画像データに基づき、第１の半導体チップのパターン面の撮像画像データを生成して、ステップＳ１０６に移行する。生成した撮像画像データは、ＲＡＭ６２等のメモリに記憶する。
【００９６】
ステップＳ１０６では、画像処理部１０５において、未処理の第１の半導体チップのパターン面の画像（外観画像）をメモリから取得して、ステップＳ１０８に移行する。
ステップＳ１０８では、画像処理部１０５において、ステップＳ１０６で取得した外観画像データを解析して、ステップＳ１１０に移行する。
ここで、解析は、上記したように、参照画像との比較処理等によって行う。
【００９７】
ステップＳ１１０では、画像処理部１０５において、ステップＳ１０８の解析結果に基づき、外観上の特徴部位を特定して、ステップＳ１１２に移行する。
ステップＳ１１２では、画像処理部１０５において、特徴部位の画像データである第１の外観画像データと、特徴部位の第１のサイズデータとを生成する。そして、生成した第１の外観画像データ及び第１のサイズデータと、該特徴部位の第１の半導体チップにおける第１の座標情報とを対応付けて、第１の外観情報を生成して、ステップＳ１１４に移行する。
【００９８】
ステップＳ１１４では、画像処理部１０５において、ステップＳ１１２で生成した第１の外観情報と、メカニカル制御部１０４から取得した第１の半導体チップの位置情報と、読取装置で読み取ったウェハーＩＤとを対応付けて、チップ位置特定用情報を生成する。そして、生成したチップ位置特定用情報を、データ処理部１０６に出力して、ステップＳ１１６に移行する。
【００９９】
ステップＳ１１６では、データ処理部１０６において、画像処理部１０５から取得したチップ位置特定用情報に基づき、致命的な欠陥の有無を確認して、ステップＳ１１８に移行する。具体的に、チップ位置特定用情報に含まれる特徴部位の第１の外観画像データ及び第１のサイズデータと、参照画像及び予め設定された閾値とを比較することで致命的な欠陥の有無を確認する。
【０１００】
ステップＳ１１８では、データ処理部１０６において、ステップＳ１１６の比較結果に基づき、致命的な欠陥があるか否かを判定し、致命的な欠陥があると判定した場合(Yes)は、ステップＳ１２０に移行する。一方、致命的な欠陥が無いと判定した場合(No)は、ステップＳ１２４に移行する。
例えば、参照画像と比較した比較結果が、特徴部位の画像形状が合致した結果である場合や、第１のサイズデータが設定した閾値以上である比較結果である場合などに致命的な欠陥があると判定する。
【０１０１】
ステップＳ１２０に移行した場合は、データ処理部１０６において、致命的な欠陥があると判定された第１の半導体チップのチップ位置特定用情報を、致命的欠陥があることを示す情報と対応付けて欠陥情報として、データ記憶部１０７に記憶して、ステップＳ１２２に移行する。
ステップＳ１２２では、画像処理部１０５において、撮像画像データのなかに未処理の外観画像データがあるか否かを判定し、あると判定した場合(Yes)は、ステップＳ１０６に移行し、そうでないと判定した場合(No)は、一連の処理を終了する。
【０１０２】
一方、ステップＳ１１８において、致命的な欠陥が無いと判定されステップＳ１２４に移行した場合は、データ処理部１０６において、致命的な欠陥が無いと判定されたチップ位置特定用情報を、データ記憶部１０７に記憶して、ステップＳ１２２に移行する。
また、ステップＳ１００において、検査対象物が、加工後の半導体ウェハーでは無いと判定されステップＳ１２６に移行した場合は、ＣＰＵ６０において、検査対象物がデキャップ後の第２の半導体チップであるか否かを判定し、第２の半導体チップであると判定した場合(Yes)は、ステップＳ１２８に移行する。一方、検査対象物がデキャップ後の第２の半導体チップではないと判定した場合(No)は、ステップＳ１４２に移行する。
【０１０３】
ステップＳ１２８に移行した場合は、ＣＰＵ６０において、外観検査が開始されたか否かを判定し、開始されたと判定した場合(Yes)は、デキャップ後の第２の半導体チップの外観測定レシピに応じた指令をメカニカル制御部１０４に出力して、ステップＳ１３０に移行する。一方、開始していないと判定した場合(No)は、開始されるまで判定処理を繰り返す。
【０１０４】
ステップＳ１３０に移行した場合は、メカニカル制御部１０４において、ＣＰＵ６０からの指令に応じた制御信号を各種アクチュエータに出力して、Ｘ−Ｙステージ１００の試料台の上に載置された第２の半導体チップのパターン面をレーザー光により走査する。そして、照射光に対するパターン面からの反射光を、撮像部１０３において光電変換すると共に、該光電変換により得られるアナログの画素信号をデジタル信号に変換してデジタルの画像データを画像処理部１０５に出力する。更に、画像処理部１０５において、入力されたデジタル画像データに基づき、第２の半導体チップのパターン面の撮像画像データを生成して、ステップＳ１３２に移行する。
【０１０５】
ステップＳ１３２では、画像処理部１０５において、第２の半導体チップの外観の撮像画像データを解析して、ステップＳ１３４に移行する。ここで、解析は、上記したように、参照画像との比較処理等によって行う。
ステップＳ１３４では、画像処理部１０５において、ステップＳ１３２の解析結果に基づき、外観上の特徴部位を特定して、ステップＳ１３６に移行する。
【０１０６】
ステップＳ１３６では、画像処理部１０５において、特徴部位の画像データである第２の外観画像データと、特徴部位の第２のサイズデータとを生成する。そして、生成した第２の外観画像データ及び第２のサイズデータと、該特徴部位の第２の半導体チップにおける第２の座標情報と第２の半導体チップの識別情報とを対応付けて、第２の外観情報を生成し、該第２の外観情報をデータ処理部１０６に出力して、ステップＳ１３８に移行する。
【０１０７】
ステップＳ１３８では、データ処理部１０６において、画像処理部１０５から取得した第２の外観情報を、データ通信部１０８を介して、チップ位置特定装置２０に送信して、一連の処理を終了する。
また、ステップＳ１２６において、検査対象物がデキャップ後の第２の半導体チップではなくステップＳ１４０に移行した場合は、試料台に載置された他の検査対象物に対する外観検査を実施して（詳細は省略）、処理を終了する。
【０１０８】
（チップ位置特定処理）
次に、図９に基づき、チップ位置特定装置２０におけるチップ位置特定処理の処理手順について説明する。
ここで、図９は、チップ位置特定装置２０におけるチップ位置特定処理の処理手順の一例を示すフローチャートである。なお、図９は、第１及び第２の外観画像データのエッジ量に基づく照合処理を行う場合の処理手順の一例となる。
ＣＰＵ１６０によって、専用のコンピュータープログラムが実行されると、チップ位置特定処理が開始され、図９に示すように、まず、ステップＳ２００に移行する。
【０１０９】
ステップＳ２００では、外観情報取得部２０１において、データ通信部２００を介して、外観検査装置１０からの第２の外観情報を受信したか否かを判定する。そして、受信したと判定した場合(Yes)は、受信した第２の外観情報を位置特定用情報取得部２０２に出力して、ステップＳ２０２に移行し、受信していないと判定した場合(No)は、受信するまで判定処理を繰り返す。
【０１１０】
ステップＳ２０２に移行した場合は、位置特定用情報取得部２０２において、第２の外観情報から各特徴部位の第２の座標情報を抽出して、ステップＳ２０４に移行する。
ステップＳ２０４では、位置特定用情報取得部２０２において、ステップＳ２０２で抽出した座標情報を含むチップ位置特定用情報の取得要求を生成して、ステップＳ２０６に移行する。
【０１１１】
ステップＳ２０６では、位置特定用情報取得部２０２において、データ通信部２００を介して、ステップＳ２０４で生成した取得要求を、外観検査装置１０に送信して、ステップＳ２０８に移行する。
ステップＳ２０８では、位置特定用情報取得部２０２において、データ通信部２００を介して、外観検査装置１０からの取得要求に応じたチップ位置特定用情報を受信したか否かを判定する。そして、チップ位置特定用情報を受信したと判定した場合(Yes)は、受信したチップ位置特定用情報及びこれと対応する第２の外観情報を照合部２０３に出力して、ステップＳ２１０に移行し、そうでないと判定した場合(No)は、受信するまで判定処理を繰り返す。
【０１１２】
ステップＳ２１０に移行した場合は、照合部２０３において、位置特定用情報取得部２０２から取得したチップ位置特定用情報のうち、未処理のチップ位置特定用情報を選択して、ステップＳ２１２に移行する。
ステップＳ２１２では、照合部２０３において、第２の外観情報から未処理の第２の外観画像データを選択して、ステップＳ２１４に移行する。
【０１１３】
ステップＳ２１４では、照合部２０３において、所定のエッジ抽出アルゴリズムを用いて、ステップＳ２１２で選択した第２の外観画像データの各画素データからエッジ量（以下、第２のエッジ量と称す）を抽出して、ステップＳ２１６に移行する。
ステップＳ２１６では、照合部２０３において、ステップＳ２１０で選択したチップ位置特定用情報から、ステップＳ２１２で選択した第２の外観画像データの第２の座標位置に対応する第１の座標位置の第１の外観画像データを選択して、ステップＳ２１８に移行する。
【０１１４】
ステップＳ２１８では、照合部２０３において、所定のエッジ抽出アルゴリズムを用いて（第２のエッジ量の抽出時と同じアルゴリズム）、ステップＳ２１６で選択した第１の外観画像データの各画素データからエッジ量（以下、第１のエッジ量と称す）を抽出して、ステップＳ２２０に移行する。
ステップＳ２２０では、照合部２０３において、ステップＳ２１８で抽出した第１のエッジ量と、ステップＳ２１４で抽出した第２のエッジ量とに基づき、ステップＳ２１６で選択した第１の外観画像データと、ステップＳ２１２で選択した第２の外観画像データとを照合して、ステップＳ２２２に移行する。
【０１１５】
具体的に、各画素の第１のエッジ量と該各画素の画素位置と対応する画素位置の第２のエッジ量との差分を算出し、該算出した差分の絶対値の総和を算出する。そして、該総和を、予め設定した閾値と比較し、該比較結果を照合結果とする。
ステップＳ２２２では、照合部２０３において、ステップＳ２２０の照合結果をＲＡＭ１６２等のメモリに記憶して、ステップＳ２２４に移行する。本実施形態において、閾値以下の照合結果については上記絶対値の総和の情報も記憶する。
【０１１６】
ステップＳ２２４では、照合部２０３において、全ての第２の外観画像データについて照合処理が完了したか否かを判定し、完了したと判定した場合(Yes)は、ステップＳ２２６に移行し、そうでない場合(No)は、ステップＳ２１２に移行する。
ステップＳ２２６に移行した場合は、照合部２０３において、全てのチップ位置特定用情報に対して照合処理を実施したか否かを判定し、実施したと判定した場合(Yes)は、その旨を判定部２０４に通知して、ステップＳ２２８に移行し、そうでない場合(No)は、ステップＳ２００に移行する。
【０１１７】
ステップＳ２２８に移行した場合は、判定部２０４において、メモリに記憶された照合結果の情報に基づき、第１の外観画像データと第２の外観画像データとが全て一致しているチップ位置特定用情報があるか否かを判定して、ステップＳ２３０に移行する。
具体的に、一致するものがある場合は、該当するチップ位置特定用情報を位置特定部２０５に出力し、一致するものが無い場合は、一致するものが無い旨を示す情報を位置特定部２０５に出力して、ステップＳ２３０に移行する。
【０１１８】
ここで、複数のチップ位置特定用情報に対して一致する判定結果がある場合は、一致度の最も高いものを採用する。
本実施形態では、各エッジ量の差分の絶対値の総和と閾値との差分を算出する。この差分の計算は、特徴部位の外観画像データが複数ある場合は、各外観画像データについての差分の絶対値の総和を算出する。そして、算出した差分又は総和が最小となるチップ位置特定用情報を、最も一致度が高いと判断して、このチップ位置特定用情報を、位置特定部２０５に出力する。
【０１１９】
ステップＳ２３０では、位置特定部２０５において、ステップＳ２２８の判定結果に基づき、一致するものがあると判定した場合(Yes)は、一致すると判定されたチップ位置特定用情報と第２の外観情報とを位置特定部２０５に出力して、ステップＳ２３２に移行する。
一方、一致するものが無いと判定した場合(No)は、一致するものが無い旨を示す情報を、表示装置１７２に表示して、ステップＳ２００に移行する。
【０１２０】
ステップＳ２３２に移行した場合は、位置特定部２０５において、判定部２０４から取得したチップ位置特定用情報に含まれる半導体ウェハー上での第１の半導体チップの位置情報の示す位置を、ステップＳ２００で受信した第２の外観情報に対応する第２の半導体チップの個片化前の半導体ウェハー上での位置として特定する。加えて、位置特定部２０５は、第２の半導体チップに対応するロットナンバー及びウェハーＩＤも特定する。そして、特定した情報（半導体ウェハー上で位置情報、ウェハーＩＤ（ロットナンバー含む））と、これに対応する第２の半導体チップの識別情報と、第２の外観情報とを、関連データ取得部２０６に出力して、ステップＳ２３４に移行する。
【０１２１】
ステップＳ２３４では、関連データ取得部２０６において、位置特定部２０５から取得した第２の半導体チップの各種情報に基づき、該情報（例えばウェハーＩＤなど）に対応する関連データの取得要求を生成して、ステップＳ２３６に移行する。
ステップＳ２３６では、関連データ取得部２０６において、ステップＳ２３４で生成した取得要求を、データ通信部２００を介して、工程内加工パラメータ測定装置３、電気特性測定装置４にそれぞれ送信して、ステップＳ２３８に移行する。
【０１２２】
ステップＳ２３８では、関連データ取得部２０６において、関連データを受信したか否かを判定し、受信したと判定した場合(Yes)は、ステップＳ２４０に移行し、そうでない場合(No)は、受信するまで判定処理を繰り返す。
ステップＳ２４０に移行した場合は、関連データ取得部２０６において、受信した関連データと、特定した第２の半導体チップの個片化前の位置情報と、ウェハーＩＤと、第２の外観情報と、第２の半導体チップの識別情報とを対応付けて、データ記憶部２０７に記憶して、ステップＳ２００に移行する。
【０１２３】
（動作）
次に、図１０〜図１１に基づき、半導体ウェハーの加工工程から、チップ位置特定システム１において第２の半導体チップの位置を特定する処理までの流れに沿って、チップ位置特定システム１の具体的な動作について説明する。
ここで、図１０は、半導体ウェハーの加工工程から、チップ位置特定システム１において第２の半導体チップの位置を特定するまでの処理手順の一例を示すフローチャートである。また、図１１（ａ）は、特徴部位の撮像画像データ（外観画像データ）の一例を示す図であり、（ｂ）は、（ａ）の画像からエッジ量を抽出してなるエッジ画像の一例を示す図である。なお、図１１中の座標（ｘ，ｙ）は、図４に示す座標空間における座標である。
【０１２４】
以下、図１０に示すフローチャートに沿って、チップ位置特定システム１の動作を説明する。
まず、各種加工装置によって、膜形成、リソグラフィー、エッチング等の各加工を行って半導体ウェハー上に第１の半導体チップを形成するウェハー加工工程（前工程）が実行される（ステップＳ３００）。この前工程においては、工程内加工パラメータ測定装置３において、各加工工程において加工後の半導体ウェハーに形成されたＴＥＧ等を利用して、加工寸法、膜厚等の加工パラメータが測定される（ステップＳ３０２）。この測定データは、ウェハーＩＤと対応付けられて、工程内加工パラメータ測定装置３の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、工程内加工パラメータ測定装置３の記憶装置に記憶されることとする。
【０１２５】
更に、電気特性測定装置４において、ＴＥＧを測定点とした半導体ウェハーの電気特性の測定が行われる（ステップＳ３０４）。この測定データは、ウェハーＩＤと対応付けられて、電気特性測定装置４の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、電気特性測定装置４の記憶装置に記憶されることとする。
そして、半導体ウェハーの加工が完了して、半導体ウェハー上に複数の第１の半導体チップが区画形成されると（ステップＳ３０６）、次に、外観検査装置１０による加工完了後の半導体ウェハー上に形成された各第１の半導体チップの外観検査が実行される（ステップＳ３０８）。
【０１２６】
外観検査装置１０においては、Ｘ−Ｙステージ１００の資料台に、加工完了後の半導体ウェハーが載置されたことをセンサ（不図示）や操作指示等によって検出すると（ステップＳ１００の「Yes」）、次いで、利用者による検査開始の指示や、センサによるウェハー検出に応じたバッチプログラムの実行等に応じて、外観検査が開始される（ステップＳ１０２の「Yes」）。
【０１２７】
外観検査が開始されると、メカニカル制御部１０４からの制御信号によって、各アクチュエータが駆動制御され、また、ＣＰＵ６０によって、撮像部１０３等の各構成部が制御される。これにより、光学系１０２を介した光源１０１からのレーザ光による走査によって、半導体ウェハー上に形成された各第１の半導体チップの外観画像が順次撮像される（ステップＳ１０４）。具体的に、撮像によって得られる外観画像の各アナログの画素信号は、Ａ／Ｄ変換器においてＡ／Ｄ変換されてデジタルの画像データとして、画像処理部１０５に入力される。画像処理部１０５では、入力された画像データに基づき第１の半導体チップのパターン面の外観画像の撮像画像データ（外観画像データ）を生成し、生成した外観画像データを、データ処理部１０６に出力する。
【０１２８】
データ処理部１０６は、画像処理部１０５から順次入力される第１の半導体チップの外観画像データを、ＲＡＭ６２等のメモリに記憶すると共に、未処理の外観画像データをメモリから取得する（ステップＳ１０６）。そして、取得した外観画像データを参照画像と比較するなどして解析して（ステップＳ１０８）、外観上の特徴部位を特定する（ステップＳ１１０）。更に、特定した特徴部位の画像データである第１の外観画像データ、及び特徴部位のサイズデータである第１のサイズデータを生成して、これらを、第１の半導体チップにおける座標情報（ｘ，ｙ）と対応付けてなる第１の外観情報を生成する（ステップＳ１１２）。
【０１２９】
なお、特徴部位は、各第１の半導体チップにおいて共通のパターン部分に出現することが多いので、特徴部位の位置を特定後は、多数のチップにおいて共通となっている部位の第１の外観画像データを優先して生成してもよい。
ここでは、特徴部位が顕著に現れるアルミ配線パターン部分の外観画像データを例に挙げて説明する。
【０１３０】
図１１（ａ）に示す外観画像データの例では、図中上部の２本の細いアルミ配線パターン上に複数のヒロックが現れている。このヒロックの出現位置（出現パターン）は、各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
また、図１１（ａ）中の一番下の太いアルミ配線パターンのエッジ部分（縁の部分）には、その一部が略半円状にえぐられてなるボイドが現れている。このボイドの出現位置も、各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
【０１３１】
また、図１１（ａ）中の太いアルミ配線パターン上には、加工工程中に混入した異物が乗っかっており、異物の上から保護膜が形成されたことによって周囲が変色（点線部分）している。この異物の出現位置も各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
また、図１１（ａ）中の太いアルミ配線パターン上には、アルミグレインによる複数の変色部位が現れている。この変色部位の形状及び出現位置（出現パターン）は、各第１の半導体チップにおいて異なるため（一致することは極めて希であるため）、各第１の半導体チップにおいて固有な情報となり得る。
【０１３２】
なお、図１１（ａ）中の４隅の座標（ｘ0，ｙ0）〜（ｘ1，ｙ1）は、特徴部位の座標情報となる。
データ処理部１０６は、第１の外観情報を生成すると、更に、メカニカル制御部１０４からの位置情報と、読取装置からのウェハーＩＤとに基づき、第１の半導体チップの半導体ウェハー上での位置情報と、ウェハーＩＤと、第１の外観情報とを含んでなるチップ位置特定用情報を生成する（ステップＳ１１４）。
【０１３３】
引き続き、データ処理部１０６は、チップ位置特定用情報に含まれる第１の外観情報に対して、許容値（閾値）との判定を行うなどして致命的欠陥の有無を確認し（ステップＳ１１６）、致命的欠陥が無いチップ位置特定用情報を（ステップＳ１１８「No」）、データ記憶部１０７に記憶する（ステップＳ１２４）。一方、致命的欠陥があったものは（ステップＳ１１８「Yes」）、その旨を示す情報を付加して欠陥情報として、データ記憶部１０７に記憶する（ステップＳ１２０）。
【０１３４】
このようにして、各ロットにおける各半導体ウェハーについて、チップ位置特定用情報を生成し、該チップ位置特定用情報に基づき外観検査を行う。なお、致命的欠陥があると判定された第１の半導体チップについては、ダイシング後に廃棄する。
そのため、外観検査の情報（特に欠陥情報）は、以降の加工工程（後加工）を行う各加工装置やこれら加工装置を管理する管理装置等にネットワーク２を介して送信される。
【０１３５】
外観検査が完了すると（ステップＳ１２２の「No」）、次に、電気特性測定装置４によって、半導体ウェハー上に形成された各第１の半導体チップの製品検査を行う（ステップＳ３１０）。製品検査では、まず、各第１の半導体チップに形成されている複数の電極パターンを測定点として、電気特性測定装置４のプローブにより電気特性を測定する。この測定データは、ウェハーＩＤ、各第１の半導体チップのウェハー上での位置情報と対応付けられて、電気特性測定装置４の記憶装置、又は外部のデータベース等に記憶される。本実施形態では、電気特性測定装置４の記憶装置に記憶されることとする。
【０１３６】
更に、製品検査において、電気特性の測定結果に基づき、各第１の半導体チップの製品としての合否判定を行う。この判定結果のデータは、各電気特性の測定データに対応付けられて記憶される。これにより、各半導体ウェハーにおける、不良チップのウェハー上での位置情報及び電気特性のウェハー上での分布情報を得ることができる。
製品検査が完了すると、引き続き、アセンブリ工程を行って、第１の半導体チップを個片化かつ製品チップ化する（ステップＳ３１２）。
【０１３７】
具体的に、アセンブリ工程として、ダイシングによって各半導体ウェハーから各第１の半導体チップを切り分けて個片化するダイシング工程、ダイシング後のチップから良品チップを選別するダイボンディング工程、選別した良品チップに対して配線を行うワイヤボンディング工程を行う。更に、配線後のチップをモールド封止（パッケージング）するモールディング工程、モールド封止後のチップのリード線加工等を行うリード加工工程、リード加工後のチップに製品名や会社名、シリアル番号等をマーキングするマーキング工程を行う。
【０１３８】
このようにして、第１の半導体チップが製品チップ化されると、引き続き、この個片化された第１の半導体チップ（第２の半導体チップ）に対して、電気特性測定装置４などを用いた選別検査（例えば、ロット毎に幾つかを選別して検査）を行う（ステップＳ３１４）。
選別検査が完了すると、選別検査によって不良の生じなかったロットの第２の半導体チップが製品として出荷される（ステップＳ３１６）。
【０１３９】
そして、製品出荷後において、購入先で製品の不良が発生すると（ステップＳ３１８）、不良チップを回収する。回収した不良チップは、該不良チップの個片化前の半導体ウェハー上での位置を特定するために、デキャップ装置によって、デキャップされる（ステップＳ３２０）。
デキャップされた不良チップ（第２の半導体チップ）は、外観検査装置１０のＸ−Ｙステージ１００の資料台に載置され、デキャップ後の第２の半導体チップの外観上の特徴情報を測定する（ステップＳ３２２）。
【０１４０】
外観検査装置１０においては、Ｘ−Ｙステージ１００の資料台に、第２の半導体チップが載置されたことを検出すると（ステップＳ１２６の「Yes」）、利用者による検査開始の指示や、センサ（不図示）による第２の半導体チップの検出に応じたバッチプログラムの実行等に応じて、外観検査が開始される（ステップＳ１２８の「Yes」）。
【０１４１】
外観検査が開始されると、メカニカル制御部１０４からの制御信号によって、各アクチュエータが駆動制御され、また、ＣＰＵ６０によって、撮像部１０３等の各構成部が制御される。これにより、光学系１０２を介した光源１０１からのレーザ光による走査によって、第２の半導体チップの外観画像が撮像される（ステップＳ１３０）。画像処理部１０５では、撮像部１０３から入力された画像データに基づき第２の半導体チップのパターン面の外観画像の撮像画像データ（外観画像データ）を生成し、生成した外観画像データを、データ処理部１０６に出力する。
【０１４２】
データ処理部１０６は、第２の半導体チップの外観画像データを参照画像と比較するなどして解析して（ステップＳ１３２）、外観上の特徴部位を特定する（ステップＳ１３４）。更に、特定した特徴部位の画像データである第２の外観画像データ、及び特徴部位のサイズデータである第２のサイズデータを生成して、これらを、第２の半導体チップにおける座標情報（ｘ，ｙ）と対応付けてなる第２の外観情報を生成する（ステップＳ１３６）。データ処理部１０６は、生成した第２の外観情報を、データ通信部１０８を介して、チップ位置特定装置２０の送信する（ステップＳ１３８）。
【０１４３】
特徴情報の測定が完了すると、チップ位置特定装置２０において、チップ位置特定処理が行われる（ステップＳ３２４）。
チップ位置特定装置２０においては、外観情報取得部２０１において、外観検査装置１０からの第２の外観情報を受信すると（ステップＳ２００の「Yes」）、まず、位置特定用情報取得部２０２において、第２の外観情報から、各第２の外観画像データの座標情報を抽出する（ステップＳ２０２）。次に、位置特定用情報取得部２０２において、抽出した座標情報を含むチップ位置特定用情報の取得要求を生成し（ステップＳ２０４）、生成した取得要求を、データ通信部２００を介して、外観検査装置１０に送信する（ステップＳ２０６）。そして、位置特定用情報取得部２０２において、外観検査装置１０からの、上記送信した取得要求に応じたチップ位置特定用情報を受信すると（ステップＳ２０８の「Yes」）、受信したチップ位置特定用情報及び第２の外観情報を照合部２０３に出力する。
【０１４４】
照合部２０３は、位置特定用情報取得部２０２からのチップ位置特定用情報をＲＡＭ１６２等のメモリに記憶する。
照合部２０３は、メモリから未処理のチップ位置特定用情報を選択して読み出し（ステップＳ２１０）、次に、第２の外観情報から未処理の第２の外観画像データを選択して取得する。（ステップＳ２１２）
そして、照合部２０３は、所定のエッジ抽出アルゴリズムを用いて、取得した第２の外観画像データからエッジ量（第２のエッジ量）を抽出する（ステップＳ２１４）。
【０１４５】
ここでは、Ｃａｎｎｙ法を用いて、第２の外観画像データから各画素データのエッジ量を抽出する。
なお、Ｃａｎｎｙ法については、論文「Canny, John, "A Computational Approach to Edge Detection," IEEE Transactions on Pattern Analysis and Machine Intelligence,Vol. PAMI-8, No. 6, 1986, pp. 679-698.」を参照されたい。
Ｃａｎｎｙ法は、前提条件等がなければ、最も高精度にエッジを抽出できるアルゴリズムとして注目されており、線の接続性を保持することができる。
【０１４６】
具体的に、Ｃａｎｎｙ法のアルゴリズムを用いたエッジ量の抽出によって、例えば、図１１（ａ）に示す外観画像から、図１１（ｂ）に示すようなエッジ画像を得ることができる。なお、図１１（ｂ）中の白抜きの部分がエッジ部分となる。図１１（ａ）と比較すると、ヒロック、ボイド、異物の輪郭部及び変色部位の輪郭部の太線部分がエッジとして図１１（ｂ）に現れているのが解る。
【０１４７】
引き続き、チップ位置特定用情報から、第２の外観画像データの座標情報に対応する座標情報の第１の外観画像データを選択して取得し（ステップＳ２１６）、取得した第１の外観画像データから、Ｃａｎｎｙ法を用いて、エッジ量（第１のエッジ量）を抽出する（ステップＳ２１８）。
具体的に、第２の外観画像データの４隅の座標（ｘ0，ｙ0）〜（ｘ1，ｙ1）と一致する座標を有する第１の外観画像データを取得してエッジ量を抽出する。
【０１４８】
引き続き、照合部２０３は、上記抽出した第１のエッジ量と第２のエッジ量とに基づき第１の外観画像データと第２の外観画像データとの照合を行う（ステップＳ２２０）。
具体的に、照合部２０３は、各画素の第１のエッジ量と該エッジ量と同じ座標位置の各画素の第２のエッジ量との差分をそれぞれ算出し、該算出した差分の絶対値の総和を算出する。そして、該総和と、予め設定された閾値とを比較して、該比較結果を照合結果としてＲＡＭ１６２等のメモリに記憶する（ステップＳ２２２）。
【０１４９】
図１１（ｂ）の例では、各画素のエッジ量が「０（黒）」と「１（白）」の２値となっている。従って、両者の画素のエッジ量が一致する場合は、差分が「１−１＝０」又は「０−０＝０」となり、一致しない場合は、差分が「１−０＝１」、「０−１＝−１」となる。
照合部２０３は、このような照合処理を、第２の外観情報に含まれる全ての第２の外観画像データに対して行うと共に（ステップＳ２２４の「Yes」）、全てのチップ位置特定用情報について行う（ステップＳ２２６の「Yes」）。
【０１５０】
照合処理が完了すると、判定部２０４は、メモリに記憶された照合結果に基づき、第２の外観情報と一致する第１の外観情報を有するチップ位置特定用情報があるか否かを判定する（ステップＳ２２８）。
具体的に、判定部２０４は、各半導体チップについて外観画像データが複数ある場合は、いずれの外観画像データについても上記総和が閾値以下となる照合結果を有するチップ位置特定用情報を一致すると判定する。一方、いずれか１つでも閾値より大きくなる照合結果を有する場合は、一致しない（不一致）と判定する。
【０１５１】
なお、判定部２０４は、一致すると判定されたチップ位置特定用情報が複数ある場合は、これらのうち最も一致度の高いものを選択して位置特定部２０５に出力する。
一致するものがあると判定されると（ステップＳ２３０の「Yes」）、引き続き、位置特定部２０５において、一致すると判定されたチップ位置特定用情報に基づき、第２の半導体チップの個片化前の半導体ウェハー上での位置を特定する（ステップＳ２３２）。
【０１５２】
具体的に、位置特定部２０５は、一致すると判定されたチップ位置特定用情報に含まれる第１の半導体チップのウェハー上での位置情報の示す位置を、第２の半導体チップの個片化前の半導体ウェハー上での位置として特定する。更に、第２の半導体チップに対応するウェハーＩＤ（ロットナンバーを含む）を特定する。
位置特定部２０５は、特定された位置情報と、ウェハーＩＤと、第２の外観情報と、第２の半導体チップの識別情報とを、関連データ取得部２０６に出力する。
【０１５３】
関連データ取得部２０６は、位置特定部２０５から取得した情報に基づき、ウェハーＩＤ及び半導体ウェハー上での位置情報に対応する関連データの取得要求を生成し（ステップＳ２３４）、該生成した取得要求をデータ通信部２００を介して、各装置へと送信する（ステップＳ２３６）。
そして、関連データ取得部２０６は、上記送信した取得要求に対応する関連データを受信すると（ステップＳ２３８の「Yes」）、該受信した関連データと、特定された位置情報と、ウェハーＩＤと、第２の外観情報と、第２の半導体チップの識別情報とを対応付けて、データ記憶部２０７に記憶する（ステップＳ２４０）。
【０１５４】
（作用，効果）
上記実施形態におけるチップ位置特定システム１であれば、外観検査装置１０において、半導体ウェハー上に区画形成された各第１の半導体チップのパターン面を撮像して、該撮像して得られる外観画像データに基づき、パターン面における外観上の特徴部位の画像データ（第１の外観画像データ）、特徴部位のサイズデータ、特徴部位の座標情報等を含む第１の外観情報を生成することができる。更に、各第１の半導体チップの半導体ウェハー上での位置情報、ウェハーＩＤ、ロットナンバーを取得して、これらの情報と、第１の外観情報とを対応付けてなるチップ位置特定用情報を生成して、該生成したチップ位置特定用情報をデータベースとして記憶保持することができる。
【０１５５】
更に、外観検査装置１０において、第１の半導体チップを個片化した第２の半導体チップについて、デキャップ後の第２の半導体チップのパターン面を撮像して、該撮像して得られる外観画像データに基づき、パターン面における外観上の特徴部位の画像データ（第２の外観画像データ）、特徴部位のサイズデータ、特徴部位の座標情報を含む第２の外観情報を生成することができる。そして、生成した第２の外観情報をチップ位置特定装置２０に送信することができる。
【０１５６】
また、チップ位置特定装置２０において、第２の外観情報における特徴部位の座標情報に基づく取得要求を外観検査装置１０に送信し、該座標位置と同じ位置の特徴部位の外観情報を有するチップ位置特定用情報を取得することができる。
更に、第２の外観情報における第２の外観画像データ又は第２のサイズデータと、該データに対応する第２の座標情報と同じ座標の、チップ位置特定用情報における第１の外観画像データ又は第１のサイズデータとを照合することができる。
【０１５７】
具体的に、第１の外観画像データと第２の外観画像データとの照合処理については、両者の各画素のエッジ量をＣａｎｎｙ法などのエッジ抽出アルゴリズムを使用して抽出する。そして、抽出した両者のエッジ量の同じ画素位置同士の差分を算出し、これら差分の絶対値の総和を算出し、該算出した総和と予め設定した閾値とを比較するなどして照合を行う。
また、第１のサイズデータと第２のサイズデータとの照合処理については、データをそのまま用いて、両者の差分を算出し、該差分の絶対値と予め設定した閾値とを比較するなどして照合を行う。
【０１５８】
更に、チップ位置特定装置２０において、上記照合結果に基づき、第２の外観情報と一致する第１の外観情報を有するチップ位置特定用情報があるか否かを判定し、一致するものが有ると判定した場合に、該一致するチップ位置特定用情報に含まれる半導体ウェハー上での位置情報の示す位置を、第２の外観情報に対応する第２の半導体チップの個片化前の半導体ウェハー上での位置として特定することができる。また、位置だけではなく、第２の半導体チップに対応するウェハーＩＤ、ロットナンバーも特定することができる。
【０１５９】
更に、上記特定されたウェハーＩＤ及びロットナンバーに基づき、各測定装置３〜４から、工程内加工パラメータ、第１の電気特性データ、第２の電気特性データ等の関連データを取得し、これら関連データと、第２の半導体チップの識別情報と、個片化前の半導体ウェハー上での位置情報と、第２の外観情報と、ウェハーＩＤ及びロットナンバーの情報とを対応付けて、データベースに記録保持することができる。
【０１６０】
以上のことから、第２の半導体チップの個片化前の半導体ウェハー上での位置を特定するにあたって、各第１の半導体チップの製造工程において、位置を特定するための、特別な加工工程、特別な加工装置を不要とすると共に、位置を特定するための、チップ識別パターンの形成もしくはチップ識別回路の配置等を不要とすることができる。
従って、簡易に且つ低コストで個片化後の半導体チップの個片化前の半導体ウェハー上での位置を特定することができる。
【０１６１】
また、位置の特定された第２の半導体チップに係る半導体ウェハーのウェハーＩＤ及びロットナンバーに対応する上記関連データを、第２の半導体チップの識別情報と対応付けて記憶することができるので、位置の特定後に、記憶された関連データを読み出し、読み出した関連データを解析することによって、第２の半導体チップの故障原因の究明等を容易に行うことができる。
【０１６２】
（変形例）
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。
例えば、上記実施形態においては、外観検査装置１０が、第１の半導体チップ及び第２の半導体チップの外観情報を測定する構成としたが、この構成に限らず、第１の半導体チップの外観情報を測定する装置と、第２の半導体チップの外観情報を測定する装置とを異なる装置とした構成など他の構成としてもよい。
【０１６３】
また、上記実施形態においては、チップ位置特定装置２０が、個片化後の第２の半導体チップの個片化前の半導体ウェハー上での位置を特定する構成としたが、この構成に限らず、例えば、外観検査装置１０が、チップ位置特定装置２０の各機能を有する構成とするなど他の構成としてもよい。
また、上記実施形態においては、第１の外観情報及び第２の外観情報として、特徴部位の外観画像データと特徴部位のサイズデータとを測定する例を説明したが、この構成に限らない。例えば、パターン面への照射光に対する散乱光の特性を外観情報として測定したり、パターン面の輝度のヒストグラムを外観情報として測定したりするなど、各第１の半導体チップにおいて外観上の固有の情報であれば他の情報を測定する構成としてもよい。
【０１６４】
また、上記実施形態においては、複数種類の特徴要素を含む特徴部位の画像データ（外観画像データ）からエッジ量を抽出して、該抽出したエッジ量に基づき照合処理を行う構成を例に挙げて説明したが、この構成に限らない。
例えば、特徴要素の種類に応じて適切なエッジ抽出アルゴリズムを利用する構成や、エッジ量ではなく、輝度変化情報等（グレースケール画像、ヒストグラムなど）を抽出し、該抽出した輝度変化情報等に基づき照合処理を行う構成とするなど他の構成としてもよい。
【０１６５】
また、上記実施形態においては、各外観画像データについて、エッジ量の差分の絶対値の総和を算出して照合処理を行って、各外観画像データの照合結果を得る構成を例に挙げて説明したが、この構成に限らない。
例えば、複数種類の第１及び第２の外観画像データを照合する場合は、これら複数種類の第１及び第２の外観画像データにおける各同じ種類の第１及び第２の外観画像データから抽出したエッジ量の対応する画素同士の差分値を算出し、複数種類の第１及び第２の外観画像データの全ての差分値の絶対値の総和を算出する。そして、この総和と予め設定した閾値とを比較することで照合を行う構成とするなど他の構成としてもよい。
【０１６６】
また、上記実施形態においては、製品出荷後に不良の見つかった不良チップを回収して、位置特定を行う構成を例に挙げて説明したが、この構成に限らない。
位置特定を行うタイミングは、半導体ウェハー上に形成された複数の第１の半導体集積回路を、ダイシングによってチップ単位に切り出した後のタイミングであればよく、製品出荷後の不良発見時とは別のタイミングで位置特定を行う構成としてもよい。例えば、ダイシング工程により切断後のチップ、ダイシング後のダイボンディング工程によって選別されたチップ、選別後のワイヤボンディング工程によって配線後のチップなどに対して目視等によって異変を発見後のタイミング等において位置特定を行ってもよい。他にも、配線後のモールディング工程によってモールド封止後のチップ、モールド封止後のリード加工工程によって加工後のチップ、リード加工後のマーキング工程によってマーキング後のチップなどに対して異変を発見後のタイミングで位置特定を行ってもよい。
【０１６７】
（本発明との対応関係）
以上説明した実施形態において、外観検査装置１０における撮像部１０３及び画像処理部１０５は、本発明に係るチップ位置特定用情報測定手段及び外観情報測定手段に対応する。
また、外観検査装置１０におけるデータ処理部１０６及びデータ記憶部１０７は、本発明に係るチップ位置特定用情報記憶手段に対応する。
また、チップ位置特定装置２０における、照合部２０３は、本発明に係る照合手段に対応し、判定部２０４は、本発明に係る判定手段に対応し、位置特定部２０５は、本発明に係る位置特定手段に対応する。
【０１６８】
また、チップ位置特定装置２０における、データ通信部２００及び外観情報取得部２０１は、本発明に係る外観情報取得手段に対応し、データ通信部２００及び位置特定用情報取得部２０２は、本発明に係るチップ位置特定用情報取得手段に対応する。
また、ステップＳ１０４〜Ｓ１１４は、本発明に係るチップ位置特定用情報測定ステップに対応し、ステップＳ１１６，Ｓ１１８，Ｓ１２４は、本発明に係るチップ位置特定用情報記憶ステップに対応し、ステップＳ１３０〜Ｓ１３６は、本発明に係る外観情報測定ステップに対応する。
【０１６９】
また、ステップＳ２００は、本発明に係る外観情報取得ステップに対応し、ステップＳ２０２〜Ｓ２０８は、本発明に係るチップ位置特定用情報取得ステップに対応する。
また、ステップＳ２１０〜Ｓ２２２は、本発明に係る照合ステップに対応し、ステップＳ２２８〜Ｓ２３０は、本発明に係る判定ステップに対応し、ステップＳ２３２は、本発明に係る位置特定ステップに対応する。
【符号の説明】
【０１７０】
１ チップ位置特定システム
１０ 外観検査装置
２０ チップ位置特定装置
６０，１６０ ＣＰＵ
６２，１６２ ＲＡＭ
６４，１６４ ＲＯＭ
６６，１６６ Ｉ／Ｆ
６８，１６８ バス
７０，１７０ 記憶装置
７２，１７２ 表示装置
７４，１７４ 入力装置
１００ Ｘ−Ｙステージ
１０１ 光源
１０２ 光学系
１０３ 撮像部
１０４ メカニカル制御部
１０５ 画像処理部
１０６ データ処理部
１０７，２０７ データ記憶部
１０８，２００ データ通信部
２０１ 外観情報取得部
２０２ 位置特定用情報取得部
２０３ 照合部
２０４ 判定部
２０５ 位置特定部
２０６ 関連データ取得部
【特許請求の範囲】
【請求項１】
半導体集積回路の外観を検査する外観検査装置と、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定装置とを備えたチップ位置特定システムであって、
前記外観検査装置は、
半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定手段と、
前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶手段と、
複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定手段と、を備え、
前記チップ位置特定装置は、
前記チップ位置特定用情報記憶手段によって記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、
前記外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得手段と、
前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、
前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、
前記判定手段で一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えることを特徴とするチップ位置特定システム。
【請求項２】
前記チップ位置特定用情報測定手段は、前記第１の外観情報として、前記ウエハー上の各第１の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第１の半導体集積回路における位置情報である第１の部分位置情報とを測定し、
前記外観情報測定手段は、前記第２の外観情報として、前記第２の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第２の半導体集積回路における位置情報である第２の部分位置情報とを測定し、
前記照合手段は、前記外観情報測定手段で測定された前記第２の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報のうち前記第２の外観情報における第２の部分位置情報に対応する第１の部分位置情報を有する第１の外観情報との組み合わせに対して照合処理を行うことを特徴とする請求項１に記載のチップ位置特定システム。
【請求項３】
前記特徴的な外観様相を示す部分領域は、前記第１の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか１つを含むことを特徴とする請求項２に記載のチップ位置特定システム。
【請求項４】
前記チップ位置特定用情報測定手段は、前記部分領域の外観に係る情報として、前記ウエハー上の各第１の半導体集積回路における前記部分領域の外観を撮像して、該部分領域の外観画像の情報を測定し、
前記外観情報測定手段は、前記部分位置情報に対応する位置の部分領域の外観に係る情報として、前記第２の半導体集積回路における前記第１の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定することを特徴とする請求項２又は請求項３に記載のチップ位置特定システム。
【請求項５】
前記照合手段は、前記第１の外観情報における前記部分領域の外観画像である第１の外観画像の各画素から第１の特徴量を抽出し、前記第２の外観情報における前記部分領域の外観画像である第２の外観画像の各画素から第２の特徴量を抽出し、これら抽出した第１の特徴量及び第２の特徴量に基づき照合処理を行うことを特徴とする請求項４に記載のチップ位置特定システム。
【請求項６】
前記第１の特徴量及び前記第２の特徴量は、各画素のエッジ量であり、
前記照合手段は、第１の外観画像の各画素の第１のエッジ量と該第１のエッジ量の各画素の座標と対応する座標位置の第２の外観画像の各画素の第２のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで前記第１の外観情報と前記第２の外観情報との照合を行うことを特徴とする請求項５に記載のチップ位置特定システム。
【請求項７】
チップ位置特定用情報測定手段、チップ位置特定用情報記憶手段及び外観情報測定手段を備えた外観検査装置と、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置とを利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、
前記外観検査装置が実行するステップとして、
前記チップ位置特定用情報測定手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定ステップと、
前記チップ位置特定用情報記憶手段が、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶ステップと、
前記外観情報測定手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定ステップと、を含み、
前記チップ位置特定装置が実行するステップとして、
前記チップ位置特定用情報取得手段が、前記チップ位置特定用情報記憶ステップにおいて記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、
前記外観情報取得手段が、前記外観検査装置から、該外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得ステップと、
前記照合手段が、前記チップ位置特定用情報取得ステップにおいて取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得ステップにおいて取得した前記第２の外観情報とを照合する照合ステップと、
前記判定手段が、前記照合ステップにおける照合結果に基づき、前記チップ位置特定用情報記憶ステップによって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、
前記位置特定手段が、前記判定ステップにおいて一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含むことを特徴とするチップ位置特定方法。
【請求項８】
半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、
外部装置から、前記複数の第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段と、
前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、
前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、
前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えることを特徴とするチップ位置特定装置。
【請求項９】
チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するためのチップ位置特定プログラムであって、
半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段、
外部装置から、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段、
前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段、
前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段、及び、
前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段として実現される機能をコンピューターに実行させるためのプログラムを含むことを特徴とするチップ位置特定プログラム。
【請求項１０】
チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置を利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、
前記チップ位置特定用情報取得手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、
外部装置から、前記外観情報取得手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得ステップと、
前記照合手段が、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合ステップと、
前記判定手段が、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段に記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、
前記位置特定手段が、前記判定ステップにおいて一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含むことを特徴とするチップ位置特定方法。
【請求項１】
半導体集積回路の外観を検査する外観検査装置と、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定装置とを備えたチップ位置特定システムであって、
前記外観検査装置は、
半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定手段と、
前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶手段と、
複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定手段と、を備え、
前記チップ位置特定装置は、
前記チップ位置特定用情報記憶手段によって記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、
前記外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得手段と、
前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、
前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、
前記判定手段で一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えることを特徴とするチップ位置特定システム。
【請求項２】
前記チップ位置特定用情報測定手段は、前記第１の外観情報として、前記ウエハー上の各第１の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の各第１の半導体集積回路における位置情報である第１の部分位置情報とを測定し、
前記外観情報測定手段は、前記第２の外観情報として、前記第２の半導体集積回路のパターン面における特徴的な外観様相を示す部分領域の外観に係る情報と、該部分領域の第２の半導体集積回路における位置情報である第２の部分位置情報とを測定し、
前記照合手段は、前記外観情報測定手段で測定された前記第２の外観情報と、前記チップ位置特定用情報記憶手段によって記憶された前記第１の外観情報のうち前記第２の外観情報における第２の部分位置情報に対応する第１の部分位置情報を有する第１の外観情報との組み合わせに対して照合処理を行うことを特徴とする請求項１に記載のチップ位置特定システム。
【請求項３】
前記特徴的な外観様相を示す部分領域は、前記第１の半導体集積回路の配線パターンに現れる特徴的な形状部分の領域及び前記配線パターンに現れる変色部分の領域のうち少なくともいずれか１つを含むことを特徴とする請求項２に記載のチップ位置特定システム。
【請求項４】
前記チップ位置特定用情報測定手段は、前記部分領域の外観に係る情報として、前記ウエハー上の各第１の半導体集積回路における前記部分領域の外観を撮像して、該部分領域の外観画像の情報を測定し、
前記外観情報測定手段は、前記部分位置情報に対応する位置の部分領域の外観に係る情報として、前記第２の半導体集積回路における前記第１の外観情報の前記部分位置情報に対応する位置の部分領域の外観を撮像して、該部分領域の外観画像の情報を測定することを特徴とする請求項２又は請求項３に記載のチップ位置特定システム。
【請求項５】
前記照合手段は、前記第１の外観情報における前記部分領域の外観画像である第１の外観画像の各画素から第１の特徴量を抽出し、前記第２の外観情報における前記部分領域の外観画像である第２の外観画像の各画素から第２の特徴量を抽出し、これら抽出した第１の特徴量及び第２の特徴量に基づき照合処理を行うことを特徴とする請求項４に記載のチップ位置特定システム。
【請求項６】
前記第１の特徴量及び前記第２の特徴量は、各画素のエッジ量であり、
前記照合手段は、第１の外観画像の各画素の第１のエッジ量と該第１のエッジ量の各画素の座標と対応する座標位置の第２の外観画像の各画素の第２のエッジ量との差分を算出し、これら差分の絶対値の総和を算出し、該総和と設定した閾値との比較を行うことで前記第１の外観情報と前記第２の外観情報との照合を行うことを特徴とする請求項５に記載のチップ位置特定システム。
【請求項７】
チップ位置特定用情報測定手段、チップ位置特定用情報記憶手段及び外観情報測定手段を備えた外観検査装置と、チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置とを利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、
前記外観検査装置が実行するステップとして、
前記チップ位置特定用情報測定手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報を測定するチップ位置特定用情報測定ステップと、
前記チップ位置特定用情報記憶手段が、前記チップ位置特定用情報を前記半導体ウェハーの識別情報に対応付けて記憶するチップ位置特定用情報記憶ステップと、
前記外観情報測定手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を測定する外観情報測定ステップと、を含み、
前記チップ位置特定装置が実行するステップとして、
前記チップ位置特定用情報取得手段が、前記チップ位置特定用情報記憶ステップにおいて記憶された前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、
前記外観情報取得手段が、前記外観検査装置から、該外観検査装置によって測定された前記第２の外観情報を取得する外観情報取得ステップと、
前記照合手段が、前記チップ位置特定用情報取得ステップにおいて取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得ステップにおいて取得した前記第２の外観情報とを照合する照合ステップと、
前記判定手段が、前記照合ステップにおける照合結果に基づき、前記チップ位置特定用情報記憶ステップによって記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、
前記位置特定手段が、前記判定ステップにおいて一致すると判定された前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含むことを特徴とするチップ位置特定方法。
【請求項８】
半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段と、
外部装置から、前記複数の第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段と、
前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段と、
前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段と、
前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段と、を備えることを特徴とするチップ位置特定装置。
【請求項９】
チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するためのチップ位置特定プログラムであって、
半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得手段、
外部装置から、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得手段、
前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合手段、
前記照合手段の照合結果に基づき、前記チップ位置特定用情報取得手段で取得した前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定手段、及び、
前記判定手段で一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定手段として実現される機能をコンピューターに実行させるためのプログラムを含むことを特徴とするチップ位置特定プログラム。
【請求項１０】
チップ位置特定用情報取得手段、外観情報取得手段、照合手段、判定手段及び位置特定手段を備えたチップ位置特定装置を利用して、チップ単位に個片化された半導体集積回路の個片化前における半導体ウェハー上での位置を特定するチップ位置特定方法であって、
前記チップ位置特定用情報取得手段が、半導体ウェハー上に形成された複数のチップ単位の半導体集積回路である第１の半導体集積回路の前記半導体ウェハー上での位置情報と各第１の半導体集積回路のパターン面の外観に係る情報である第１の外観情報とを含むチップ位置特定用情報が記憶された記憶装置から前記チップ位置特定用情報を取得するチップ位置特定用情報取得ステップと、
外部装置から、前記外観情報取得手段が、複数の前記第１の半導体集積回路をチップ単位に個片化した後の各半導体集積回路である第２の半導体集積回路のパターン面の外観に係る情報である第２の外観情報を取得する外観情報取得ステップと、
前記照合手段が、前記チップ位置特定用情報取得手段で取得したチップ位置特定用情報における第１の外観情報と、前記外観情報取得手段で取得した前記第２の外観情報とを照合する照合ステップと、
前記判定手段が、前記照合手段の照合結果に基づき、前記チップ位置特定用情報記憶手段に記憶された前記第１の外観情報に対応する第１の半導体集積回路のなかに前記第２の外観情報に対応する第２の半導体集積回路と一致するものがあるか否かを判定する判定ステップと、
前記位置特定手段が、前記判定ステップにおいて一致すると判定した前記第１の半導体集積回路及び前記第２の半導体集積回路について、第１の半導体集積回路の前記チップ位置特定用情報における位置情報の示す位置を第２の半導体集積回路の個片化前の半導体ウェハー上での位置として特定する位置特定ステップと、を含むことを特徴とするチップ位置特定方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１９０９３５（Ｐ２０１２−１９０９３５Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５２０５３（Ｐ２０１１−５２０５３）
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月９日（２０１１．３．９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]