デュアルドーピングを備えたヘテロ接合光電池及びその製造方法
【課題】本発明は、第１導電型の結晶質半導体基板（２１０）と第１非晶質層（２２０）との間にヘテロ接合を含む光電池に関するものであり、非晶質層が、同じ半導体材料であって、第１導電型と反対である第２導電型を有し、１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する。
【解決手段】光電池が、第１層と同じ導電型であって、かつ１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する第２非晶質層（２２５）をさらに備え、前記第２層が、基板の第１面上に直接的に堆積され、前記第１層によってコーティングされている。最後に、第１面と反対である基板の第２面上において、この電池が、基板と同じ材料であり、かつ１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する同じ導電型の第３非晶質層（２６０）を含む。
【解決手段】光電池が、第１層と同じ導電型であって、かつ１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する第２非晶質層（２２５）をさらに備え、前記第２層が、基板の第１面上に直接的に堆積され、前記第１層によってコーティングされている。最後に、第１面と反対である基板の第２面上において、この電池が、基板と同じ材料であり、かつ１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する同じ導電型の第３非晶質層（２６０）を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、光電池の分野に係り、特に、非晶質／結晶質型のヘテロ接合を備えた光電池の分野に関する。
【背景技術】
【０００２】
通常、光電池は、ｐ型半導体とｎ型半導体との間における接合をベースとしている。前記電池では、入射光子が、その後に空間電荷領域に存在する電界によって分離される半導体における電子−ホールの組を生成することが想起される。従って、分離された電荷キャリアが、電池の背面及び前面上に配置された集電極によって集められる。
【０００３】
光電池の間では、従来、接合を形成する半導体が、同じ組成及び原子構造の材料であるホモ接合を備えたそれらの間で区別され、並びに、これらの半導体が、異なる組成及び／又は原子構造の材料であるヘテロ接合を備えたそれらの間で区別される。
【０００４】
ある特定の場合のヘテロ接合光電池が、第１の型の伝導度を有する単結晶半導体と、第１の型と反対である第２の型の伝導度を有する同じ半導体の非晶質層との間の接合に関係する。
【０００５】
近年、非晶質シリコン（ａ−Ｓｉ）／単結晶シリコン（ｍｏｎｏ−Ｓｉ）又は非晶質シリコン（ａ−Ｓｉ）／多結晶シリコン（ｐｏｌｙ−Ｓｉ）へテロ接合光電池が、多くの研究の対象となっている。主な研究のひとつが、光電変換の収率改善に集中しており、この収率が、特に界面における電子−ホール組の再結合によって制限される。多結晶シリコンのグレイン間又は非晶質シリコンの欠陥間の境界が、バンドギャップ内の局部的な表面状態を設定し、電子−ホール組に対する再結合部位を形成する。
【０００６】
キャリアの再結合速度を下げることが可能であるａ−Ｓｉ／ｍｏｎｏ−Ｓｉ又はｐｏｌｙ−Ｓｉへテロ接合を備えたある光電池構造が、特許文献１において提案されており、図１Ａに示されている。この電池１００が、ｎ型の単結晶（又は多結晶）基板１１０とｐ型の非晶質シリコン層１２０との間において、２５０Å未満の厚さを有する薄い真性（ｉｎｔｒｉｎｓｉｃ）シリコン層１２５を含む。真性非晶質シリコン層が、ドープされた非晶質シリコンの層よりも優れた品質を有するため、その中における再結合速度が遅く、従って、光電変換の電池収率が高い。
【０００７】
層の上表面が、通常、透明導電層１３０によってコーティングされ、例えばＩＴＯ（インジウムスズ酸化物）であり、集電極１４０がそれ上に配置される。ＩＴＯ層１３０が、光に露出される。基板の底面も、例えばアルミニウムである、背後電極１８０で被覆される。
【０００８】
ＰＮ接合における空間電荷領域の外側において、キャリアの輸送が、基本的に、電界によるものであり、基板内における輸送が、拡散によって左右される。この場合、多数キャリア及び少数キャリアが、もはや効果的に分離されず、再結合が、背後電極において生じうる。改善策として、基板の背面上に、この基板と同じ型の伝導を有する高濃度ドープ層を堆積することが知られている。このドープ層と基板との間の界面において設定され、裏面電界ＢＳＦとも呼ばれる電解が、ＰＮ接合の方へ小数キャリアが引き返すことを防ぎ、これによって背後電極における再結合速度を下げる。
【０００９】
ＢＳＦ電界を有するヘテロ接合光電池のある実施例が、特許文献２に記載されており、図１Ｂに図式的に示されている。図１Ａのそれらと同じ部分に、同じ参照符号が付されている。Ｎ＋−ドープ非晶質シリコン層１６０が、基板の背面上に存在している点において、電池の構造が、図１Ａのそれと異なる。前面において、基板との界面での再結合速度が、基板とドープされたａ−Ｓｉ層１６０との間に２０から４００Åの真性ａ−Ｓｉ層１６５を挿入することにより、下げられることが可能である。
【００１０】
基板上でのａ−Ｓｉ層１２５及び２６５の堆積が、比較的低い温度で実行される。従って、堆積段階の前に、基板上に存在する有機物及び水を完全に除去することは困難である。結果として、これらの層と基板との間の界面に主として酸素である不純物が存在する。これらのＮ型不純物による寄生の（ｐａｒａｓｉｔｉｃ）ドーピングを補うために、特許文献３において、これらの界面に最小量のＰドーパント（ボロン）を組み込むことが提案されている。
【００１１】
この技術により、層１２５、１６５及び基板間の界面における表面状態を不動態化することによって、電池の開回路電圧を改善することが可能となるが、基板の各表面上に３つの非晶質シリコン分離層を形成することが必要とされる場合において、これは比較的複雑である。さらに、界面に少量のドーパントを追加することは、制御が困難である。最後に、前記電池の曲線因子（ＦＦパラメータ）は、あまり良くない。このパラメータＦＦが、実際の電池の特性と理想的な方形の（ｒｅｃｔａｎｇｕｌａｒ）特性との間の差を与えることが想起される。さらに正確には、比ＦＦ＝Ｐｏｐｔ／ＩｃｃＶｃｏとして定義され、Ｐｏｐｔは、この特性（最大電流及び電圧）の最適な電力点において電池によって供給される電力であり、Ｉｃｃは短絡回路電流であり、Ｖｃｏは、開回路電圧である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第５２１３６２８号明細書
【特許文献２】米国特許第５７０５８２８号明細書
【特許文献３】欧州特許出願公開第１３２０１３４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の第一の目的は、ＢＳＦ電界を備えた又ＢＳＦ電界を備えない非晶質／結晶質タイプのヘテロ接合光電池に対する構造を提案することであり、これは、界面において低い表面状態密度を有し、従来技術よりも容易に製造することが可能である。
【００１４】
本発明の第二の目的は、高い開回路電圧を維持しながら、電池特性の曲線因子を改善することである。
【課題を解決するための手段】
【００１５】
本発明が、第１導電型の結晶質半導体基板と該基板の第１面上の第１非晶質層との間にヘテロ接合を含む光電池によって定義され、同じ半導体材料であり、第１導電型と反対である第２導電型を有し、１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーピングレベルを有し、第１面と反対である基板の第２面が、基板と同じ材料で、１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３のドーパント濃度を有する同じ導電型の第３非晶質層でコーティングされる。この電池が、さらに、第１層と同じ導電型を有しかつ１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３のドーパント濃度を有する第２非晶質層を備え、前記第２層が、基板の第１面上に直接的に堆積され、前記第１層によってコーティングされる。
【００１６】
第１の変化型によると、第１及び第２層内のドーピングが漸進的であり、ドーパント濃度が、第２層から第１層に向かって通じる方向に増加する。
【００１７】
第２の変化型によると、第１及び第２層内のそれぞれにおけるドーパント濃度が、一定である。
【００１８】
通常、第１層の厚さが、５０ｎｍ未満であり、第２層の厚さが、１０ｎｍ未満である。
【００１９】
有利に、第２実施形態によると、光電池が、さらに、基板と同じ半導体材料でありかつ同じ第１導電型を有する第４非晶質層を備え、前記第４層が、基板の第２面上に直接的に堆積され、前記第３層によってコーティングされる。
【００２０】
第２実施形態の第１の変化型によると、第３及び第４層内のドーピングが漸進的であり、ドーパント濃度が、第４層から第３層に向かって通じる方向に増加する。
【００２１】
第２実施形態の第２の変化型によると、第３及び第４層内のそれぞれにおけるドーピングレベルが、一定である。
【００２２】
通常、第３層の厚さが、５０ｎｍ未満であり、第４層の厚さが、１０ｎｍ未満である。
【００２３】
有利に、前記第１層が、第１透明導電酸化層でコーティングされ、第１集電極が第１透明導電酸化層上に配置される。
【００２４】
同様に、前記第３層が、第２透明導電酸化層でコーティングされ、第２集電極が第２透明導電酸化層上に配置される。
【００２５】
他の特徴及び利点が、添付の図面を参照しながら本発明の好ましい実施形態を読み取ることにより明らかになる。
【図面の簡単な説明】
【００２６】
【図１Ａ】先端技術において周知である第１光電池構造の図である。
【図１Ｂ】先端技術において周知である第２光電池構造を図式的に示したものである。
【図２Ａ】本発明の第１実施形態による光電池構造を図式的に示したものである。
【図２Ｂ】本発明の第２実施形態による光電池構造を図式的に示したものである。
【発明を実施するための形態】
【００２７】
再び、非晶質／結晶質型のヘテロ接合光電池構造を検討する。前記電池が、多結晶又は単結晶半導体基板を備え、通常、第１導電型の単結晶シリコンであって、非晶相内の同じ半導体層が堆積され、通常、第１と反対の第２導電型を有するａ−Ｓｉである。
【００２８】
図２Ａが、本発明の第１実施形態による光電池の構造を示す。
【００２９】
例えば、Ｎ型単結晶シリコンである結晶質半導体基板が、２１０で示される。基板２１０の厚さが、ほぼ数百マイクロメートル程度である。
【００３０】
基板のそれと反対の型の、例えばＰ＋−ドープａ−Ｓｉである非晶質半導体層が、参照符号２２０である。この第１非晶質層２２０のドーパント濃度が、１．１０１９から１．１０２２ａｔ／ｃｍ３の間にあり、通常、その厚さが、６から２０ｎｍであり、さらに一般的には、５０ｎｍ未満である。
【００３１】
従来技術とは異なり、非晶質層２２０の堆積段階の前に、弱くドープされかつ第１非晶質層と同じ型である第２非晶質層２２５が、基板上に直接的に堆積される。第２非晶質層のドーパント濃度が、１．１０１６から１．１０１８ａｔ／ｃｍ３の間にあり、即ち、エクスプレッションマイクロドープ（ｅｘｐｒｅｓｓｉｏｎ ｍｉｃｒｏｄｏｐｅｄ）が、通常使用される場合に、現在使用されているドーピング濃度よりも実質的に低い。層２２５の厚さが、通常、２から４ｎｍの範囲にあり、さらに一般的には、１０ｎｍ未満である。
【００３２】
マイクロドープされた第２非晶質層２２５が、２つから成る利点を有する。第一に、その低いドーピングレベルのために、低い局所的表面状態密度を得ることが可能となり、それ故に、真性（ｉｎｔｒｉｎｃｓｉｃ）非晶質層と同様に、界面における低いキャリアの再結合速度及び高いＶＣＯ値を得ることが可能となる。さらに、マイクロドープされた非晶質層の伝導度が、実質的に、真性層を備えたものよりも高く、電池の直列抵抗を減らし、実質的に、その曲線因子を改善する。
【００３３】
非晶質層２２０が、例えばＩＴＯ（インジウムスズ酸化物）である、透明、導電酸化物層２３０でコーティングされる。例えば銀である、インターデジット電極２４０が、電池の上部表面上に多数キャリア（ここではホール）を集めるために使用される。この上部表面が、光放射に曝される。
【００３４】
任意的に、基板と同じ非晶質材料でありかつ１０１９から１０２２ａｔ／ｃｍ３のドーパント濃度を備えた同じ伝導度（Ｎ＋−ドープａ−Ｓｉ）を有する第３層２６０を堆積し、多数キャリアの良好な収集を確保し、次に例えばＩＴＯである透明導電酸化物層２７０を備えた後で、基板２１０の下部面が、背後電極２８０でコーティングされる。第３層の厚さが、通常、１２から３０ｎｍの間である。ＩＴＯ層の厚さが、例えば、７５から１００ｎｍの間である。
【００３５】
第１の変化型によると、ドーパント濃度が、各非晶質層内において一定であり、既に言及したように、第１非晶質層内のドーパント濃度が、基板と直接的に接触する第２非晶質層内よりも実質的に高い。
【００３６】
第２の変化型によると、ドーパント濃度が、これらの２つの層にわたって漸進的に、第２非晶質層２２５から第１非晶質層２２０に向かって通じる方向に増加する。ドーピング勾配が、これらの層内の電界を生じさせる場合に、この第２の変化型は有利であり、多数キャリア（ここではホール）の抽出を容易にし、少数キャリア（電子）の拡散を阻む。電荷キャリアの分離が、特に導電層２３０での再結合速度をさらに下げる。また、第１非晶質層の上部が、最も高濃度にドーピングされるため、良好な抵抗接点が、導電層２３０を用いて達成することが可能である。
【００３７】
図２Ｂが、本発明の第２実施形態による光電池の構造を示す。図２Ａにおけるものと同じ部分が、同じ参照符号によって示される。
【００３８】
この第２実施形態は、ここではＮ−ドープａ−Ｓｉ層である第３非晶質層と同じ型のマイクロドープされた第４非晶質層２６５を備え、これが非晶質層２６０の前に基板の裏面上に直接的に堆積されるという点において、第１実施形態と異なる。第４非晶質層のドーパント濃度が、１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３の間であり、通常、その厚さが、２から４ｎｍの間である。
【００３９】
ＢＳＦ電界を生じる高濃度ドープ非晶質層が裏表面と直接的に接触する従来技術において周知の構造と比較すると、本発明の構造では、真性層と同じように、基板との界面における低い状態密度を達成し、それ故に、低いキャリア再結合速度を達成することが可能である。一方、第４層が、真性非晶質層よりも高い伝導度を有するため、電池の曲線因子が改善されるようになる。
【００４０】
任意的に、例えばＩＴＯである透明、導電酸化物層２７０を堆積した後で、非晶質層２６０の下面が、背後集電極２８０でコーティングされる。この後者の層が、例えば７５から１００ｎｍの間の厚さを有してよい。
【００４１】
第２実施形態の第１の変化型によると、各非晶質層におけるドーパント濃度が、一定であり、第３非晶質層内のドーパント濃度が、実質的に、基板と直接的に接触する第４非晶質層内よりも大きい。
【００４２】
第２実施形態の第２の変化型によると、ドーパント濃度が、第４から第３層にわたって漸進的である。さらに正確には、これが、第４非晶質層２６５から第３非晶質層２６０に向かって通じる方向に増加する。第１の変化型と比較すると、この第２の変化型が、第１実施形態に対して記載されたそれらと同じ利点、即ち、多数キャリア（ここでは電子）をより効率的に抽出し、及び集電極の方向に拡散する少数キャリア（ここではホール）が接合の方に戻ることを防ぎ、これ故に、同じように、キャリアの低い再結合速度及び高いＶＣＯ値を備えるという利点を有する。
【００４３】
第２実施形態による光電池の実施形態の実施例を以下に示す。
【００４４】
使用される基板は、２５０μｍの厚さを有しかつ２Ω．ｃｍの伝導度を有するＮ−型単結晶シリコンのウェハーであって、このウェハーが、前もってテクスチャード加工され、洗浄され、ＨＦ内で脱酸素化されている。
【００４５】
第２及び第１非晶質シリコン層が、基板の面上に連続的に堆積され、このようにして準備される。堆積が、プラズマ化学気相成長法−ＰＥＣＶＤによって行われる。第２層の厚さが、３ｎｍであり、第１層の厚さが、７ｎｍである。
【００４６】
プラズマ蒸着チャンバ内にジボラン（Ｂ２Ｈ６）をセットすることにより実施される第２非晶質層（マイクロドープされた）のＰ−ドーピングが、５．１０１７ボロン原子／ｃｍ３であり、第１層のＰ＋−ドーピングが、３．１０２０ボロン原子／ｃｍ３である（平均ドーピング）。
【００４７】
基板の他の面では、第４及び第３非晶質シリコン層が、ＰＥＣＶＤにより連続的に堆積される。第４層の厚さが、４ｎｍであり、第３層の厚さが、２０ｎｍである。
【００４８】
これらの２つの層のドーピングが、チャンバ内にホスフィン（ＰＨ３）をセットすることにより実施される。第４層（マイクロドープされた）のドーピング濃度（一定）が、１．１０１７ａｔｏｍｓ／ｃｍ３であり、第３層のドーピングが、１．１０２０ａｔｏｍｓ／ｃｍ３である。
【００４９】
ＩＴＯである透明、導電層が、次に、陰極スパッタリングによって堆積され、集電極が、いわゆる“低温”ペーストを用いたセリグラフィによって形成される。
【００５０】
同等な厚さであるがマイクロドープされた層を備えない電池と比較して、このようにして得られた光電池が、５０ｍＶの電圧ＶＣＯを増加すること、１ｍＡ／ｃｍ２の電流ＩＣＣを増加すること、及び曲線因子値を維持することを示す。
【符号の説明】
【００５１】
１００ 電池
１１０ 基板
１２０ 非晶質シリコン層
１２５ 真性シリコン層
１３０ 透明導電層
１４０ 電極
１６０ 非晶質シリコン層
１６５ 真性ａ−Ｓｉ層
２１０ 基板
２２０ 第１非晶質層
２２５ 第２非晶質層
２３０ 導電酸化物層
２４０ 電極
２６０ 第３非晶質層
２６５ 第４非晶質層
２７０ 導電酸化物層
２８０ 背後電極
【技術分野】
【０００１】
本発明は、概して、光電池の分野に係り、特に、非晶質／結晶質型のヘテロ接合を備えた光電池の分野に関する。
【背景技術】
【０００２】
通常、光電池は、ｐ型半導体とｎ型半導体との間における接合をベースとしている。前記電池では、入射光子が、その後に空間電荷領域に存在する電界によって分離される半導体における電子−ホールの組を生成することが想起される。従って、分離された電荷キャリアが、電池の背面及び前面上に配置された集電極によって集められる。
【０００３】
光電池の間では、従来、接合を形成する半導体が、同じ組成及び原子構造の材料であるホモ接合を備えたそれらの間で区別され、並びに、これらの半導体が、異なる組成及び／又は原子構造の材料であるヘテロ接合を備えたそれらの間で区別される。
【０００４】
ある特定の場合のヘテロ接合光電池が、第１の型の伝導度を有する単結晶半導体と、第１の型と反対である第２の型の伝導度を有する同じ半導体の非晶質層との間の接合に関係する。
【０００５】
近年、非晶質シリコン（ａ−Ｓｉ）／単結晶シリコン（ｍｏｎｏ−Ｓｉ）又は非晶質シリコン（ａ−Ｓｉ）／多結晶シリコン（ｐｏｌｙ−Ｓｉ）へテロ接合光電池が、多くの研究の対象となっている。主な研究のひとつが、光電変換の収率改善に集中しており、この収率が、特に界面における電子−ホール組の再結合によって制限される。多結晶シリコンのグレイン間又は非晶質シリコンの欠陥間の境界が、バンドギャップ内の局部的な表面状態を設定し、電子−ホール組に対する再結合部位を形成する。
【０００６】
キャリアの再結合速度を下げることが可能であるａ−Ｓｉ／ｍｏｎｏ−Ｓｉ又はｐｏｌｙ−Ｓｉへテロ接合を備えたある光電池構造が、特許文献１において提案されており、図１Ａに示されている。この電池１００が、ｎ型の単結晶（又は多結晶）基板１１０とｐ型の非晶質シリコン層１２０との間において、２５０Å未満の厚さを有する薄い真性（ｉｎｔｒｉｎｓｉｃ）シリコン層１２５を含む。真性非晶質シリコン層が、ドープされた非晶質シリコンの層よりも優れた品質を有するため、その中における再結合速度が遅く、従って、光電変換の電池収率が高い。
【０００７】
層の上表面が、通常、透明導電層１３０によってコーティングされ、例えばＩＴＯ（インジウムスズ酸化物）であり、集電極１４０がそれ上に配置される。ＩＴＯ層１３０が、光に露出される。基板の底面も、例えばアルミニウムである、背後電極１８０で被覆される。
【０００８】
ＰＮ接合における空間電荷領域の外側において、キャリアの輸送が、基本的に、電界によるものであり、基板内における輸送が、拡散によって左右される。この場合、多数キャリア及び少数キャリアが、もはや効果的に分離されず、再結合が、背後電極において生じうる。改善策として、基板の背面上に、この基板と同じ型の伝導を有する高濃度ドープ層を堆積することが知られている。このドープ層と基板との間の界面において設定され、裏面電界ＢＳＦとも呼ばれる電解が、ＰＮ接合の方へ小数キャリアが引き返すことを防ぎ、これによって背後電極における再結合速度を下げる。
【０００９】
ＢＳＦ電界を有するヘテロ接合光電池のある実施例が、特許文献２に記載されており、図１Ｂに図式的に示されている。図１Ａのそれらと同じ部分に、同じ参照符号が付されている。Ｎ＋−ドープ非晶質シリコン層１６０が、基板の背面上に存在している点において、電池の構造が、図１Ａのそれと異なる。前面において、基板との界面での再結合速度が、基板とドープされたａ−Ｓｉ層１６０との間に２０から４００Åの真性ａ−Ｓｉ層１６５を挿入することにより、下げられることが可能である。
【００１０】
基板上でのａ−Ｓｉ層１２５及び２６５の堆積が、比較的低い温度で実行される。従って、堆積段階の前に、基板上に存在する有機物及び水を完全に除去することは困難である。結果として、これらの層と基板との間の界面に主として酸素である不純物が存在する。これらのＮ型不純物による寄生の（ｐａｒａｓｉｔｉｃ）ドーピングを補うために、特許文献３において、これらの界面に最小量のＰドーパント（ボロン）を組み込むことが提案されている。
【００１１】
この技術により、層１２５、１６５及び基板間の界面における表面状態を不動態化することによって、電池の開回路電圧を改善することが可能となるが、基板の各表面上に３つの非晶質シリコン分離層を形成することが必要とされる場合において、これは比較的複雑である。さらに、界面に少量のドーパントを追加することは、制御が困難である。最後に、前記電池の曲線因子（ＦＦパラメータ）は、あまり良くない。このパラメータＦＦが、実際の電池の特性と理想的な方形の（ｒｅｃｔａｎｇｕｌａｒ）特性との間の差を与えることが想起される。さらに正確には、比ＦＦ＝Ｐｏｐｔ／ＩｃｃＶｃｏとして定義され、Ｐｏｐｔは、この特性（最大電流及び電圧）の最適な電力点において電池によって供給される電力であり、Ｉｃｃは短絡回路電流であり、Ｖｃｏは、開回路電圧である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第５２１３６２８号明細書
【特許文献２】米国特許第５７０５８２８号明細書
【特許文献３】欧州特許出願公開第１３２０１３４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の第一の目的は、ＢＳＦ電界を備えた又ＢＳＦ電界を備えない非晶質／結晶質タイプのヘテロ接合光電池に対する構造を提案することであり、これは、界面において低い表面状態密度を有し、従来技術よりも容易に製造することが可能である。
【００１４】
本発明の第二の目的は、高い開回路電圧を維持しながら、電池特性の曲線因子を改善することである。
【課題を解決するための手段】
【００１５】
本発明が、第１導電型の結晶質半導体基板と該基板の第１面上の第１非晶質層との間にヘテロ接合を含む光電池によって定義され、同じ半導体材料であり、第１導電型と反対である第２導電型を有し、１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーピングレベルを有し、第１面と反対である基板の第２面が、基板と同じ材料で、１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３のドーパント濃度を有する同じ導電型の第３非晶質層でコーティングされる。この電池が、さらに、第１層と同じ導電型を有しかつ１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３のドーパント濃度を有する第２非晶質層を備え、前記第２層が、基板の第１面上に直接的に堆積され、前記第１層によってコーティングされる。
【００１６】
第１の変化型によると、第１及び第２層内のドーピングが漸進的であり、ドーパント濃度が、第２層から第１層に向かって通じる方向に増加する。
【００１７】
第２の変化型によると、第１及び第２層内のそれぞれにおけるドーパント濃度が、一定である。
【００１８】
通常、第１層の厚さが、５０ｎｍ未満であり、第２層の厚さが、１０ｎｍ未満である。
【００１９】
有利に、第２実施形態によると、光電池が、さらに、基板と同じ半導体材料でありかつ同じ第１導電型を有する第４非晶質層を備え、前記第４層が、基板の第２面上に直接的に堆積され、前記第３層によってコーティングされる。
【００２０】
第２実施形態の第１の変化型によると、第３及び第４層内のドーピングが漸進的であり、ドーパント濃度が、第４層から第３層に向かって通じる方向に増加する。
【００２１】
第２実施形態の第２の変化型によると、第３及び第４層内のそれぞれにおけるドーピングレベルが、一定である。
【００２２】
通常、第３層の厚さが、５０ｎｍ未満であり、第４層の厚さが、１０ｎｍ未満である。
【００２３】
有利に、前記第１層が、第１透明導電酸化層でコーティングされ、第１集電極が第１透明導電酸化層上に配置される。
【００２４】
同様に、前記第３層が、第２透明導電酸化層でコーティングされ、第２集電極が第２透明導電酸化層上に配置される。
【００２５】
他の特徴及び利点が、添付の図面を参照しながら本発明の好ましい実施形態を読み取ることにより明らかになる。
【図面の簡単な説明】
【００２６】
【図１Ａ】先端技術において周知である第１光電池構造の図である。
【図１Ｂ】先端技術において周知である第２光電池構造を図式的に示したものである。
【図２Ａ】本発明の第１実施形態による光電池構造を図式的に示したものである。
【図２Ｂ】本発明の第２実施形態による光電池構造を図式的に示したものである。
【発明を実施するための形態】
【００２７】
再び、非晶質／結晶質型のヘテロ接合光電池構造を検討する。前記電池が、多結晶又は単結晶半導体基板を備え、通常、第１導電型の単結晶シリコンであって、非晶相内の同じ半導体層が堆積され、通常、第１と反対の第２導電型を有するａ−Ｓｉである。
【００２８】
図２Ａが、本発明の第１実施形態による光電池の構造を示す。
【００２９】
例えば、Ｎ型単結晶シリコンである結晶質半導体基板が、２１０で示される。基板２１０の厚さが、ほぼ数百マイクロメートル程度である。
【００３０】
基板のそれと反対の型の、例えばＰ＋−ドープａ−Ｓｉである非晶質半導体層が、参照符号２２０である。この第１非晶質層２２０のドーパント濃度が、１．１０１９から１．１０２２ａｔ／ｃｍ３の間にあり、通常、その厚さが、６から２０ｎｍであり、さらに一般的には、５０ｎｍ未満である。
【００３１】
従来技術とは異なり、非晶質層２２０の堆積段階の前に、弱くドープされかつ第１非晶質層と同じ型である第２非晶質層２２５が、基板上に直接的に堆積される。第２非晶質層のドーパント濃度が、１．１０１６から１．１０１８ａｔ／ｃｍ３の間にあり、即ち、エクスプレッションマイクロドープ（ｅｘｐｒｅｓｓｉｏｎ ｍｉｃｒｏｄｏｐｅｄ）が、通常使用される場合に、現在使用されているドーピング濃度よりも実質的に低い。層２２５の厚さが、通常、２から４ｎｍの範囲にあり、さらに一般的には、１０ｎｍ未満である。
【００３２】
マイクロドープされた第２非晶質層２２５が、２つから成る利点を有する。第一に、その低いドーピングレベルのために、低い局所的表面状態密度を得ることが可能となり、それ故に、真性（ｉｎｔｒｉｎｃｓｉｃ）非晶質層と同様に、界面における低いキャリアの再結合速度及び高いＶＣＯ値を得ることが可能となる。さらに、マイクロドープされた非晶質層の伝導度が、実質的に、真性層を備えたものよりも高く、電池の直列抵抗を減らし、実質的に、その曲線因子を改善する。
【００３３】
非晶質層２２０が、例えばＩＴＯ（インジウムスズ酸化物）である、透明、導電酸化物層２３０でコーティングされる。例えば銀である、インターデジット電極２４０が、電池の上部表面上に多数キャリア（ここではホール）を集めるために使用される。この上部表面が、光放射に曝される。
【００３４】
任意的に、基板と同じ非晶質材料でありかつ１０１９から１０２２ａｔ／ｃｍ３のドーパント濃度を備えた同じ伝導度（Ｎ＋−ドープａ−Ｓｉ）を有する第３層２６０を堆積し、多数キャリアの良好な収集を確保し、次に例えばＩＴＯである透明導電酸化物層２７０を備えた後で、基板２１０の下部面が、背後電極２８０でコーティングされる。第３層の厚さが、通常、１２から３０ｎｍの間である。ＩＴＯ層の厚さが、例えば、７５から１００ｎｍの間である。
【００３５】
第１の変化型によると、ドーパント濃度が、各非晶質層内において一定であり、既に言及したように、第１非晶質層内のドーパント濃度が、基板と直接的に接触する第２非晶質層内よりも実質的に高い。
【００３６】
第２の変化型によると、ドーパント濃度が、これらの２つの層にわたって漸進的に、第２非晶質層２２５から第１非晶質層２２０に向かって通じる方向に増加する。ドーピング勾配が、これらの層内の電界を生じさせる場合に、この第２の変化型は有利であり、多数キャリア（ここではホール）の抽出を容易にし、少数キャリア（電子）の拡散を阻む。電荷キャリアの分離が、特に導電層２３０での再結合速度をさらに下げる。また、第１非晶質層の上部が、最も高濃度にドーピングされるため、良好な抵抗接点が、導電層２３０を用いて達成することが可能である。
【００３７】
図２Ｂが、本発明の第２実施形態による光電池の構造を示す。図２Ａにおけるものと同じ部分が、同じ参照符号によって示される。
【００３８】
この第２実施形態は、ここではＮ−ドープａ−Ｓｉ層である第３非晶質層と同じ型のマイクロドープされた第４非晶質層２６５を備え、これが非晶質層２６０の前に基板の裏面上に直接的に堆積されるという点において、第１実施形態と異なる。第４非晶質層のドーパント濃度が、１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３の間であり、通常、その厚さが、２から４ｎｍの間である。
【００３９】
ＢＳＦ電界を生じる高濃度ドープ非晶質層が裏表面と直接的に接触する従来技術において周知の構造と比較すると、本発明の構造では、真性層と同じように、基板との界面における低い状態密度を達成し、それ故に、低いキャリア再結合速度を達成することが可能である。一方、第４層が、真性非晶質層よりも高い伝導度を有するため、電池の曲線因子が改善されるようになる。
【００４０】
任意的に、例えばＩＴＯである透明、導電酸化物層２７０を堆積した後で、非晶質層２６０の下面が、背後集電極２８０でコーティングされる。この後者の層が、例えば７５から１００ｎｍの間の厚さを有してよい。
【００４１】
第２実施形態の第１の変化型によると、各非晶質層におけるドーパント濃度が、一定であり、第３非晶質層内のドーパント濃度が、実質的に、基板と直接的に接触する第４非晶質層内よりも大きい。
【００４２】
第２実施形態の第２の変化型によると、ドーパント濃度が、第４から第３層にわたって漸進的である。さらに正確には、これが、第４非晶質層２６５から第３非晶質層２６０に向かって通じる方向に増加する。第１の変化型と比較すると、この第２の変化型が、第１実施形態に対して記載されたそれらと同じ利点、即ち、多数キャリア（ここでは電子）をより効率的に抽出し、及び集電極の方向に拡散する少数キャリア（ここではホール）が接合の方に戻ることを防ぎ、これ故に、同じように、キャリアの低い再結合速度及び高いＶＣＯ値を備えるという利点を有する。
【００４３】
第２実施形態による光電池の実施形態の実施例を以下に示す。
【００４４】
使用される基板は、２５０μｍの厚さを有しかつ２Ω．ｃｍの伝導度を有するＮ−型単結晶シリコンのウェハーであって、このウェハーが、前もってテクスチャード加工され、洗浄され、ＨＦ内で脱酸素化されている。
【００４５】
第２及び第１非晶質シリコン層が、基板の面上に連続的に堆積され、このようにして準備される。堆積が、プラズマ化学気相成長法−ＰＥＣＶＤによって行われる。第２層の厚さが、３ｎｍであり、第１層の厚さが、７ｎｍである。
【００４６】
プラズマ蒸着チャンバ内にジボラン（Ｂ２Ｈ６）をセットすることにより実施される第２非晶質層（マイクロドープされた）のＰ−ドーピングが、５．１０１７ボロン原子／ｃｍ３であり、第１層のＰ＋−ドーピングが、３．１０２０ボロン原子／ｃｍ３である（平均ドーピング）。
【００４７】
基板の他の面では、第４及び第３非晶質シリコン層が、ＰＥＣＶＤにより連続的に堆積される。第４層の厚さが、４ｎｍであり、第３層の厚さが、２０ｎｍである。
【００４８】
これらの２つの層のドーピングが、チャンバ内にホスフィン（ＰＨ３）をセットすることにより実施される。第４層（マイクロドープされた）のドーピング濃度（一定）が、１．１０１７ａｔｏｍｓ／ｃｍ３であり、第３層のドーピングが、１．１０２０ａｔｏｍｓ／ｃｍ３である。
【００４９】
ＩＴＯである透明、導電層が、次に、陰極スパッタリングによって堆積され、集電極が、いわゆる“低温”ペーストを用いたセリグラフィによって形成される。
【００５０】
同等な厚さであるがマイクロドープされた層を備えない電池と比較して、このようにして得られた光電池が、５０ｍＶの電圧ＶＣＯを増加すること、１ｍＡ／ｃｍ２の電流ＩＣＣを増加すること、及び曲線因子値を維持することを示す。
【符号の説明】
【００５１】
１００ 電池
１１０ 基板
１２０ 非晶質シリコン層
１２５ 真性シリコン層
１３０ 透明導電層
１４０ 電極
１６０ 非晶質シリコン層
１６５ 真性ａ−Ｓｉ層
２１０ 基板
２２０ 第１非晶質層
２２５ 第２非晶質層
２３０ 導電酸化物層
２４０ 電極
２６０ 第３非晶質層
２６５ 第４非晶質層
２７０ 導電酸化物層
２８０ 背後電極
【特許請求の範囲】
【請求項１】
第１導電型の結晶質半導体基板（２１０）と該基板の第１面上であって同じ半導体材料である第１非晶質層（２２０）との間にヘテロ接合を含む光電池であって、
前記非晶質層が、前記第１導電型と反対である第２導電型を有し、かつ１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有し、
前記第１面と反対である前記基板の第２面が、前記基板と同じ材料であり、かつ１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する同じ導電型の第３非晶質層（２６０）でコーティングされており、
さらに、前記第１層と同じ導電型であって、かつ１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する第２非晶質層（２２５）を備え、
前記第２層が、前記基板の前記第１面上に直接的に堆積され、前記第１層によってコーティングされていることを特徴とする光電池。
【請求項２】
前記第１及び第２層内のドーピングが漸進的であり、前記ドーパント濃度が、前記第２層から第１層に向かって通じる方向に増加することを特徴とする請求項１に記載の光電池。
【請求項３】
前記各第１及び第２層内のドーピング濃度が、一定であることを特徴とする請求項１に記載の光電池。
【請求項４】
前記第１層の厚さが、５０ｎｍ未満であり、
前記第２層の厚さが、１０ｎｍ未満であることを特徴とする請求項１から３のいずれか一項に記載の光電池。
【請求項５】
前記基板と同じ半導体材料でありかつ同じ導電型の第４非晶質層（２６５）をさらに備え、
前記第４層が、前記基板（２１０）の前記第２面上に直接的に堆積され、前記第３層によってコーティングされていることを特徴とする請求項１から４のいずれか一項に記載の光電池。
【請求項６】
前記第３及び第４層内のドーピングが漸進的であり、前記ドーパント濃度が、前記第４層から前記第３層に向かって通じる方向に増加することを特徴とする請求項５に記載の光電池。
【請求項７】
前記各第３及び第４層内のドーパント濃度が、一定であることを特徴とする請求項５に記載の光電池。
【請求項８】
前記第３層の厚さが、５０ｎｍ未満であり、
前記第４層の厚さが、１０ｎｍ未満であることを特徴とする請求項５から７のいずれか一項に記載の光電池。
【請求項９】
前記第１層が、第１透明導電酸化層（２３０）でコーティングされ、第１集電極（２４０）が前記第１透明導電酸化層上に配置されることを特徴とする請求項１から８のいずれか一項に記載の光電池。
【請求項１０】
前記第３層が、第２透明導電酸化層（２７０）でコーティングされ、第２集電極（２８０）が前記第２透明導電酸化層上に配置されることを特徴とする請求項１から９のいずれか一項に記載の光電池。
【請求項１】
第１導電型の結晶質半導体基板（２１０）と該基板の第１面上であって同じ半導体材料である第１非晶質層（２２０）との間にヘテロ接合を含む光電池であって、
前記非晶質層が、前記第１導電型と反対である第２導電型を有し、かつ１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有し、
前記第１面と反対である前記基板の第２面が、前記基板と同じ材料であり、かつ１．１０１９から１．１０２２ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する同じ導電型の第３非晶質層（２６０）でコーティングされており、
さらに、前記第１層と同じ導電型であって、かつ１．１０１６から１．１０１８ａｔｏｍｓ／ｃｍ３の間のドーパント濃度を有する第２非晶質層（２２５）を備え、
前記第２層が、前記基板の前記第１面上に直接的に堆積され、前記第１層によってコーティングされていることを特徴とする光電池。
【請求項２】
前記第１及び第２層内のドーピングが漸進的であり、前記ドーパント濃度が、前記第２層から第１層に向かって通じる方向に増加することを特徴とする請求項１に記載の光電池。
【請求項３】
前記各第１及び第２層内のドーピング濃度が、一定であることを特徴とする請求項１に記載の光電池。
【請求項４】
前記第１層の厚さが、５０ｎｍ未満であり、
前記第２層の厚さが、１０ｎｍ未満であることを特徴とする請求項１から３のいずれか一項に記載の光電池。
【請求項５】
前記基板と同じ半導体材料でありかつ同じ導電型の第４非晶質層（２６５）をさらに備え、
前記第４層が、前記基板（２１０）の前記第２面上に直接的に堆積され、前記第３層によってコーティングされていることを特徴とする請求項１から４のいずれか一項に記載の光電池。
【請求項６】
前記第３及び第４層内のドーピングが漸進的であり、前記ドーパント濃度が、前記第４層から前記第３層に向かって通じる方向に増加することを特徴とする請求項５に記載の光電池。
【請求項７】
前記各第３及び第４層内のドーパント濃度が、一定であることを特徴とする請求項５に記載の光電池。
【請求項８】
前記第３層の厚さが、５０ｎｍ未満であり、
前記第４層の厚さが、１０ｎｍ未満であることを特徴とする請求項５から７のいずれか一項に記載の光電池。
【請求項９】
前記第１層が、第１透明導電酸化層（２３０）でコーティングされ、第１集電極（２４０）が前記第１透明導電酸化層上に配置されることを特徴とする請求項１から８のいずれか一項に記載の光電池。
【請求項１０】
前記第３層が、第２透明導電酸化層（２７０）でコーティングされ、第２集電極（２８０）が前記第２透明導電酸化層上に配置されることを特徴とする請求項１から９のいずれか一項に記載の光電池。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【公開番号】特開２０１０−８７５２０（Ｐ２０１０−８７５２０Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−２２９６６２（Ｐ２００９−２２９６６２）
【出願日】平成２１年１０月１日（２００９．１０．１）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００９−２２９６６２（Ｐ２００９−２２９６６２）
【出願日】平成２１年１０月１日（２００９．１０．１）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
[ Back to top ]