データ伝送装置及びデータ伝送方法
【課題】多重化構成の伝送路に同時に障害が発生した場合であっても、データを適正に伝送することができるデータ伝送装置及びデータ伝送方法を提供する。
【解決手段】マスタ装置１と複数の制御装置２ａ〜２ｆとを、２重化された伝送路系Ａ及びＢによって接続する。マスタ装置１は、伝送路系Ａ及びＢに同一の伝送データを同時に送出する。このとき、制御装置２ａ〜２ｆは、一方の伝送路系からデータ受信してから所定の監視時間以内に、もう一方の伝送路系からデータ受信できたか否かを監視し、データ受信できなった場合、データ受信できなかった系統の伝送路に受信データを送出する。
【解決手段】マスタ装置１と複数の制御装置２ａ〜２ｆとを、２重化された伝送路系Ａ及びＢによって接続する。マスタ装置１は、伝送路系Ａ及びＢに同一の伝送データを同時に送出する。このとき、制御装置２ａ〜２ｆは、一方の伝送路系からデータ受信してから所定の監視時間以内に、もう一方の伝送路系からデータ受信できたか否かを監視し、データ受信できなった場合、データ受信できなかった系統の伝送路に受信データを送出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の装置間のデータ伝送に関し、特に、高信頼性が要求される交通、電力分野へ適用される装置の間で冗長化されたデータの送受信を行うデータ伝送装置及びデータ伝送方法に関する。
【背景技術】
【０００２】
従来、伝送データの信頼性を向上させる技術として、例えば特許文献１に記載の技術がある。この技術は、サーバ／クライアント型のシステムにおいて伝送パケットに欠落が生じた場合、サーバ側伝送装置はクライアント側伝送装置からの再送要求に応じてパケットを再送するというものである。ここでは、２重化した早系と遅系で構成される２系統でデータ伝送を行っている。
【０００３】
また、２重化された伝送路による伝送システムとして、例えば特許文献２に記載の技術がある。この技術は、冗長化された伝送路を切替えて伝送を行うことにより、伝送路の利用効率を上げるものである。ここでは、伝送路の故障検出時の動作については詳細には記述されていないが、異常発生時には再送処理を行い、それでも異常な場合には伝送路異常と判定して伝送路を切替えるものと推定される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７５７９号公報
【特許文献２】特開２００４−３２３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の２重化された伝送路による伝送システムのように、一方の伝送路に障害が発生した場合に伝送路を切替える構成とすると、伝送路上の１箇所の障害のみにしか対応できない。すなわち、同時に双方の伝送路に障害が発生した場合にはデータの伝送が停止してしまう。また、伝送されるデータにエラー発生した場合、再送処理によりデータ回復するので、正確な定周期毎にデータを抜けなく伝送することが困難である。
そこで、本発明は、多重化構成の伝送路に同時に障害が発生した場合であっても、データを適正に伝送することができるデータ伝送装置及びデータ伝送方法を提供することを課題としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１に係るデータ伝送装置は、マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送装置であって、前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出するように構成されており、前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視する監視手段と、前記監視手段で前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出するデータ送出手段と、を備えることを特徴としている。
【０００７】
このように、全ての系統からデータ受信したか否かを監視することで、正しくデータ受信できない系統が存在すると判断した場合には、その系統の伝送路の上流に障害が発生していると判断することができる。そして、障害が発生している伝送路に対しては、正常な系統から受信したデータを送出するので、伝送路に接続されたすべての制御装置でデータが抜けることなく正常に受信することができる。したがって、複数系統の伝送路に同時に障害が発生した場合であっても、データ伝送が停止することなく、信頼性を向上させることができる。
さらに、伝送路に障害が発生していると判断した制御装置から異常系統に対して正常なデータを送出することができるので、マスタ装置からの煩雑な再送処理を不要とすることができる。その結果、データ遅れを抑制することができる。
【０００８】
また、請求項２に係るデータ伝送装置は、請求項１に係る発明において、前記監視手段は、何れか１つの系統から前記伝送データを受信してから所定の監視時間が経過するまでの間に、残りの系統から前記伝送データを受信したか否かを監視するものであって、前記監視時間は、前記制御装置毎に異なる時間に設定されていることを特徴としている。
これにより、例えば、上流側の制御装置の監視時間を下流側と比較して短く設定すれば、上流側の制御装置で先に監視時間がアップして正常なデータを送出することになる。したがって、障害発生箇所より下流側の制御装置に、伝送路の正常状態と同じ順番でデータ伝送を行うことができる。一方、例えば、下流側の制御装置の監視時間を上流側と比較して短く設定すれば、下流側の制御装置で先に監視時間がアップして正常なデータが送出することになる。したがって、障害発生箇所より下流側の制御装置におけるデータ遅れを抑制することができる。
【０００９】
さらに、請求項３に係るデータ伝送装置は、請求項２に係る発明において、前記監視時間は、上記系統における上流側に配置した制御装置であるほど、短い時間に設定されていることを特徴としている。
これにより、障害発生箇所の直後の制御装置で真っ先に監視時間がアップして、正常なデータを送出することができる。したがって、障害発生箇所に近い制御装置におけるデータ遅れを抑制することができる。
【００１０】
また、請求項４に係るデータ伝送装置は、請求項３に係る発明において、前記制御装置は、前記マスタ装置との間のクロックの差分と、前記マスタ装置から自制御装置に伝送データが到達するまでの時間である伝播遅延時間とに基づいて、自制御装置のクロック値を補正する同期手段を備え、前記監視時間は、前記伝播遅延時間に基づいて設定されていることを特徴としている。
このように、標準的なクロック同期化方法で用いる伝播遅延時間に基づいて監視時間を設定するので、比較的簡易な構成で、伝送路の上流側に配置された制御装置であるほど監視時間が短くなるように設定することができる。
【００１１】
さらに、請求項５に係るデータ伝送方法は、マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送方法であって、前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出し、前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視し、前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出することを特徴としている。
これにより、多重化構成の伝送路に同時に障害が発生した場合であっても、伝送路に接続された全ての制御装置でデータが抜けることなく正しく受信することができるデータ伝送方法とすることができる。
【発明の効果】
【００１２】
本発明によれば、各制御装置において全系統からデータ受信したか否かを監視することで、各伝送路上の障害の有無を検出することができる。そして、障害発生を検出した場合には、障害発生した箇所から下流側の伝送路上に、正常系統から受信したデータを送出するので、複数系統の伝送路に同時に障害が発生した場合にも対応することができる。したがって、高信頼な伝送システムを構成することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態を示すシステム構成図である。
【図２】制御装置２の内部構成を示す図である。
【図３】ＣＰＵ２１で実行するデータ監視処理手順を示すフローチャートである。
【図４】伝送路系Ａに障害が発生した場合のデータ伝送の流れを説明する図である。
【図５】伝送路系Ａ及びＢに障害が発生した場合のデータ伝送の流れを説明する図である。
【図６】第２の実施形態における制御装置２の内部構成を示す図である。
【図７】マスタ装置と制御装置との間のクロック同期化方法を示す図である。
【図８】第２の実施形態において伝送路系Ａに障害が発生した場合のデータ伝送の流れを説明する図である。
【図９】第２の実施形態において伝送路系Ａ及びＢに障害が発生した場合のデータ伝送の流れを説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）
（構成）
図１は本発明の一実施形態を示すシステム構成図である。
図中、符号１はマスタ装置、符号２ａ〜２ｆは制御装置である。この図１に示すように、マスタ装置１と複数（ここでは６台）の制御装置２ａ〜２ｆとが、２重化された伝送路系Ａ，Ｂを介してリング状に接続されている。
マスタ装置１は、各制御装置２ａ〜２ｆに対する指令を含む伝送データを、伝送路系Ａ及び伝送路系Ｂに同時に送出する。マスタ装置１から送出した伝送データは、制御装置２ａ→制御装置２ｂ→制御装置２ｃ→…と順々に伝えられ、最終的にマスタ装置１に戻される。
【００１５】
この動作は、伝送路系Ａ，Ｂそれぞれに対して同様に行う。そのため、制御装置２ａ〜２ｆは、それぞれの伝送路系から同じ伝送データを２回受信することになる。
なお、制御装置２ａ〜２ｆはそれぞれ同様の構成を有するため、以下の説明では、制御装置２ａ〜２ｆを総括して説明する場合には、単に制御装置２と略記する。
【００１６】
図２は、制御装置２の内部構成を示す図である。
制御装置２は、ＣＰＵ２１、双方向メモリ２２、伝送コントローラ２３、３ポートスイッチ２４、監視タイマ２５及び監視タイマ値設定部２６により構成されている。ここで、双方向メモリ２２、伝送コントローラ２３及び３ポートスイッチ２４は、各伝送路系Ａ，Ｂに対応して２つずつ設けられている。そして、各制御装置２の３ポートスイッチ２４Ａ，２４Ｂが、それぞれ冗長化された伝送路系Ａ，Ｂで構成されたネットワークで接続されている。
【００１７】
すなわち、制御装置２は双方向通信可能な４つの通信ポートを有し、このうち２つの通信ポートを１組として２系統の通信系統にそれぞれ接続したネットワーク構成となっている。
ＣＰＵ２１は、伝送路系Ａ及びＢの双方から正常にデータ受信しているか否かを監視し、何れか一方の系からデータ受信してから所定の監視時間内に、もう一方の系からデータ受信していないと判定した場合には、データ受信していない方の系に対して、正常な系から受信した受信データを送出するデータ監視処理を行う。
【００１８】
ここで、ＣＰＵ２１は、双方向メモリ２２Ａ及び２２Ｂに対するデータの読み出し及び書き込みが可能となっており、双方向メモリ２２Ａ及び２２Ｂ内のデータを読み出し、監視することで伝送路系Ａ及びＢからデータ受信しているか否かを判定可能となっている。また、双方向メモリ２２Ａ，２２Ｂにデータを書き込むことで、データを書き込んだ双方向メモリに対応する系に対して、書き込みデータを送出することが可能となっている。なお、このデータ監視処理については後で詳述する。
【００１９】
３ポートスイッチ２４Ａは３つのポートを有し、そのうちの２つのポートは伝送路系Ａに接続され、残りの１つのポートは伝送コントローラ２３Ａに接続されている。
３ポートスイッチ２４Ａは、伝送路系Ａに接続した一方のポートに伝送路系Ａを介してデータが入力されると、当該データを、伝送路系Ａに接続した他方のポートから送出すると共に、伝送コントローラ２３Ａへ出力する。
伝送コントローラ２３Ａは、３ポートスイッチ２４Ａを介して入力されたデータのエラーチェックを行うと共に、そのデータが自分宛てであるか否かを確認する。そして、データにエラーがない場合には、双方向メモリ２２Ａへそのデータを書き込む。
【００２０】
また、伝送コントローラ２３Ａは、ＣＰＵ２１が伝送路へ送信するデータを双方向メモリ２２Ａへ書き込むと、双方向メモリ２２Ａに書き込まれたデータを順番に読み出し、３ポートスイッチ２４Ａへ送る。すると３ポートスイッチ２４Ａは、伝送コントローラ２３Ａからの送信データを上記ネットワークに接続された２つのポートから出力する。つまり、伝送路の双方向にデータを送出する。
なお、伝送路系Ｂに対応する双方向メモリ２２Ｂ、伝送コントローラ２３Ｂ及び３ポートスイッチ２４Ｂの構成については、上述した伝送路系Ａに対応する双方向メモリ２２Ａ、伝送コントローラ２３Ａ及び３ポートスイッチ２４Ａと同様であるため、説明を省略する。
【００２１】
監視タイマ値設定部２６は、制御装置２に割り振られた３２ビット長の識別番号の下８ビットに、例えば２０μｓを乗算することで、自制御装置の監視タイマ値（監視時間）を決定する。この場合であると、２０μｓから５１２０μｓの間で２０μｓ間隔の監視時間がそれぞれの制御装置２に割り振られることになる。この監視タイマ値は監視タイマ２５により監視される。
【００２２】
次に、ＣＰＵ２１で実行するデータ監視処理について説明する。
図３は、ＣＰＵ２１で実行するデータ監視処理手順を示すフローチャートである。
先ずステップＳ１で、ＣＰＵ２１は、伝送路系Ａ，Ｂの何れか一方の系からデータ受信したか否かを判定する。
上述したように、伝送路を介したデータが３ポートスイッチ２４に入力されると、その受信データは伝送コントローラ２３へ入力される。そして、伝送コントローラ２３は入力された受信データのエラーチェックを行った後、その受信データを双方向メモリ２２へ書き込む。したがって、ここでは、双方向メモリ２２Ａ及び２２Ｂ内のデータを確認し、何れか一方に受信データが書き込まれているか否かを判定することで、伝送路系Ａ，Ｂの何れか一方の系からデータ受信したか否かを判定する。
【００２３】
そして、双方向メモリ２２Ａ及び２２Ｂに受信データが書き込まれていない場合には、何れの系からもデータ受信していないと判断し、何れかの系からデータ受信するまで待機する。一方、何れかの系からデータ受信したと判断した場合には、ステップＳ２に移行する。
ステップＳ２では、ＣＰＵ２１は、監視タイマ２５に対して指令信号を出力し、監視タイマをスタートさせる。
【００２４】
次に、ステップＳ３では、ＣＰＵ２１は、前記ステップＳ１でデータ受信をしていないと判断した方の系からデータ受信したか否かを判定する。そして、データ受信したと判定した場合には、伝送路系Ａ及びＢの両方から正常にデータ受信しており、各伝送路は正常であると判断してそのままデータ監視処理を終了する。
一方、データ受信をしていない場合にはステップＳ４に移行し、監視タイマ２５の監視タイマ値が監視タイマ値設定部２６で設定した監視時間に達したか否かを判定する。そして、監視タイマ設定値に達していない場合には前記ステップＳ３に移行する。すなわち、一方の系からデータ受信してから、監視時間が経過するまでの期間は、もう一方の系からのデータ受信を待つものとする。
【００２５】
そして、監視タイマ値が監視タイマ設定値に達すると、データ受信していない方の系は、伝送路の上流で障害が発生している異常系統であると判断して、ステップＳ４からステップＳ５に移行する。
ステップＳ５では、ＣＰＵ２１は、伝送路系Ａ，Ｂのうちデータ受信が可能な正常系統から受信した受信データを、異常系統の双方向メモリ２２に書き込む。これにより、当該受信データが異常系統の伝送路に対して双方向に送出される。
【００２６】
このように、各制御装置２では、一方の系統からデータが正しく受信されてから所定の監視時間が経過するまでの間に、他方の系統からデータが正しく受信されない場合には、その系統の伝送路に障害が発生したものと判断する。そして、正しく受信できたデータを障害発生の系統の伝送路に送出する。
なお、図３において、ステップＳ１〜Ｓ４が監視手段に対応し、ステップＳ５がデータ送出手段に対応している。
【００２７】
（動作）
次に、本実施形態の動作について説明する。
今、図４に示すように、制御装置２ａと制御装置２ｂとの間の伝送路系Ａにおいて、障害αが発生しているものとする。
この状態で、マスタ装置１が伝送路系Ａ及びＢに所定の伝送データを送出すると、この伝送データは、先ず伝送路系Ａを介して制御装置２ａの３ポートスイッチ２４Ａに入力される。すると、３ポートスイッチ２４Ａは、入力した伝送データを伝送コントローラ２３Ａに出力すると共に、伝送路系Ａに接続されたもう一方のポートから送出する。伝送コントローラ２３Ａは、入力した伝送データのエラーチェックを行った後、その伝送データを双方向メモリ２２Ａに書き込む。
【００２８】
このとき、ＣＰＵ２１は、図３に示すデータ監視処理により、伝送路系Ａからデータを受信したと判定し（ステップＳ１でＹｅｓ）、監視タイマをスタートする（ステップＳ２）。
マスタ装置１から送出された伝送データは、伝送路系Ａを介して制御装置２ａの３ポートスイッチ２４Ａに入力されるのと同時又は略同時に、伝送路系Ｂを介して制御装置２ａの３ポートスイッチ２４Ｂにも入力される。すると、３ポートスイッチ２４Ｂは、入力した伝送データを伝送コントローラ２３Ｂに出力すると共に、伝送路系Ｂに接続されたもう一方のポートから送出する。伝送コントローラ２３Ｂは、入力した伝送データのエラーチェックを行った後、その伝送データを双方向メモリ２２Ｂに書き込む。
【００２９】
すなわち、ＣＰＵ２１は、伝送路系Ａからデータ受信したと判定した後、監視タイマ値設定部２６で設定した監視時間が経過するまでの間に、伝送路系Ｂを介して制御装置２ａがデータ受信したと判定する（ステップＳ３でＹｅｓ）。これにより、制御装置２ａのＣＰＵ２１は、マスタ装置１から制御装置２ａまでの区間の各伝送路は正常であると判断する。
【００３０】
この例では、伝送路系Ｂには障害が発生していないため、制御装置２ａの３ポートスイッチ２４Ｂから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ｂ→制御装置２ｃの３ポートスイッチ２４Ｂ→…→制御装置２ｆの３ポートスイッチ２４Ｂの順に伝送され、最後にマスタ装置１に戻される正常ルートを通る。
ところが、伝送路系Ａには障害αが発生しているため、制御装置２ａの３ポートスイッチ２４Ａから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ａに伝送されない。すなわち、この状態では、伝送路系Ａの伝送データは制御装置２ｂ以降に到達しなくなる。
【００３１】
そのため、制御装置２ｂ以降のＣＰＵ２１でデータ監視処理を実行すると、伝送路系Ｂからデータ受信した後、監視タイマ値設定部２６で設定した監視時間が経過しても、伝送路系Ａからデータ受信せず、監視時間がアップすることになる（ステップＳ４でＹｅｓ）。
ここで、制御装置２ｂ〜２ｆの監視時間のうち、最も短いものが制御装置２ｃの監視時間であるものとする。この場合、制御装置２ｂ〜２ｆのうち、制御装置２ｃのＣＰＵ２１で初めに監視時間がアップする。したがって、制御装置２ｃのＣＰＵ２１は、伝送路系Ｂから受信した伝送データを伝送路系Ａに送出するべく、当該伝送データを双方向メモリ２２Ａに書き込む（ステップＳ５）。
【００３２】
これにより、伝送路系Ｂから受信した伝送データは、制御装置２ｃの３ポートスイッチ２４Ａから伝送路系Ａに対して双方向へ送出される。つまり、制御装置２ｃから、伝送路系Ａを介して制御装置２ｂ及び２ｄに上記伝送データが伝送される。伝送路系Ａには障害α以外の障害は発生していないため、制御装置２ｄに伝送された伝送データは、その後、制御装置２ｅ→制御装置２ｆの順に正しく伝送される。
このように、伝送路系Ａに障害αが発生している場合であっても、制御装置２ｂ以降のすべての制御装置で伝送路系Ａ，Ｂからのデータ受信を行うことができる。
【００３３】
このとき、各制御装置２で伝送路系Ａ及びＢから正常にデータ受信しているか否かを監視することで、各伝送路上の障害を容易に検出することができる。
また、制御装置２ｃで伝送路系Ａに障害αが発生していることを検出すると、その制御装置２ｃから伝送路系Ａに対して双方向に受信データを送出するので、マスタ装置１から障害αより下流の制御装置２ｂ〜２ｆにデータを再送するという煩雑な処理が不要となる。したがって、比較的簡易な構成でデータ遅れのない伝送処理を行うことができる。
【００３４】
さらに、上述した例では、上流側の制御装置２ｂの監視時間よりも下流側の制御装置２ｃの監視時間を短く設定するので、制御装置２ｂより制御装置２ｃの方が早く伝送路系Ａの障害αを検出し、制御装置２ｃから受信データの送出を行うことができる。そのため、上流側の制御装置２ｂから受信データの送出を行う場合と比較して、下流側に設けられた制御装置２ｄ〜２ｆにおけるデータ遅れを改善することができる。
なお、ここでは伝送路系Ａに障害αのみが発生している場合について説明したが、１つの伝送路系に複数の障害が発生している場合にも対応可能である。
【００３５】
次に、伝送路系Ａ及びＢの双方で障害が発生した場合について説明する。
図５は、制御装置２ａと制御装置２ｂとの間の伝送路系Ａに障害α、制御装置２ｄと制御装置２ｅとの間の伝送路系Ｂに障害βが発生している場合のデータ伝送の流れを示す図である。
伝送路系Ａの障害αについては前述した図４の状態と同様であるため、伝送路系Ａを介したデータ伝送の流れは、図４の動作と同様となる。つまり、伝送路系Ｂから受信した伝送データを制御装置２ｃから伝送路系Ａに対して双方向に送出することで、制御装置２ｂ以降の制御装置に対する伝送路系Ａを介したデータ伝送を行う。
【００３６】
一方、伝送路系Ｂについては、マスタ装置１から送出された伝送データは、制御装置２ｄまでは正常に伝送されるが、障害βにより制御装置２ｄから制御装置２ｅへのデータ伝送は行われない。すなわち、この状態では、伝送路系Ｂの伝送データは制御装置２ｅ及び２ｆに到達しなくなる。
このとき、制御装置２ｅ，２ｆの監視時間のうち、制御装置２ｅの監視時間の方が短いものとする。この場合、制御装置２ｅ，２ｆのうち、制御装置２ｅのＣＰＵ２１で先に、伝送路系Ａからデータ受信をしてから上記監視時間が経過しても伝送路系Ｂからのデータ受信が無いと判断する（ステップＳ４でＹｅｓ）。したがって、制御装置２ｅのＣＰＵ２１は、伝送路系Ａから受信した伝送データを伝送路系Ｂに送出するべく、当該伝送データを双方向メモリ２２Ｂに書き込む（ステップＳ５）。
【００３７】
これにより、伝送路系Ａから受信した伝送データは、制御装置２ｅの３ポートスイッチ２４Ｂから伝送路系Ｂに対して双方向へ送出される。つまり、制御装置２ｅから、伝送路系Ｂを介して制御装置２ｆに上記伝送データが伝送される。
このように、伝送路系Ａ，Ｂにそれぞれ障害が発生している場合であっても、すべての制御装置で伝送路系Ａ，Ｂからのデータ受信を行うことができる。
【００３８】
（効果）
このように、上記実施形態では、各制御装置に２系統の伝送路から正常にデータ受信しているか否かを監視する監視手段を設ける。そして、一方の系統から正しくデータ受信できない場合には、その系統の伝送路の上流に障害が発生したものと判断し、正しく受信できたデータを障害が発生している系統の伝送路に送出する。これにより、２系統の伝送路に同時に障害が発生した場合であっても、伝送路に接続されたすべての制御装置で適正にデータを受信することができる。
【００３９】
また、各制御装置において障害伝送路の迂回処理を取ることにより、マスタ装置からの煩雑な再送処理を不要とすることができる。したがって、比較的簡易な構成でデータ遅れのない伝送処理を行うことができる。
さらに、各制御装置において受信データの送出処理を行う場合には、障害伝送路に対して双方向に受信データを送出するので、データを抜けなく伝送することができる。
【００４０】
さらにまた、各制御装置に割り当てる監視時間をそれぞれ異なる時間に設定するので、例えば、下流側の制御装置の監視時間を上流側と比較して短く設定すれば、下流側の制御装置で先に監視時間がアップして正常なデータが送出されるので、データ遅れを改善することができる。
以上のように、高信頼な伝送システムを構成することができるので、特に、高信頼性が要求される交通や電力分野へ適用される装置間でデータ伝送を行うシステムに対して好適である。
【００４１】
（第２の実施形態）
次に、第２の実施形態について説明する。
この第２の実施形態は、制御装置から異常系統の伝送路に受信データを送出する際、障害が発生した箇所の直後の制御装置から当該受信データを送出するようにしたものである。
（構成）
図６は、第２の実施形態における制御装置２の内部構成を示す図である。
第２の実施形態の制御装置２は、前述した第１の実施形態の制御装置２において、制御装置クロック２７と制御装置遅延クロック２８とを追加したことを除いては、図２に示す制御装置２と同様の構成を有する。したがって、図２と同一構成を有する部分には図２と同一符号を付し、構成の異なる部分を中心に説明する。
制御装置クロック２７は、通信システム全体（マスタ装置１及びすべての制御装置２ａ〜２ｆ）で同期した時刻情報を保持している。
【００４２】
また、制御装置遅延クロック２８は、マスタ装置１から送出された伝送データが自制御装置２に到達するまでの時間（伝播遅延時間）を保持している。この伝播遅延時間は、制御装置毎に異なるものとなっており、マスタ装置１からの接続順位を示す指標として使用することができる。
そして、監視タイマ値設定部２６は、制御装置遅延クロック２８の値を用いて自制御装置の監視タイマ値を決定する。ここでは、例えば、制御装置遅延クロック２８の値に２０μｓを乗算して得られる値を監視タイマ値とする。
【００４３】
次に、制御装置クロック２７及び制御装置遅延クロック２８で保持する値の設定方法について説明する。
図７は、マスタ装置１と制御装置２との間のクロック同期化方法を示す図である。このクロック同期化方法は、ＩＥＥＥ１５８８で規格化されている標準的な方法である。
マスタ装置１は、制御装置２に対して定期的にＳｙｎｃデータを送出する。このＳｙｎｃデータには、マスタ装置１のクロック値が含まれている。Ｓｙｎｃデータを受け取った制御装置２は、マスタ装置１のクロック値と自身のクロック値との差分を計算する。
【００４４】
ここで、マスタ装置１のクロック値は１０００であり、制御装置２が伝播遅延も含めてその情報を受け取った時点での自クロック値は５０２であるため、差分は４９８となる。
次に、マスタ装置１は制御装置２に対してＦｏｌｌｏｗ＿Ｕｐデータを送出する。このＦｏｌｌｏｗ＿Ｕｐデータを受け取った制御装置２は、上記差分をもとに自クロック値を補正する。その結果、制御装置２のクロック値は１００５（＝５０７＋４９８）となる。
このときの制御装置２のクロック値は、マスタ装置１のクロック値に対して伝播遅延分の２だけずれた値となる。この遅延量を補正するため、制御装置２はマスタ装置１に対してＤｅｌａｙ＿Ｒｅｑｕｅｓｔデータを送信する。
【００４５】
Ｄｅｌａｙ＿Ｒｅｑｕｅｓｔデータを受け取ったマスタ装置１は、遅れなくＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅデータを制御装置２に対して返送する。このＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅデータを受け取った制御装置２は、Ｄｅｌａｙ＿Ｒｅｑｕｅｓｔデータの送信からＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅデータの受信までの時間を計測し、その２分の１をマスタ装置１と制御装置２との間の伝播遅延時間として制御装置遅延クロック２８に設定する。つまり、この例では、制御装置遅延クロック２８に“２”が設定される。
その後、制御装置２は、マスタ装置１からのＳｙｎｃデータ及びＦｏｌｌｏｗ＿Ｕｐデータの受信時に、マスタ装置１から送信されたマスタ装置１のクロック値から、この制御装置遅延クロック２８の値“２”を減算して得られる値を、制御装置クロック２７に設定する。
【００４６】
以上の動作により、制御装置クロック２７には、マスタ装置１・制御装置２間の伝播遅延量が補正された正確なクロック値が設定される。このように、制御装置２は、マスタ装置１のクロック値と自身のクロック値との差分と、マスタ装置１と制御装置２との間の伝播遅延時間とに基づいて、自身のクロック値を補正する。
また、以上の動作により、制御装置遅延クロック２８には、マスタ装置１と制御装置２間の伝播遅延量が設定される。この値は上流側の制御装置２ほど小さい値となる。
なお、図６において、制御装置クロック２７及び制御装置遅延クロック２８が同期手段に対応している。
【００４７】
（動作）
次に、本実施形態の動作について説明する。
今、図８に示すように、制御装置２ａと制御装置２ｂとの間の伝送路系Ａにおいて、障害αが発生しているものとする。
この状態で、マスタ装置１が伝送路系Ａ及びＢに所定の伝送データを送出すると、この伝送データは、伝送路系Ａを介して制御装置２ａの３ポートスイッチ２４Ａに入力されると共に、伝送路系Ｂを介して制御装置２ａの３ポートスイッチ２４Ｂに入力される。
このとき、伝送路系Ｂには障害が発生していないため、制御装置２ａの３ポートスイッチ２４Ｂから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ｂ→制御装置２ｃの３ポートスイッチ２４Ｂ→…→制御装置２ｆの３ポートスイッチ２４Ｂの順に伝送され、最後にマスタ装置１に戻される正常ルートを通る。
【００４８】
ところが、伝送路系Ａでは障害αが発生しているため、制御装置２ａの３ポートスイッチ２４Ａから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ａに伝送されない。すなわち、この状態では、伝送路系Ａの伝送データは制御装置２ｂ以降に到達しなくなる。
そのため、制御装置２ｂ以降のＣＰＵ２１でデータ監視処理を実行すると、伝送路系Ｂからデータ受信した後、監視タイマ値設定部２６で設定した監視時間が経過しても、伝送路系Ａからデータ受信せず、監視時間がアップすることになる（ステップＳ４でＹｅｓ）。
【００４９】
このとき、制御装置２ｂ〜２ｆでは、制御装置２ｂの監視時間が最も短く設定されている。そのため、制御装置２ｂ〜２ｆのうち、制御装置２ｂのＣＰＵ２１で真っ先に、伝送路系Ｂからデータ受信をしてから上記監視時間が経過しても伝送路系Ａからのデータ受信が無いと判断する。したがって、制御装置２ｂのＣＰＵ２１は、伝送路系Ｂから受信した伝送データを伝送路系Ａに送出するべく、当該伝送データを双方向メモリ２２Ａに書き込む（ステップＳ５）。
【００５０】
これにより、伝送路系Ｂから受信した伝送データは、制御装置２ｂの３ポートスイッチ２４Ａから伝送路系Ａに対して双方向へ送出される。つまり、制御装置２ｂから、伝送路系Ａを介して制御装置２ｃに上記伝送データが伝送される。伝送路系Ａには障害α以外の障害は発生していないため、制御装置２ｃに伝送された伝送データは、その後、制御装置２ｄ→制御装置２ｅ→制御装置２ｆの順に正しく伝送される。
このように、上流側に位置する制御装置であるほど監視時間を短く設定するので、障害発生箇所の直後の制御装置２ｂで伝送路系Ａの障害αを検出し、当該制御装置２ｂから受信データの送出を行うことができる。
【００５１】
ところで、上流側に対して下流側に位置する制御装置の監視時間を短く設定すると、障害発生箇所より離れた制御装置で伝送路系の障害を検出し、受信データの送出を行うことになる。この場合、障害発生箇所に近い制御装置には、障害を検出した制御装置から折り返された受信データが到達することになる。そのため、上流側ほどマスタ装置からの接続順位を高く設定している場合、障害発生箇所に近い制御装置のデータ遅延が大きくなってしまい、好ましくない。
これに対して、本実施形態では、障害発生箇所の直後の制御装置で障害を検出し、受信データの送出を行うことができるので、上記データ遅延を抑制することができる。
【００５２】
次に、伝送路系Ａ及びＢの双方で障害が発生した場合について説明する。
図９は、制御装置２ａと制御装置２ｂとの間の伝送路系Ａに障害α、制御装置２ｄと制御装置２ｅとの間の伝送路系Ｂに障害βが発生している場合のデータ伝送の流れを示す図である。
伝送路系Ａの障害αについては前述した図８の状態と同様であるため、伝送路系Ａを介したデータ伝送の流れは、図８の動作と同様となる。つまり、伝送路系Ｂから受信した伝送データを制御装置２ｂから伝送路系Ａに対して双方向に送出することで、制御装置２ｂ以降の制御装置に対する伝送路系Ａを介したデータ伝送を行う。
【００５３】
一方、伝送路系Ｂについては、マスタ装置１から送出された伝送データは、制御装置２ｄまでは正常に伝送されるが、障害βにより制御装置２ｄから制御装置２ｅへのデータ伝送は行われない。すなわち、この状態では、伝送路系Ｂの伝送データは制御装置２ｅ及び２ｆに到達しなくなる。
制御装置２ｅ，２ｆでは、上流側に位置する制御装置２ｅの監視時間の方が短く設定されている。そのため、制御装置２ｅ，２ｆのうち、制御装置２ｅのＣＰＵ２１で先に、伝送路系Ａからデータ受信をしてから上記監視時間が経過しても伝送路系Ｂからのデータ受信が無いと判断する（ステップＳ４でＹｅｓ）。したがって、制御装置２ｅのＣＰＵ２１は、伝送路系Ａから受信した伝送データを伝送路系Ｂに送出するべく、当該伝送データを双方向メモリ２２Ｂに書き込む（ステップＳ５）。
【００５４】
これにより、伝送路系Ａから受信した伝送データは、制御装置２ｅの３ポートスイッチ２４Ｂから伝送路系Ｂに対して双方向へ送出される。つまり、制御装置２ｅから、伝送路系Ｂを介して制御装置２ｆに上記伝送データが伝送される。
このように、伝送路系Ａ，Ｂにそれぞれ障害が発生している場合であっても、すべての制御装置で伝送路系Ａ，Ｂからのデータ受信を行うことができる。
【００５５】
（効果）
このように、本実施形態では、各制御装置に割り当てる監視時間を、上流側に配置された制御装置であるほど短く設定するので、障害発生箇所の直後の制御装置が伝送データの中継を行うことができる。これにより、障害発生箇所に近い制御装置のデータ遅延量を最小化することができる。
また、制御装置は、マスタ装置との間のクロックの差分と伝播遅延時間とに基づいて、自身のクロック値を補正するものとし、上記監視時間を、伝播遅延時間に基づいて設定する。このように、標準的なクロック同期化方法で用いる伝播遅延時間に基づいて監視時間を設定するので、比較的簡易な構成で、上流側に配置された制御装置であるほど監視時間が短くなるように設定することができる。さらに、ネットワークのデータ伝送速度等を考慮した適正な監視時間を設定することができる。
（変形例）
なお、上記実施形態においては、２系統の伝送路によりネットワークを構成する場合について説明したが、３系統以上の伝送路によりネットワークを構成することもできる。
【符号の説明】
【００５６】
１…マスタ装置、２ａ〜２ｆ…制御装置、２１…ＣＰＵ、２２Ａ，２２Ｂ…双方向メモリ、２３Ａ，２３Ｂ…伝送コントローラ、２４Ａ，２４Ｂ…３ポートスイッチ、２５…監視タイマ、２６…監視タイマ値設定部
【技術分野】
【０００１】
本発明は、複数の装置間のデータ伝送に関し、特に、高信頼性が要求される交通、電力分野へ適用される装置の間で冗長化されたデータの送受信を行うデータ伝送装置及びデータ伝送方法に関する。
【背景技術】
【０００２】
従来、伝送データの信頼性を向上させる技術として、例えば特許文献１に記載の技術がある。この技術は、サーバ／クライアント型のシステムにおいて伝送パケットに欠落が生じた場合、サーバ側伝送装置はクライアント側伝送装置からの再送要求に応じてパケットを再送するというものである。ここでは、２重化した早系と遅系で構成される２系統でデータ伝送を行っている。
【０００３】
また、２重化された伝送路による伝送システムとして、例えば特許文献２に記載の技術がある。この技術は、冗長化された伝送路を切替えて伝送を行うことにより、伝送路の利用効率を上げるものである。ここでは、伝送路の故障検出時の動作については詳細には記述されていないが、異常発生時には再送処理を行い、それでも異常な場合には伝送路異常と判定して伝送路を切替えるものと推定される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７５７９号公報
【特許文献２】特開２００４−３２３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の２重化された伝送路による伝送システムのように、一方の伝送路に障害が発生した場合に伝送路を切替える構成とすると、伝送路上の１箇所の障害のみにしか対応できない。すなわち、同時に双方の伝送路に障害が発生した場合にはデータの伝送が停止してしまう。また、伝送されるデータにエラー発生した場合、再送処理によりデータ回復するので、正確な定周期毎にデータを抜けなく伝送することが困難である。
そこで、本発明は、多重化構成の伝送路に同時に障害が発生した場合であっても、データを適正に伝送することができるデータ伝送装置及びデータ伝送方法を提供することを課題としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１に係るデータ伝送装置は、マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送装置であって、前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出するように構成されており、前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視する監視手段と、前記監視手段で前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出するデータ送出手段と、を備えることを特徴としている。
【０００７】
このように、全ての系統からデータ受信したか否かを監視することで、正しくデータ受信できない系統が存在すると判断した場合には、その系統の伝送路の上流に障害が発生していると判断することができる。そして、障害が発生している伝送路に対しては、正常な系統から受信したデータを送出するので、伝送路に接続されたすべての制御装置でデータが抜けることなく正常に受信することができる。したがって、複数系統の伝送路に同時に障害が発生した場合であっても、データ伝送が停止することなく、信頼性を向上させることができる。
さらに、伝送路に障害が発生していると判断した制御装置から異常系統に対して正常なデータを送出することができるので、マスタ装置からの煩雑な再送処理を不要とすることができる。その結果、データ遅れを抑制することができる。
【０００８】
また、請求項２に係るデータ伝送装置は、請求項１に係る発明において、前記監視手段は、何れか１つの系統から前記伝送データを受信してから所定の監視時間が経過するまでの間に、残りの系統から前記伝送データを受信したか否かを監視するものであって、前記監視時間は、前記制御装置毎に異なる時間に設定されていることを特徴としている。
これにより、例えば、上流側の制御装置の監視時間を下流側と比較して短く設定すれば、上流側の制御装置で先に監視時間がアップして正常なデータを送出することになる。したがって、障害発生箇所より下流側の制御装置に、伝送路の正常状態と同じ順番でデータ伝送を行うことができる。一方、例えば、下流側の制御装置の監視時間を上流側と比較して短く設定すれば、下流側の制御装置で先に監視時間がアップして正常なデータが送出することになる。したがって、障害発生箇所より下流側の制御装置におけるデータ遅れを抑制することができる。
【０００９】
さらに、請求項３に係るデータ伝送装置は、請求項２に係る発明において、前記監視時間は、上記系統における上流側に配置した制御装置であるほど、短い時間に設定されていることを特徴としている。
これにより、障害発生箇所の直後の制御装置で真っ先に監視時間がアップして、正常なデータを送出することができる。したがって、障害発生箇所に近い制御装置におけるデータ遅れを抑制することができる。
【００１０】
また、請求項４に係るデータ伝送装置は、請求項３に係る発明において、前記制御装置は、前記マスタ装置との間のクロックの差分と、前記マスタ装置から自制御装置に伝送データが到達するまでの時間である伝播遅延時間とに基づいて、自制御装置のクロック値を補正する同期手段を備え、前記監視時間は、前記伝播遅延時間に基づいて設定されていることを特徴としている。
このように、標準的なクロック同期化方法で用いる伝播遅延時間に基づいて監視時間を設定するので、比較的簡易な構成で、伝送路の上流側に配置された制御装置であるほど監視時間が短くなるように設定することができる。
【００１１】
さらに、請求項５に係るデータ伝送方法は、マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送方法であって、前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出し、前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視し、前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出することを特徴としている。
これにより、多重化構成の伝送路に同時に障害が発生した場合であっても、伝送路に接続された全ての制御装置でデータが抜けることなく正しく受信することができるデータ伝送方法とすることができる。
【発明の効果】
【００１２】
本発明によれば、各制御装置において全系統からデータ受信したか否かを監視することで、各伝送路上の障害の有無を検出することができる。そして、障害発生を検出した場合には、障害発生した箇所から下流側の伝送路上に、正常系統から受信したデータを送出するので、複数系統の伝送路に同時に障害が発生した場合にも対応することができる。したがって、高信頼な伝送システムを構成することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態を示すシステム構成図である。
【図２】制御装置２の内部構成を示す図である。
【図３】ＣＰＵ２１で実行するデータ監視処理手順を示すフローチャートである。
【図４】伝送路系Ａに障害が発生した場合のデータ伝送の流れを説明する図である。
【図５】伝送路系Ａ及びＢに障害が発生した場合のデータ伝送の流れを説明する図である。
【図６】第２の実施形態における制御装置２の内部構成を示す図である。
【図７】マスタ装置と制御装置との間のクロック同期化方法を示す図である。
【図８】第２の実施形態において伝送路系Ａに障害が発生した場合のデータ伝送の流れを説明する図である。
【図９】第２の実施形態において伝送路系Ａ及びＢに障害が発生した場合のデータ伝送の流れを説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）
（構成）
図１は本発明の一実施形態を示すシステム構成図である。
図中、符号１はマスタ装置、符号２ａ〜２ｆは制御装置である。この図１に示すように、マスタ装置１と複数（ここでは６台）の制御装置２ａ〜２ｆとが、２重化された伝送路系Ａ，Ｂを介してリング状に接続されている。
マスタ装置１は、各制御装置２ａ〜２ｆに対する指令を含む伝送データを、伝送路系Ａ及び伝送路系Ｂに同時に送出する。マスタ装置１から送出した伝送データは、制御装置２ａ→制御装置２ｂ→制御装置２ｃ→…と順々に伝えられ、最終的にマスタ装置１に戻される。
【００１５】
この動作は、伝送路系Ａ，Ｂそれぞれに対して同様に行う。そのため、制御装置２ａ〜２ｆは、それぞれの伝送路系から同じ伝送データを２回受信することになる。
なお、制御装置２ａ〜２ｆはそれぞれ同様の構成を有するため、以下の説明では、制御装置２ａ〜２ｆを総括して説明する場合には、単に制御装置２と略記する。
【００１６】
図２は、制御装置２の内部構成を示す図である。
制御装置２は、ＣＰＵ２１、双方向メモリ２２、伝送コントローラ２３、３ポートスイッチ２４、監視タイマ２５及び監視タイマ値設定部２６により構成されている。ここで、双方向メモリ２２、伝送コントローラ２３及び３ポートスイッチ２４は、各伝送路系Ａ，Ｂに対応して２つずつ設けられている。そして、各制御装置２の３ポートスイッチ２４Ａ，２４Ｂが、それぞれ冗長化された伝送路系Ａ，Ｂで構成されたネットワークで接続されている。
【００１７】
すなわち、制御装置２は双方向通信可能な４つの通信ポートを有し、このうち２つの通信ポートを１組として２系統の通信系統にそれぞれ接続したネットワーク構成となっている。
ＣＰＵ２１は、伝送路系Ａ及びＢの双方から正常にデータ受信しているか否かを監視し、何れか一方の系からデータ受信してから所定の監視時間内に、もう一方の系からデータ受信していないと判定した場合には、データ受信していない方の系に対して、正常な系から受信した受信データを送出するデータ監視処理を行う。
【００１８】
ここで、ＣＰＵ２１は、双方向メモリ２２Ａ及び２２Ｂに対するデータの読み出し及び書き込みが可能となっており、双方向メモリ２２Ａ及び２２Ｂ内のデータを読み出し、監視することで伝送路系Ａ及びＢからデータ受信しているか否かを判定可能となっている。また、双方向メモリ２２Ａ，２２Ｂにデータを書き込むことで、データを書き込んだ双方向メモリに対応する系に対して、書き込みデータを送出することが可能となっている。なお、このデータ監視処理については後で詳述する。
【００１９】
３ポートスイッチ２４Ａは３つのポートを有し、そのうちの２つのポートは伝送路系Ａに接続され、残りの１つのポートは伝送コントローラ２３Ａに接続されている。
３ポートスイッチ２４Ａは、伝送路系Ａに接続した一方のポートに伝送路系Ａを介してデータが入力されると、当該データを、伝送路系Ａに接続した他方のポートから送出すると共に、伝送コントローラ２３Ａへ出力する。
伝送コントローラ２３Ａは、３ポートスイッチ２４Ａを介して入力されたデータのエラーチェックを行うと共に、そのデータが自分宛てであるか否かを確認する。そして、データにエラーがない場合には、双方向メモリ２２Ａへそのデータを書き込む。
【００２０】
また、伝送コントローラ２３Ａは、ＣＰＵ２１が伝送路へ送信するデータを双方向メモリ２２Ａへ書き込むと、双方向メモリ２２Ａに書き込まれたデータを順番に読み出し、３ポートスイッチ２４Ａへ送る。すると３ポートスイッチ２４Ａは、伝送コントローラ２３Ａからの送信データを上記ネットワークに接続された２つのポートから出力する。つまり、伝送路の双方向にデータを送出する。
なお、伝送路系Ｂに対応する双方向メモリ２２Ｂ、伝送コントローラ２３Ｂ及び３ポートスイッチ２４Ｂの構成については、上述した伝送路系Ａに対応する双方向メモリ２２Ａ、伝送コントローラ２３Ａ及び３ポートスイッチ２４Ａと同様であるため、説明を省略する。
【００２１】
監視タイマ値設定部２６は、制御装置２に割り振られた３２ビット長の識別番号の下８ビットに、例えば２０μｓを乗算することで、自制御装置の監視タイマ値（監視時間）を決定する。この場合であると、２０μｓから５１２０μｓの間で２０μｓ間隔の監視時間がそれぞれの制御装置２に割り振られることになる。この監視タイマ値は監視タイマ２５により監視される。
【００２２】
次に、ＣＰＵ２１で実行するデータ監視処理について説明する。
図３は、ＣＰＵ２１で実行するデータ監視処理手順を示すフローチャートである。
先ずステップＳ１で、ＣＰＵ２１は、伝送路系Ａ，Ｂの何れか一方の系からデータ受信したか否かを判定する。
上述したように、伝送路を介したデータが３ポートスイッチ２４に入力されると、その受信データは伝送コントローラ２３へ入力される。そして、伝送コントローラ２３は入力された受信データのエラーチェックを行った後、その受信データを双方向メモリ２２へ書き込む。したがって、ここでは、双方向メモリ２２Ａ及び２２Ｂ内のデータを確認し、何れか一方に受信データが書き込まれているか否かを判定することで、伝送路系Ａ，Ｂの何れか一方の系からデータ受信したか否かを判定する。
【００２３】
そして、双方向メモリ２２Ａ及び２２Ｂに受信データが書き込まれていない場合には、何れの系からもデータ受信していないと判断し、何れかの系からデータ受信するまで待機する。一方、何れかの系からデータ受信したと判断した場合には、ステップＳ２に移行する。
ステップＳ２では、ＣＰＵ２１は、監視タイマ２５に対して指令信号を出力し、監視タイマをスタートさせる。
【００２４】
次に、ステップＳ３では、ＣＰＵ２１は、前記ステップＳ１でデータ受信をしていないと判断した方の系からデータ受信したか否かを判定する。そして、データ受信したと判定した場合には、伝送路系Ａ及びＢの両方から正常にデータ受信しており、各伝送路は正常であると判断してそのままデータ監視処理を終了する。
一方、データ受信をしていない場合にはステップＳ４に移行し、監視タイマ２５の監視タイマ値が監視タイマ値設定部２６で設定した監視時間に達したか否かを判定する。そして、監視タイマ設定値に達していない場合には前記ステップＳ３に移行する。すなわち、一方の系からデータ受信してから、監視時間が経過するまでの期間は、もう一方の系からのデータ受信を待つものとする。
【００２５】
そして、監視タイマ値が監視タイマ設定値に達すると、データ受信していない方の系は、伝送路の上流で障害が発生している異常系統であると判断して、ステップＳ４からステップＳ５に移行する。
ステップＳ５では、ＣＰＵ２１は、伝送路系Ａ，Ｂのうちデータ受信が可能な正常系統から受信した受信データを、異常系統の双方向メモリ２２に書き込む。これにより、当該受信データが異常系統の伝送路に対して双方向に送出される。
【００２６】
このように、各制御装置２では、一方の系統からデータが正しく受信されてから所定の監視時間が経過するまでの間に、他方の系統からデータが正しく受信されない場合には、その系統の伝送路に障害が発生したものと判断する。そして、正しく受信できたデータを障害発生の系統の伝送路に送出する。
なお、図３において、ステップＳ１〜Ｓ４が監視手段に対応し、ステップＳ５がデータ送出手段に対応している。
【００２７】
（動作）
次に、本実施形態の動作について説明する。
今、図４に示すように、制御装置２ａと制御装置２ｂとの間の伝送路系Ａにおいて、障害αが発生しているものとする。
この状態で、マスタ装置１が伝送路系Ａ及びＢに所定の伝送データを送出すると、この伝送データは、先ず伝送路系Ａを介して制御装置２ａの３ポートスイッチ２４Ａに入力される。すると、３ポートスイッチ２４Ａは、入力した伝送データを伝送コントローラ２３Ａに出力すると共に、伝送路系Ａに接続されたもう一方のポートから送出する。伝送コントローラ２３Ａは、入力した伝送データのエラーチェックを行った後、その伝送データを双方向メモリ２２Ａに書き込む。
【００２８】
このとき、ＣＰＵ２１は、図３に示すデータ監視処理により、伝送路系Ａからデータを受信したと判定し（ステップＳ１でＹｅｓ）、監視タイマをスタートする（ステップＳ２）。
マスタ装置１から送出された伝送データは、伝送路系Ａを介して制御装置２ａの３ポートスイッチ２４Ａに入力されるのと同時又は略同時に、伝送路系Ｂを介して制御装置２ａの３ポートスイッチ２４Ｂにも入力される。すると、３ポートスイッチ２４Ｂは、入力した伝送データを伝送コントローラ２３Ｂに出力すると共に、伝送路系Ｂに接続されたもう一方のポートから送出する。伝送コントローラ２３Ｂは、入力した伝送データのエラーチェックを行った後、その伝送データを双方向メモリ２２Ｂに書き込む。
【００２９】
すなわち、ＣＰＵ２１は、伝送路系Ａからデータ受信したと判定した後、監視タイマ値設定部２６で設定した監視時間が経過するまでの間に、伝送路系Ｂを介して制御装置２ａがデータ受信したと判定する（ステップＳ３でＹｅｓ）。これにより、制御装置２ａのＣＰＵ２１は、マスタ装置１から制御装置２ａまでの区間の各伝送路は正常であると判断する。
【００３０】
この例では、伝送路系Ｂには障害が発生していないため、制御装置２ａの３ポートスイッチ２４Ｂから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ｂ→制御装置２ｃの３ポートスイッチ２４Ｂ→…→制御装置２ｆの３ポートスイッチ２４Ｂの順に伝送され、最後にマスタ装置１に戻される正常ルートを通る。
ところが、伝送路系Ａには障害αが発生しているため、制御装置２ａの３ポートスイッチ２４Ａから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ａに伝送されない。すなわち、この状態では、伝送路系Ａの伝送データは制御装置２ｂ以降に到達しなくなる。
【００３１】
そのため、制御装置２ｂ以降のＣＰＵ２１でデータ監視処理を実行すると、伝送路系Ｂからデータ受信した後、監視タイマ値設定部２６で設定した監視時間が経過しても、伝送路系Ａからデータ受信せず、監視時間がアップすることになる（ステップＳ４でＹｅｓ）。
ここで、制御装置２ｂ〜２ｆの監視時間のうち、最も短いものが制御装置２ｃの監視時間であるものとする。この場合、制御装置２ｂ〜２ｆのうち、制御装置２ｃのＣＰＵ２１で初めに監視時間がアップする。したがって、制御装置２ｃのＣＰＵ２１は、伝送路系Ｂから受信した伝送データを伝送路系Ａに送出するべく、当該伝送データを双方向メモリ２２Ａに書き込む（ステップＳ５）。
【００３２】
これにより、伝送路系Ｂから受信した伝送データは、制御装置２ｃの３ポートスイッチ２４Ａから伝送路系Ａに対して双方向へ送出される。つまり、制御装置２ｃから、伝送路系Ａを介して制御装置２ｂ及び２ｄに上記伝送データが伝送される。伝送路系Ａには障害α以外の障害は発生していないため、制御装置２ｄに伝送された伝送データは、その後、制御装置２ｅ→制御装置２ｆの順に正しく伝送される。
このように、伝送路系Ａに障害αが発生している場合であっても、制御装置２ｂ以降のすべての制御装置で伝送路系Ａ，Ｂからのデータ受信を行うことができる。
【００３３】
このとき、各制御装置２で伝送路系Ａ及びＢから正常にデータ受信しているか否かを監視することで、各伝送路上の障害を容易に検出することができる。
また、制御装置２ｃで伝送路系Ａに障害αが発生していることを検出すると、その制御装置２ｃから伝送路系Ａに対して双方向に受信データを送出するので、マスタ装置１から障害αより下流の制御装置２ｂ〜２ｆにデータを再送するという煩雑な処理が不要となる。したがって、比較的簡易な構成でデータ遅れのない伝送処理を行うことができる。
【００３４】
さらに、上述した例では、上流側の制御装置２ｂの監視時間よりも下流側の制御装置２ｃの監視時間を短く設定するので、制御装置２ｂより制御装置２ｃの方が早く伝送路系Ａの障害αを検出し、制御装置２ｃから受信データの送出を行うことができる。そのため、上流側の制御装置２ｂから受信データの送出を行う場合と比較して、下流側に設けられた制御装置２ｄ〜２ｆにおけるデータ遅れを改善することができる。
なお、ここでは伝送路系Ａに障害αのみが発生している場合について説明したが、１つの伝送路系に複数の障害が発生している場合にも対応可能である。
【００３５】
次に、伝送路系Ａ及びＢの双方で障害が発生した場合について説明する。
図５は、制御装置２ａと制御装置２ｂとの間の伝送路系Ａに障害α、制御装置２ｄと制御装置２ｅとの間の伝送路系Ｂに障害βが発生している場合のデータ伝送の流れを示す図である。
伝送路系Ａの障害αについては前述した図４の状態と同様であるため、伝送路系Ａを介したデータ伝送の流れは、図４の動作と同様となる。つまり、伝送路系Ｂから受信した伝送データを制御装置２ｃから伝送路系Ａに対して双方向に送出することで、制御装置２ｂ以降の制御装置に対する伝送路系Ａを介したデータ伝送を行う。
【００３６】
一方、伝送路系Ｂについては、マスタ装置１から送出された伝送データは、制御装置２ｄまでは正常に伝送されるが、障害βにより制御装置２ｄから制御装置２ｅへのデータ伝送は行われない。すなわち、この状態では、伝送路系Ｂの伝送データは制御装置２ｅ及び２ｆに到達しなくなる。
このとき、制御装置２ｅ，２ｆの監視時間のうち、制御装置２ｅの監視時間の方が短いものとする。この場合、制御装置２ｅ，２ｆのうち、制御装置２ｅのＣＰＵ２１で先に、伝送路系Ａからデータ受信をしてから上記監視時間が経過しても伝送路系Ｂからのデータ受信が無いと判断する（ステップＳ４でＹｅｓ）。したがって、制御装置２ｅのＣＰＵ２１は、伝送路系Ａから受信した伝送データを伝送路系Ｂに送出するべく、当該伝送データを双方向メモリ２２Ｂに書き込む（ステップＳ５）。
【００３７】
これにより、伝送路系Ａから受信した伝送データは、制御装置２ｅの３ポートスイッチ２４Ｂから伝送路系Ｂに対して双方向へ送出される。つまり、制御装置２ｅから、伝送路系Ｂを介して制御装置２ｆに上記伝送データが伝送される。
このように、伝送路系Ａ，Ｂにそれぞれ障害が発生している場合であっても、すべての制御装置で伝送路系Ａ，Ｂからのデータ受信を行うことができる。
【００３８】
（効果）
このように、上記実施形態では、各制御装置に２系統の伝送路から正常にデータ受信しているか否かを監視する監視手段を設ける。そして、一方の系統から正しくデータ受信できない場合には、その系統の伝送路の上流に障害が発生したものと判断し、正しく受信できたデータを障害が発生している系統の伝送路に送出する。これにより、２系統の伝送路に同時に障害が発生した場合であっても、伝送路に接続されたすべての制御装置で適正にデータを受信することができる。
【００３９】
また、各制御装置において障害伝送路の迂回処理を取ることにより、マスタ装置からの煩雑な再送処理を不要とすることができる。したがって、比較的簡易な構成でデータ遅れのない伝送処理を行うことができる。
さらに、各制御装置において受信データの送出処理を行う場合には、障害伝送路に対して双方向に受信データを送出するので、データを抜けなく伝送することができる。
【００４０】
さらにまた、各制御装置に割り当てる監視時間をそれぞれ異なる時間に設定するので、例えば、下流側の制御装置の監視時間を上流側と比較して短く設定すれば、下流側の制御装置で先に監視時間がアップして正常なデータが送出されるので、データ遅れを改善することができる。
以上のように、高信頼な伝送システムを構成することができるので、特に、高信頼性が要求される交通や電力分野へ適用される装置間でデータ伝送を行うシステムに対して好適である。
【００４１】
（第２の実施形態）
次に、第２の実施形態について説明する。
この第２の実施形態は、制御装置から異常系統の伝送路に受信データを送出する際、障害が発生した箇所の直後の制御装置から当該受信データを送出するようにしたものである。
（構成）
図６は、第２の実施形態における制御装置２の内部構成を示す図である。
第２の実施形態の制御装置２は、前述した第１の実施形態の制御装置２において、制御装置クロック２７と制御装置遅延クロック２８とを追加したことを除いては、図２に示す制御装置２と同様の構成を有する。したがって、図２と同一構成を有する部分には図２と同一符号を付し、構成の異なる部分を中心に説明する。
制御装置クロック２７は、通信システム全体（マスタ装置１及びすべての制御装置２ａ〜２ｆ）で同期した時刻情報を保持している。
【００４２】
また、制御装置遅延クロック２８は、マスタ装置１から送出された伝送データが自制御装置２に到達するまでの時間（伝播遅延時間）を保持している。この伝播遅延時間は、制御装置毎に異なるものとなっており、マスタ装置１からの接続順位を示す指標として使用することができる。
そして、監視タイマ値設定部２６は、制御装置遅延クロック２８の値を用いて自制御装置の監視タイマ値を決定する。ここでは、例えば、制御装置遅延クロック２８の値に２０μｓを乗算して得られる値を監視タイマ値とする。
【００４３】
次に、制御装置クロック２７及び制御装置遅延クロック２８で保持する値の設定方法について説明する。
図７は、マスタ装置１と制御装置２との間のクロック同期化方法を示す図である。このクロック同期化方法は、ＩＥＥＥ１５８８で規格化されている標準的な方法である。
マスタ装置１は、制御装置２に対して定期的にＳｙｎｃデータを送出する。このＳｙｎｃデータには、マスタ装置１のクロック値が含まれている。Ｓｙｎｃデータを受け取った制御装置２は、マスタ装置１のクロック値と自身のクロック値との差分を計算する。
【００４４】
ここで、マスタ装置１のクロック値は１０００であり、制御装置２が伝播遅延も含めてその情報を受け取った時点での自クロック値は５０２であるため、差分は４９８となる。
次に、マスタ装置１は制御装置２に対してＦｏｌｌｏｗ＿Ｕｐデータを送出する。このＦｏｌｌｏｗ＿Ｕｐデータを受け取った制御装置２は、上記差分をもとに自クロック値を補正する。その結果、制御装置２のクロック値は１００５（＝５０７＋４９８）となる。
このときの制御装置２のクロック値は、マスタ装置１のクロック値に対して伝播遅延分の２だけずれた値となる。この遅延量を補正するため、制御装置２はマスタ装置１に対してＤｅｌａｙ＿Ｒｅｑｕｅｓｔデータを送信する。
【００４５】
Ｄｅｌａｙ＿Ｒｅｑｕｅｓｔデータを受け取ったマスタ装置１は、遅れなくＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅデータを制御装置２に対して返送する。このＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅデータを受け取った制御装置２は、Ｄｅｌａｙ＿Ｒｅｑｕｅｓｔデータの送信からＤｅｌａｙ＿Ｒｅｓｐｏｎｓｅデータの受信までの時間を計測し、その２分の１をマスタ装置１と制御装置２との間の伝播遅延時間として制御装置遅延クロック２８に設定する。つまり、この例では、制御装置遅延クロック２８に“２”が設定される。
その後、制御装置２は、マスタ装置１からのＳｙｎｃデータ及びＦｏｌｌｏｗ＿Ｕｐデータの受信時に、マスタ装置１から送信されたマスタ装置１のクロック値から、この制御装置遅延クロック２８の値“２”を減算して得られる値を、制御装置クロック２７に設定する。
【００４６】
以上の動作により、制御装置クロック２７には、マスタ装置１・制御装置２間の伝播遅延量が補正された正確なクロック値が設定される。このように、制御装置２は、マスタ装置１のクロック値と自身のクロック値との差分と、マスタ装置１と制御装置２との間の伝播遅延時間とに基づいて、自身のクロック値を補正する。
また、以上の動作により、制御装置遅延クロック２８には、マスタ装置１と制御装置２間の伝播遅延量が設定される。この値は上流側の制御装置２ほど小さい値となる。
なお、図６において、制御装置クロック２７及び制御装置遅延クロック２８が同期手段に対応している。
【００４７】
（動作）
次に、本実施形態の動作について説明する。
今、図８に示すように、制御装置２ａと制御装置２ｂとの間の伝送路系Ａにおいて、障害αが発生しているものとする。
この状態で、マスタ装置１が伝送路系Ａ及びＢに所定の伝送データを送出すると、この伝送データは、伝送路系Ａを介して制御装置２ａの３ポートスイッチ２４Ａに入力されると共に、伝送路系Ｂを介して制御装置２ａの３ポートスイッチ２４Ｂに入力される。
このとき、伝送路系Ｂには障害が発生していないため、制御装置２ａの３ポートスイッチ２４Ｂから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ｂ→制御装置２ｃの３ポートスイッチ２４Ｂ→…→制御装置２ｆの３ポートスイッチ２４Ｂの順に伝送され、最後にマスタ装置１に戻される正常ルートを通る。
【００４８】
ところが、伝送路系Ａでは障害αが発生しているため、制御装置２ａの３ポートスイッチ２４Ａから送出された伝送データは、制御装置２ｂの３ポートスイッチ２４Ａに伝送されない。すなわち、この状態では、伝送路系Ａの伝送データは制御装置２ｂ以降に到達しなくなる。
そのため、制御装置２ｂ以降のＣＰＵ２１でデータ監視処理を実行すると、伝送路系Ｂからデータ受信した後、監視タイマ値設定部２６で設定した監視時間が経過しても、伝送路系Ａからデータ受信せず、監視時間がアップすることになる（ステップＳ４でＹｅｓ）。
【００４９】
このとき、制御装置２ｂ〜２ｆでは、制御装置２ｂの監視時間が最も短く設定されている。そのため、制御装置２ｂ〜２ｆのうち、制御装置２ｂのＣＰＵ２１で真っ先に、伝送路系Ｂからデータ受信をしてから上記監視時間が経過しても伝送路系Ａからのデータ受信が無いと判断する。したがって、制御装置２ｂのＣＰＵ２１は、伝送路系Ｂから受信した伝送データを伝送路系Ａに送出するべく、当該伝送データを双方向メモリ２２Ａに書き込む（ステップＳ５）。
【００５０】
これにより、伝送路系Ｂから受信した伝送データは、制御装置２ｂの３ポートスイッチ２４Ａから伝送路系Ａに対して双方向へ送出される。つまり、制御装置２ｂから、伝送路系Ａを介して制御装置２ｃに上記伝送データが伝送される。伝送路系Ａには障害α以外の障害は発生していないため、制御装置２ｃに伝送された伝送データは、その後、制御装置２ｄ→制御装置２ｅ→制御装置２ｆの順に正しく伝送される。
このように、上流側に位置する制御装置であるほど監視時間を短く設定するので、障害発生箇所の直後の制御装置２ｂで伝送路系Ａの障害αを検出し、当該制御装置２ｂから受信データの送出を行うことができる。
【００５１】
ところで、上流側に対して下流側に位置する制御装置の監視時間を短く設定すると、障害発生箇所より離れた制御装置で伝送路系の障害を検出し、受信データの送出を行うことになる。この場合、障害発生箇所に近い制御装置には、障害を検出した制御装置から折り返された受信データが到達することになる。そのため、上流側ほどマスタ装置からの接続順位を高く設定している場合、障害発生箇所に近い制御装置のデータ遅延が大きくなってしまい、好ましくない。
これに対して、本実施形態では、障害発生箇所の直後の制御装置で障害を検出し、受信データの送出を行うことができるので、上記データ遅延を抑制することができる。
【００５２】
次に、伝送路系Ａ及びＢの双方で障害が発生した場合について説明する。
図９は、制御装置２ａと制御装置２ｂとの間の伝送路系Ａに障害α、制御装置２ｄと制御装置２ｅとの間の伝送路系Ｂに障害βが発生している場合のデータ伝送の流れを示す図である。
伝送路系Ａの障害αについては前述した図８の状態と同様であるため、伝送路系Ａを介したデータ伝送の流れは、図８の動作と同様となる。つまり、伝送路系Ｂから受信した伝送データを制御装置２ｂから伝送路系Ａに対して双方向に送出することで、制御装置２ｂ以降の制御装置に対する伝送路系Ａを介したデータ伝送を行う。
【００５３】
一方、伝送路系Ｂについては、マスタ装置１から送出された伝送データは、制御装置２ｄまでは正常に伝送されるが、障害βにより制御装置２ｄから制御装置２ｅへのデータ伝送は行われない。すなわち、この状態では、伝送路系Ｂの伝送データは制御装置２ｅ及び２ｆに到達しなくなる。
制御装置２ｅ，２ｆでは、上流側に位置する制御装置２ｅの監視時間の方が短く設定されている。そのため、制御装置２ｅ，２ｆのうち、制御装置２ｅのＣＰＵ２１で先に、伝送路系Ａからデータ受信をしてから上記監視時間が経過しても伝送路系Ｂからのデータ受信が無いと判断する（ステップＳ４でＹｅｓ）。したがって、制御装置２ｅのＣＰＵ２１は、伝送路系Ａから受信した伝送データを伝送路系Ｂに送出するべく、当該伝送データを双方向メモリ２２Ｂに書き込む（ステップＳ５）。
【００５４】
これにより、伝送路系Ａから受信した伝送データは、制御装置２ｅの３ポートスイッチ２４Ｂから伝送路系Ｂに対して双方向へ送出される。つまり、制御装置２ｅから、伝送路系Ｂを介して制御装置２ｆに上記伝送データが伝送される。
このように、伝送路系Ａ，Ｂにそれぞれ障害が発生している場合であっても、すべての制御装置で伝送路系Ａ，Ｂからのデータ受信を行うことができる。
【００５５】
（効果）
このように、本実施形態では、各制御装置に割り当てる監視時間を、上流側に配置された制御装置であるほど短く設定するので、障害発生箇所の直後の制御装置が伝送データの中継を行うことができる。これにより、障害発生箇所に近い制御装置のデータ遅延量を最小化することができる。
また、制御装置は、マスタ装置との間のクロックの差分と伝播遅延時間とに基づいて、自身のクロック値を補正するものとし、上記監視時間を、伝播遅延時間に基づいて設定する。このように、標準的なクロック同期化方法で用いる伝播遅延時間に基づいて監視時間を設定するので、比較的簡易な構成で、上流側に配置された制御装置であるほど監視時間が短くなるように設定することができる。さらに、ネットワークのデータ伝送速度等を考慮した適正な監視時間を設定することができる。
（変形例）
なお、上記実施形態においては、２系統の伝送路によりネットワークを構成する場合について説明したが、３系統以上の伝送路によりネットワークを構成することもできる。
【符号の説明】
【００５６】
１…マスタ装置、２ａ〜２ｆ…制御装置、２１…ＣＰＵ、２２Ａ，２２Ｂ…双方向メモリ、２３Ａ，２３Ｂ…伝送コントローラ、２４Ａ，２４Ｂ…３ポートスイッチ、２５…監視タイマ、２６…監視タイマ値設定部
【特許請求の範囲】
【請求項１】
マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送装置であって、
前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出するように構成されており、
前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視する監視手段と、前記監視手段で前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出するデータ送出手段と、を備えることを特徴とするデータ伝送装置。
【請求項２】
前記監視手段は、何れか１つの系統から前記伝送データを受信してから所定の監視時間が経過するまでの間に、残りの系統から前記伝送データを受信したか否かを監視するものであって、
前記監視時間は、前記制御装置毎に異なる時間に設定されていることを特徴とする請求項１に記載のデータ伝送装置。
【請求項３】
前記監視時間は、上記系統における上流側に配置した制御装置であるほど、短い時間に設定されていることを特徴とする請求項２に記載のデータ伝送装置。
【請求項４】
前記制御装置は、前記マスタ装置との間のクロックの差分と、前記マスタ装置から自制御装置に伝送データが到達するまでの時間である伝播遅延時間とに基づいて、自制御装置のクロック値を補正する同期手段を備え、
前記監視時間は、前記伝播遅延時間に基づいて設定されていることを特徴とする請求項３に記載のデータ伝送装置。
【請求項５】
マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送方法であって、
前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出し、
前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視し、前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出することを特徴とするデータ伝送方法。
【請求項１】
マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送装置であって、
前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出するように構成されており、
前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視する監視手段と、前記監視手段で前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出するデータ送出手段と、を備えることを特徴とするデータ伝送装置。
【請求項２】
前記監視手段は、何れか１つの系統から前記伝送データを受信してから所定の監視時間が経過するまでの間に、残りの系統から前記伝送データを受信したか否かを監視するものであって、
前記監視時間は、前記制御装置毎に異なる時間に設定されていることを特徴とする請求項１に記載のデータ伝送装置。
【請求項３】
前記監視時間は、上記系統における上流側に配置した制御装置であるほど、短い時間に設定されていることを特徴とする請求項２に記載のデータ伝送装置。
【請求項４】
前記制御装置は、前記マスタ装置との間のクロックの差分と、前記マスタ装置から自制御装置に伝送データが到達するまでの時間である伝播遅延時間とに基づいて、自制御装置のクロック値を補正する同期手段を備え、
前記監視時間は、前記伝播遅延時間に基づいて設定されていることを特徴とする請求項３に記載のデータ伝送装置。
【請求項５】
マスタ装置と複数の制御装置とが、隣接する装置間を結ぶ双方向通信可能で且つ複数系統に多重化された伝送路によって接続され、それぞれの系統毎に前記伝送路を介して伝送データの授受を行うデータ伝送方法であって、
前記マスタ装置は、自身に接続された全ての系統の伝送路に対して、同一の伝送データを同時又は略同時に送出し、
前記制御装置は、全ての系統から前記伝送データを受信したか否かを監視し、前記伝送データを受信できない異常系統が存在すると判断したとき、正常系統から受信した前記伝送データを、前記異常系統の伝送路に対して双方向に送出することを特徴とするデータ伝送方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１２０１８４（Ｐ２０１１−１２０１８４Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２８６１６７（Ｐ２００９−２８６１６７）
【出願日】平成２１年１２月１７日（２００９．１２．１７）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月１７日（２００９．１２．１７）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]