データ伝送装置
【課題】実装面積およびコストの増大を抑制しつつ、低圧側と高圧側とを電気的に絶縁しながら複数の信号を伝送することが可能なデータ伝送装置を提供する。
【解決手段】変調回路１２は、通信データＳ１の２値論理値に従って周波数を変化させることでパルス変調出力Ｓ３を生成し、そのパルス変調出力Ｓ３を論理積回路１３、１４によりＰＷＭ入力信号Ｓ２に従い分配してセット用マイクロトランス１７およびリセット用マイクロトランス１８を介して伝送させ、復調回路２３は、論理和回路２２の論理和出力Ｓ６のパルス数を一定周期ごとにカウントすることで、パルス数積分値Ｓ９を算出し、そのパルス数積分値Ｓ９の大きさまたはその増減から通信データＳ１の論理値“０”または“１”の判定を行い、復調されるデータを通信データＳ１のフォーマットに変換することで、通信データＳ１を再生する。
【解決手段】変調回路１２は、通信データＳ１の２値論理値に従って周波数を変化させることでパルス変調出力Ｓ３を生成し、そのパルス変調出力Ｓ３を論理積回路１３、１４によりＰＷＭ入力信号Ｓ２に従い分配してセット用マイクロトランス１７およびリセット用マイクロトランス１８を介して伝送させ、復調回路２３は、論理和回路２２の論理和出力Ｓ６のパルス数を一定周期ごとにカウントすることで、パルス数積分値Ｓ９を算出し、そのパルス数積分値Ｓ９の大きさまたはその増減から通信データＳ１の論理値“０”または“１”の判定を行い、復調されるデータを通信データＳ１のフォーマットに変換することで、通信データＳ１を再生する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ伝送装置に関し、特に、マイクロトランス（微細加工技術を適用して形成された絶縁トランス）を介してデータを伝送する方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムには、昇降圧コンバータおよびインバータが搭載されている。そして、昇降圧コンバータには、インバータに流入する電流を通電および遮断するスイッチング素子、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路が設けられている。
【０００３】
ここで、車体筐体に接地される制御回路側は低圧系であり、スイッチング素子に接続されるアーム側は高圧系となる。このため、スイッチング素子の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、マイクロトランス（絶縁トランス）を用いて電気的に絶縁しながら、アーム側と制御回路との間で信号の授受が行われる。
【０００４】
そして、マイクロトランスによる信号伝送では、１次巻線に流れる電流の微分に相当する電圧が得られるので、ロジック信号を伝送する場合には、キャリア信号伝送方式または状態遷移信号伝送方式による信号処理が行われる。
ここで、キャリア信号伝送方式では、伝送されるロジック信号の論理に基づいて振幅変調された高周波キャリア信号にて１次巻線を励磁し、２次巻線の出力電圧をローパスフィルタにて平滑してロジック信号が取り出される。
【０００５】
状態遷移信号伝送方式では、伝送されるロジック信号の状態遷移（ロジック信号の立ち上がりエッジおよび立ち下がりエッジ）を検出し、ロジック信号の立ち上がりでパルスを伝送するセット用マイクロトランスから得られるパルス信号でフリップフロップをセットし、ロジック信号の立ち下がりでパルスを伝送するリセット用マイクロトランスから得られるパルス信号でフリップフロップをリセットすることで、ロジック信号の状態が取り出される。
【０００６】
一方、微細加工技術を適用して形成されたマイクロトランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成されたマイクロトランスを用いる場合、マイクロトランスに電流を流す期間を短くして電流を流すことにより、平均電流を許容直流電流以下にする必要がある。
【０００７】
ここで、キャリア信号伝送方式では、ロジック信号がハイレベルの期間に常にキャリア信号にてマイクロトランスが励磁され、マイクロトランスの巻線抵抗による発熱を抑えることができないことから、微細加工技術を適用して形成されたマイクロトランスによる信号伝送では状態遷移信号伝送方式を用いることが提案されている。
図１５は、マイクロトランスが適用される従来の昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
【０００８】
図１５において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するＩＧＢＴ３０６の導通および非導通を指示する制御信号を生成する制御回路３０１および温度センサからの過熱検知信号Ｓ２６および電流センサからの過電流検知信号Ｓ２５を監視しながら、ＩＧＢＴ３０６の制御端子を駆動するためのゲートドライブ信号Ｓ２４を生成するとともに、制御回路３０１に伝送されるアラーム信号Ｓ２２および温度信号Ｓ２３を生成する保護機能付きゲートドライバ回路３０５が設けられている。ここで、制御回路３０１は、ＣＰＵまたは論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【０００９】
そして、車体筐体に接地される低圧系の制御回路３０１側と、高圧系となる保護機能付きゲートドライバ回路３０５との間には、マイクロトランス３０２〜３０４が介挿され、制御回路３０１では、マイクロトランス３０２〜３０４を用いて保護機能付きゲートドライバ回路３０５と電気的に絶縁しながら信号の授受が行われる。
ここで、マイクロトランス３０２〜３０４は、制御回路３０１と保護機能付きゲートドライバ回路３０５との間で授受される信号ごとに設けられ、制御回路３０１から出力されるゲートドライブ用ＰＷＭ信号Ｓ２１はマイクロトランス３０２を介して保護機能付きゲートドライバ回路３０５に伝送され、保護機能付きゲートドライバ回路３０５から出力されるアラーム信号Ｓ２２はマイクロトランス３０３を介して制御回路３０１に伝送され、保護機能付きゲートドライバ回路３０５から出力される温度信号Ｓ２３はマイクロトランス３０４を介して制御回路３０１に伝送される。
【００１０】
そして、制御回路３０１は、ＩＧＢＴ３０６の導通または非導通を指示するゲートドライブ用ＰＷＭ信号Ｓ２１を生成し、このゲートドライブ用ＰＷＭ信号Ｓ２１をマイクロトランス３０２を介して保護機能付きゲートドライバ回路３０５に絶縁伝送する。そして、保護機能付きゲートドライバ回路３０５は、ゲートドライブ用ＰＷＭ信号Ｓ２１に基づいてゲート信号Ｓ２４を生成し、ＩＧＢＴ３０６の制御端子を駆動することにより、ＩＧＢＴ３０６をスイッチング動作させる。
【００１１】
ここで、ＩＧＢＴ３０６の温度センサから出力された過熱検知信号Ｓ２６が保護機能付きゲートドライバ回路３０５に入力されるとともに、ＩＧＢＴ３０６の電流センサから出力された過電流検知信号Ｓ２５が保護機能付きゲートドライバ回路３０５に入力される。そして、保護機能付きゲートドライバ回路３０５は、ＩＧＢＴ３０６が破壊しない閾値を超過した場合には、マイクロトランス３０３を介して制御回路３０１にアラーム信号Ｓ２２を伝送する。そして、制御回路３０１は、保護機能付きゲートドライバ回路３０５からアラーム信号Ｓ２２を受け取ると、ゲートドライブ用ＰＷＭ信号Ｓ２１の生成を停止することにより、ＩＧＢＴ３０６に流れる電流を遮断する。
【００１２】
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号Ｓ２６が保護機能付きゲートドライバ回路３０５に入力される。そして、保護機能付きゲートドライバ回路３０５は、過熱検知信号Ｓ２６のアナログ値をデジタル信号に変換することにより、温度信号Ｓ２３を生成し、マイクロトランス３０４を介して制御回路３０１に温度信号Ｓ２３を伝送する。そして、制御回路３０１は、温度信号Ｓ２３からＩＧＢＴ３０６のチップ温度を算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ３０６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
なお、状態遷移信号伝送方式では、例えば、マイクロトランス３０２には、制御回路３０１から出力されたゲートドライブ用ＰＷＭ信号Ｓ２１の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号をそれぞれ別個に伝送するセット用マイクロトランスとリセット用マイクロトランスとを設けることができる。
【００１３】
図１６は、従来の状態遷移信号伝送方式におけるデータ伝送装置の概略構成を示すブロック図である。
図１６において、データ伝送装置には、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりエッジおよび立ち下がりエッジにそれぞれ対応した一次側セットパルス信号Ｓ３２および一次側リセットパルス信号Ｓ３３を生成するエッジ検出部４０１、エッジ検出部４０１にて生成された一次側セットパルス信号Ｓ３２に基づいてセット用マイクロトランス４０４の一次側を駆動するセットパルス駆動部４０２、エッジ検出部４０１にて生成された一次側リセットパルス信号Ｓ３３に基づいてリセット用マイクロトランス４０５の一次側を駆動するリセットパルス駆動部４０３、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりエッジに対応した一次側セットパルス信号Ｓ３２を絶縁伝送するセット用マイクロトランス４０４、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち下がりエッジに対応した一次側リセットパルス信号Ｓ３３を絶縁伝送するリセット用マイクロトランス４０５、セット用マイクロトランス４０４の二次側の電位変動を矩形波に変換するセット差動コンパレータ４０６、リセット用マイクロトランス４０５の二次側の電位変動を矩形波に変換するリセット差動コンパレータ４０７、セット差動コンパレータ４０６の出力にてセット端子が駆動され、リセット差動コンパレータ４０７の出力にてリセット端子が駆動されることで、ゲートドライブ用ＰＷＭ信号Ｓ３１に対応した再生信号Ｓ３６を生成するＲＳラッチ４０８が設けられている。
【００１４】
図１７は、図１６のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
図１７において、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりがエッジ検出部４０１に入力されると、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりエッジに対応した一次側セットパルス信号Ｓ３２がエッジ検出部４０１にて生成され、セットパルス駆動部４０２に入力される。そして、セットパルス駆動部４０２は、一次側セットパルス信号Ｓ３２に基づいてセット用マイクロトランス４０４の一次側を駆動することで、セット用マイクロトランス４０４の一次側に電流が流れ、セット用マイクロトランス４０４の相互インダクタンスに応じた電位変動がセット用マイクロトランス４０４の二次側に発生する。そして、セット用マイクロトランス４０４の二次側の電位変動が発生すると、その電位変動に基づいて二次側セットパルス信号Ｓ３４がセット差動コンパレータ４０６にて生成され、ＲＳラッチ４０８のセット端子に入力されることで、ゲートドライブ用ＰＷＭ信号Ｓ３１に対応した再生信号Ｓ３６の立ち上がりが復元される。
【００１５】
また、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち下がりがエッジ検出部４０１に入力されると、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち下がりエッジに対応した一次側リセットパルス信号Ｓ３３がエッジ検出部４０１にて生成され、リセットパルス駆動部４０３に入力される。そして、リセットパルス駆動部４０３は、一次側リセットパルス信号Ｓ３３に基づいてリセット用マイクロトランス４０５の一次側を駆動することで、リセット用マイクロトランス４０５の一次側に電流が流れ、リセット用マイクロトランス４０５の相互インダクタンスに応じた電位変動がリセット用マイクロトランス４０５の二次側に発生する。そして、リセット用マイクロトランス４０５の二次側の電位変動が発生すると、その電位変動に基づいて二次側リセットパルス信号Ｓ３５がリセット差動コンパレータ４０７にて生成され、ＲＳラッチ４０８のリセット端子に入力されることで、ゲートドライブ用ＰＷＭ信号Ｓ３１に対応した再生信号Ｓ３６の立ち下がりが復元される。
【００１６】
また、特許文献１には、デジタル入力信号に応じた変調信号を変調部から生成し、パルストランスを介して復調部に伝送し、復調部は、変調信号からデジタル入力信号の波形を復元した出力信号を生成する方法が開示されている。
また、特許文献２には、通信データに応じてスイッチング周波数を変化させることが可能なスイッチング電源と、スイッチング電源に接続された複数の分散電源とを設け、各分散電源では、スイッチング電源の出力に重畳されたスイッチングノイズに基づいて通信データを復調し、負荷に電力を供給する方法が開示されている。
【特許文献１】特開２００６−７４３７２号公報
【特許文献２】特開２００７−１２４８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、図１５のデータ伝送方法では、ゲートドライブ用ＰＷＭ信号Ｓ２１、アラーム信号Ｓ２２、温度信号Ｓ２３などの制御信号はそれぞれ別個の経路で伝送され、制御回路３０１と保護機能付きゲートドライバ回路３０５との間で授受される制御信号ごとにマイクロトランス３０２〜３０４を設ける必要があることから、実装面積の増大を招くという問題があった。
また、特許文献１に開示された方法では、デジタル入力信号に応じた変調信号を復調部に伝送するために、パルストランスが使用されることから、パルストランスを半導体チップとは別個に設ける必要があり、実装面積およびコストの増大を招くという問題があった。
【００１８】
また、特許文献２に開示された方法では、スイッチング電源の出力に重畳されたスイッチングノイズに基づいて通信データが復調されるので、通信速度がスイッチング周波数で律速され、通信速度が遅くなるという問題があった。
そこで、本発明の目的は、実装面積およびコストの増大を抑制しつつ、低圧側と高圧側とを電気的に絶縁しながら複数の信号を伝送することが可能なデータ伝送装置を提供することである。
【課題を解決するための手段】
【００１９】
上述した課題を解決するために、請求項１記載のデータ伝送装置によれば、複数の種類の信号を重畳する重畳回路と、前記重畳回路にて重畳された複数の種類の信号を伝送するマイクロトランスと、前記マイクロトランスにて伝送された重畳された複数の種類の信号を個々に復元する復元回路とを備えることを特徴とする。
また、請求項２記載のデータ伝送装置によれば、前記重畳回路は、通信データの２値論理値に従って周波数を変化させる変調回路を備え、前記復元回路は、前記変調回路にて変えられた周波数の差に基づいて前記通信データを再生する復調回路を備えることを特徴とする。
【００２０】
また、請求項３記載のデータ伝送装置によれば、前記マイクロトランスは、パルス信号の２値論理値の一方の論理を伝送するセット用マイクロトランスと、前記パルス信号の２値論理値の他方の論理を伝送するリセット用マイクロトランスとを備えることを特徴とする。
また、請求項４記載のデータ伝送装置によれば、前記マイクロトランスによる伝送先にはアドレスが割り当てられ、前記アドレスごとに前記復元回路が設けられていることを特徴とする。
また、請求項５記載のデータ伝送装置によれば、請求項１から４のいずれか１項記載のデータ伝送装置が双方向通信用に２系統分だけ設けられていることを特徴とする。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、重畳された複数の種類の信号をマイクロトランスを介して伝送することにより、信号の種類ごとにマイクロトランスを設ける必要がなくなるとともに、マイクロトランスを半導体チップと一体化することが可能となり、実装面積およびコストの増大を抑制しつつ、低圧側と高圧側とを電気的に絶縁しながら複数の信号を高速伝送することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態に係るデータ伝送装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１において、データ伝送装置には、通信データＳ１を蓄積するデータバッファ１１、通信データＳ１を変調する変調回路１２、変調回路１２から出力されたパルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２との論理積をとる論理積回路１３、変調回路１２から出力されたパルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２の反転信号との論理積をとる論理積回路１４、論理積回路１３から出力されたセット信号Ｓ４に基づいてセット用マイクロトランス１７の一次側を駆動するセットドライバ１５、論理積回路１４から出力されたリセット信号Ｓ５に基づいてリセット用マイクロトランス１８の一次側を駆動するリセットドライバ１６、論理積回路１３から出力されたセット信号Ｓ４を絶縁伝送するセット用マイクロトランス１７、論理積回路１４から出力されたリセット信号Ｓ５を絶縁伝送するリセット用マイクロトランス１８、セット用マイクロトランス１７の二次側の電位変動を矩形波に変換するセット用コンパレータ１９、リセット用マイクロトランス１８の二次側の電位変動を矩形波に変換するリセット用コンパレータ２０、セット用コンパレータ１９の出力にてセット端子が駆動され、リセット用マイクロトランス１８の出力にてリセット端子が駆動されることで、ＰＷＭ入力信号Ｓ２に対応したＰＷＭ出力信号Ｓ７を生成するＲＳフリップフロップ２１、セット用コンパレータ１９の出力とリセット用コンパレータ２０の出力との論理和をとる論理和回路２２、論理和回路２２の論理和出力から通信データＳ１を復調する復調回路２３、復調回路２３の復調出力Ｓ８を蓄積するデータバッファ２４が設けられている。
【００２３】
なお、図１のデータ伝送装置を図１５の昇降圧コンバータ用インテリジェントパワーモジュールに適用する場合、ＰＷＭ入力信号Ｓ２としてはゲートドライブ用ＰＷＭ信号Ｓ２１を挙げることができる。通信データＳ１としては、制御回路３０１から保護機能付きゲートドライバ回路３０５に与えられる、図１５には図示しないコマンドデータなどを挙げることができる。
また、変調回路１２は、通信データＳ１の２値論理値に従って周波数を変化させることができ、例えば、論理値“０”を周波数ｆ１、論理値“１”を周波数ｆ２に対応させることができる。なお、周波数が３個以上ある場合には、通信データＳ１の値や通信データＳ１の符号化などの条件によって周波数を切り替えることができる。
【００２４】
図２は、図１の変調回路の概略構成を示すブロック図である。
図２において、変調回路１２には、２つの異なる周波数ｆ１、ｆ２の信号を発生する発振器３１と、通信データＳ１の２値論理値に従って周波数ｆ１、ｆ２の信号を切り替えるセレクタ３２が設けられている。ここで、発振器３１で生成される信号の周波数ｆ１、ｆ２は、ＰＷＭ入力信号Ｓ２の周波数よりも高くすることができ、ＰＷＭ入力信号Ｓ２のハイレベルとローレベルの最小パルス幅の間に発振器３１からパルス出力が必ず発生されるようにすることができる。
また、図１において、復調回路２３は、変調回路１２にて変えられた周波数の差に基づいて通信データＳ１を再生することができる。
また、データ通信中にデータが変化しない場合、データバッファ１１、２４は必ずしも設けなくてもよい。
【００２５】
また、セット用マイクロトランス１７およびリセット用マイクロトランス１８には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、セット用マイクロトランス１７およびリセット用マイクロトランス１８は、複数の１次巻線と２次巻線を設けて、２次巻線に鎖交する外部磁束による起電圧を打ち消し合うとともに、２次巻線に鎖交する信号磁束による起電圧は強め合うよう構成することもできる。そして、セット用マイクロトランス１７およびリセット用マイクロトランス１８の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、セット用マイクロトランス１７およびリセット用マイクロトランス１８は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００２６】
図３（ａ）は、図１のデータ伝送装置に適用されるマイクロトランスの概略構成を示す断面図、図３（ｂ）は、図３（ａ）のマイクロトランスの概略構成を示す平面図である。
図３において、半導体基板１には引き出し配線層２が埋め込まれるとともに、半導体基板１上には１次コイルパターン４が形成されている。そして、１次コイルパターン４は引き出し部３を介して引き出し配線層２に接続されている。そして、１次コイルパターン４上には平坦化膜５が形成され、平坦化膜５上には、２次コイルパターン７が形成され、２次コイルパターン７は保護膜８にて覆われている。そして、保護膜８には、２次コイルパターン７の中心を露出させる開口部９が形成され、開口部９を介して２次コイルパターン７の中心にボンディングワイヤを接続することにより、２次コイルパターン７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン４および２次コイルパターン７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００２７】
図４は、図１のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
図４において、通信データＳ１はデータバッファ１１を介して変調回路１２に入力され、変調回路１２にて通信データＳ１の２値論理値に従って周波数が変化されることで、パルス変調出力Ｓ３が論理積回路１３、１４に入力される。また、ＰＷＭ入力信号Ｓ２は、論理積回路１３に入力されるとともに、ＰＷＭ入力信号Ｓ２の論理反転出力が論理積回路１４に入力される。
【００２８】
そして、論理積回路１３において、パルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２との論理積がとられることで図５のセット信号Ｓ４が生成され、セットドライバ１５に入力されるとともに、論理積回路１４において、パルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２の反転信号との論理積がとられることで図６のリセット信号Ｓ５が生成され、リセットドライバ１６に入力される。
【００２９】
そして、セットドライバ１５は、セット信号Ｓ４に基づいてセット用マイクロトランス１７の一次側を駆動することで、セット用マイクロトランス１７の一次側に電流が流れ、セット用マイクロトランス１７の相互インダクタンスに応じた電位変動がセット用マイクロトランス１７の二次側に発生する。そして、セット用マイクロトランス１７の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がセット用コンパレータ１９にて生成され、ＲＳフリップフロップ２１のセット端子に入力される。
【００３０】
また、リセットドライバ１６は、リセット信号Ｓ５に基づいてリセット用マイクロトランス１８の一次側を駆動することで、リセット用マイクロトランス１８の一次側に電流が流れ、リセット用マイクロトランス１８の相互インダクタンスに応じた電位変動がリセット用マイクロトランス１８の二次側に発生する。そして、リセット用マイクロトランス１８の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がリセット用コンパレータ２０にて生成され、ＲＳフリップフロップ２１のリセット端子に入力される。
そして、セット用コンパレータ１９にて生成されたパルス信号がＲＳフリップフロップ２１のセット端子に入力され、リセット用コンパレータ２０にて生成されたパルス信号がＲＳフリップフロップ２１のリセット端子に入力されことで、ＰＷＭ入力信号Ｓ２に対応したＰＷＭ出力信号Ｓ７が出力される。
【００３１】
また、セット用コンパレータ１９およびリセット用コンパレータ２０にてそれぞれ生成されたパルス信号は論理和回路２２に入力され、セット用コンパレータ１９およびリセット用コンパレータ２０にてそれぞれ生成されたパルス信号の論理和がとられることで、パルス変調出力Ｓ３が再生された後、復調回路２３に入力される。そして、復調回路２３は、論理和回路２２の論理和出力Ｓ６のパルス数を一定周期ごとにカウントすることで、パルス数積分値Ｓ９を算出し、そのパルス数積分値Ｓ９の増減から通信データＳ１の論理値“０”または“１”の判定を行う。そして、復調されるデータを通信データＳ１のフォーマットに変換することで、通信データＳ１を再生し、データバッファ２４を介して復調出力Ｓ８を出力する。
【００３２】
図７は、図１の復調回路２３の概略構成を示すブロック図である。
図７において、復調回路２３には、論理和出力Ｓ６のパルス数を一定周期ごとにカウントするカウンタ５１〜５９、基準クロックＣｋに従ってカウンタ５１〜５９を順次リセットするとともに、カウンタ出力Ｃ１〜Ｃ９の選択制御を行う制御回路６０、カウンタ出力Ｃ１〜Ｃ９の切り替えを行うセレクタ６１、セレクタ６１にて選択されたカウンタ出力Ｃ１〜Ｃ９をパルス数積分値Ｓ９として保持する８ビット構成の（ＤフリップフロップやＪＫフリップフロップなど、クロックｃｋにより読み込み動作をするタイプのフリップフロップを８つ並べた）フリップフロップ６２、フリップフロップ６２にて保持されたパルス数積分値Ｓ９を上限値ＴHおよび下限値ＴLと比較することで、復調出力Ｓ８を出力するコンパレータ６３が設けられている。
なお、カウンタ５１〜５９の動作周期は、制御回路６０の基準クロックＣｋを基にしたリングカウンタ動作によって制御することができる。また、リングカウンタ動作では、リングカウンタの値は、必ずいずれかの１ビットのレジスタ値のみが他のビットのレジスタ値と異なるようにすることができる。
【００３３】
図８は、図７の復調回路の動作の概略を示すタイミングチャートである。なお、図８の例では、図７の９個のカウンタ５１〜５９を用いることで、パルス数積分値Ｓ９の増減から通信データＳ１の論理値“０”または“１”の判定を行う方法について示した。
図７において、カウンタ５１〜５９には、論理和出力Ｓ６が入力されるとともに、制御回路６０からリセット信号ＲＳＴ１〜ＲＳＴ９がそれぞれ入力される。そして、リセット信号ＲＳＴ１〜ＲＳＴ９にてカウンタ５１〜５９の動作開始タイミングがそれぞれずらされながら、論理和出力Ｓ６のパルス数が一定周期ごとにカウントされることで、論理和出力Ｓ６のパルス数が（一部オーバーラップしながら）連続的にカウントされる。なお、カウンタ５１〜５９のビット数は、カウンタ５１〜５９が一定期間動作する間にカウントする理論上の上限値にマージンを持たせることができる。
【００３４】
そして、制御回路６０は、カウンタ５１〜５９をそれぞれリセットする直前のタイミングでカウンタ５１〜５９を選択する選択信号ＳＥＬをセレクタ６１に出力し、セレクタ６１は、選択信号ＳＥＬに基づいてカウンタ出力Ｃ１〜Ｃ９の切り替えを行うことで、カウンタ出力Ｃ１〜Ｃ９をパルス数積分値Ｓ９としてフリップフロップ６２に保持させる。
そして、フリップフロップ６２にて保持されたパルス数積分値Ｓ９は、コンパレータ６３にて上限値ＴHおよび下限値ＴLと比較され、パルス数積分値Ｓ９が上限値ＴH以上の場合には論理値“１”、パルス数積分値Ｓ９が下限値ＴL以下の場合には論理値“０”とすることで、通信データＳ１に対応した復調出力Ｓ８が生成される。なお、パルス数積分値Ｓ９が上限値ＴHおよび下限値ＴLの間にある場合は、論理値を変化させないようにする。
【００３５】
図９は、図７の復調回路の動作の詳細を示すタイミングチャートである。なお、図９の例では、４ビットリングカウンタを用いることで、復調出力Ｓ８を生成する方法について示した。また、基準クロックＣｋと論理和出力Ｓ６の２つの周波数変化のタイミングが一致する場合を例にとった。
図９において、４ビットリングカウンタの値は、基準クロックＣｋに同期して４つの状態（０００１、００１０、０１００、１０００）を周期的に繰り返すことができる。この４ビットリングカウンタの各ビットは、図７の各カウンタ５１〜５４のリセット条件とすることができ、基準クロックＣｋの立ち上がりエッジごとにカウンタ５１〜５４を順次リセットすることができる。
【００３６】
そして、各カウンタ５１〜５４のカウンタ出力Ｃ１〜Ｃ４は、リセットされる直前の状態値が基準クロックＣｋに同期して順次選択され、各カウンタ５１〜５４のカウンタ出力Ｃ１〜Ｃ４がフリップフロップ６２に順次ラッチされる。そして、この動作が連続して行われることで、所定の周期Ｔの間の論理和出力Ｓ６のパルス数の増減がパルス数積分値Ｓ９の変化となって現れる。
【００３７】
そして、フリップフロップ６２にてラッチされたパルス数積分値Ｓ９を所定の閾値と比較することで、復調出力Ｓ８の出力レベルを判定することができる（例えば、パルス数積分値Ｓ９が２１以下の場合にはローレベル、パルス数積分値Ｓ９が２２以上の場合にはハイレベルとする）。
なお、復調出力Ｓ８の出力レベルを判定する閾値は、基準クロックＣｋの周期Ｔと、周期Ｔの間に理論上発生する論理和出力Ｓ６のパルス数の最大値および最小値に基づいて設定するようにしてもよいし、データ通信前に１と０のパターンを一定時間連続して出力させるなどの閾値決定処理によって設定するようにしてもよい。
【００３８】
図１０は、本発明の第２実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１０において、データ伝送装置には、通信データＳ１１を蓄積するデータバッファ７１、通信データＳ１１を変調する変調回路７２、変調回路７２から出力されたパルス変調出力Ｓ１３に基づいてマイクロトランス７４の一次側を駆動するドライバ７３、変調回路７２から出力されたパルス変調出力Ｓ１３を絶縁伝送するマイクロトランス７４、マイクロトランス７４の二次側の電位変動を矩形波に変換するコンパレータ７５、コンパレータ７５の出力から通信データＳ１１を復調する復調回路７６、復調回路７６の復調出力Ｓ１８を蓄積するデータバッファ７７が設けられている。なお、通信データＳ１１は、例えば、８ビットのパラレルデータで構成することができる。また、データバッファ７１、７７は、最大で２５６個の８ビットデータを保存可能なＦＩＦＯ回路で構成することができる。そして、データバッファ７１は、８ビットのパラレルデータを１ビットのシリアルデータとして出力することができる。また、データバッファ７７は、１ビットのシリアルデータを８ビットのパラレルデータとして出力することができる。また、復調回路７６には、パリティチェック回路およびハミング符号の誤り訂正回路を含めることができる。
【００３９】
そして、通信データＳ１１はデータバッファ７１を介して変調回路７２に入力され、変調回路７２にて通信データＳ１１の２値論理値に従って周波数が変化されることで、パルス変調出力Ｓ１３がドライバ７３に入力される。
そして、ドライバ７３は、パルス変調出力Ｓ１３に基づいてマイクロトランス７４の一次側を駆動することで、マイクロトランス７４の一次側に電流が流れ、マイクロトランス７４の相互インダクタンスに応じた電位変動がマイクロトランス７４の二次側に発生する。そして、マイクロトランス７４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ７５にて生成され、復調回路７６に入力される。そして、復調回路７６は、コンパレータ７５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データＳ１１の論理値“０”または“１”の判定を行う。そして、復調されるデータを通信データＳ１１のフォーマットに変換することで、通信データＳ１１を再生し、データバッファ７７を介して復調出力Ｓ１８を出力する。
【００４０】
図１１は、図１０の変調回路のコードの一例を示す図である。
図１１において、変調回路７２では、通信データＳ１１の論理値“０”に対しては、マンチェスタコード“０１”を割り当て、周波数をｆ１からｆ２に切り替えるとともに、通信データＳ１１の論理値“１”に対しては、マンチェスタコード“１０”を割り当て、周波数をｆ２からｆ１に切り替えることができる。
なお、変調回路７２は、データバッファ７１に保持されたデータが空の場合には、“０”と“１”の繰り返しデータをプリアンブルデータとして出力することができる。また、パルス変調出力Ｓ１３を出力する場合には、データ受信時の誤りを検出できるようにするために、パリティおよび誤り訂正を行うためのハミング符号をパルス変調出力Ｓ１３とともに送信することができる。
【００４１】
図１２は、図１０のデータ伝送装置の変調データの通信フォーマットの一例を示す図である。
図１２において、８ビットデータは、４ビットのコマンドデータＣＭＤに分割し、各コマンドデータＣＭＤには３ビットのハミング符号ＨＡＭを付加することができる。また、全てのデータの最後尾には８ビットのパリティを付加し、８ビットのパリティも４ビットごとに分割するとともに、３ビットのハミング符号ＨＡＭをそれぞれ付加することができる。
【００４２】
図１３は、本発明の第３実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１３において、通信装置１０１には、互いに逆方向にデータ伝送するデータ伝送装置１０２、１０３が設けられ、データ伝送装置１０２には、送信回路１０４および受信回路１０５が設けられ、送信回路１０４と受信回路１０５とはマイクロトランス１１４を介して接続されている。また、データ伝送装置１０３には、送信回路１０７および受信回路１０６が設けられ、送信回路１０７と受信回路１０６とはマイクロトランス１２４を介して接続されている。ここで、データ伝送装置１０２の送信回路１０４およびデータ伝送装置１０３の受信回路１０６は昇降圧コンバータ用インテリジェントパワーモジュールの低圧側に配置し、データ伝送装置１０２の受信回路１０５およびデータ伝送装置１０３の送信回路１０７は昇降圧コンバータ用インテリジェントパワーモジュールの高圧側に配置することができる。
【００４３】
そして、送信回路１０４には、データバッファ１１１、変調回路１１２およびドライバ１１３が設けられ、受信回路１０５には、コンパレータ１１５、復調回路１１６およびデータバッファ１１７が設けられ、送信回路１０７には、データバッファ１２１、変調回路１２２およびドライバ１２３が設けられ、受信回路１０６には、コンパレータ１２５、復調回路１２６およびデータバッファ１２７が設けられている。
そして、昇降圧コンバータ用インテリジェントパワーモジュールの低圧側で生成された通信データはデータバッファ１１１を介して変調回路１１２に入力され、変調回路１１２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ１１３に入力される。
【００４４】
そして、ドライバ１１３は、パルス変調出力に基づいてマイクロトランス１１４の一次側を駆動することで、マイクロトランス１１４の一次側に電流が流れ、マイクロトランス１１４の相互インダクタンスに応じた電位変動がマイクロトランス１１４の二次側に発生する。そして、マイクロトランス１１４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ１１５にて生成され、復調回路１１６に入力される。そして、復調回路１１６は、コンパレータ１１５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から（例えば、増減からマンチェスタコードを求め、それを図１１に示す理論値に戻す操作により（以下同様））通信データの論理値“０”または“１”の判定を行うことで、通信データを再生し、昇降圧コンバータ用インテリジェントパワーモジュールの高圧側に出力することができる。
【００４５】
また、昇降圧コンバータ用インテリジェントパワーモジュールの高圧側で生成された通信データはデータバッファ１２１を介して変調回路１２２に入力され、変調回路１２２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ１２３に入力される。
そして、ドライバ１２３は、パルス変調出力に基づいてマイクロトランス１２４の一次側を駆動することで、マイクロトランス１２４の一次側に電流が流れ、マイクロトランス１２４の相互インダクタンスに応じた電位変動がマイクロトランス１２４の二次側に発生する。そして、マイクロトランス１２４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ１２５にて生成され、復調回路１２６に入力される。そして、復調回路１２６は、コンパレータ１２５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データの論理値“０”または“１”の判定を行うことで、通信データを再生し、昇降圧コンバータ用インテリジェントパワーモジュールの低圧側に出力することができる。
【００４６】
図１４は、本発明の第４実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１４において、通信装置２０１には、互いに逆方向にデータ伝送するデータ伝送装置２０２、２０３が設けられ、データ伝送装置２０２には、送信回路２０４および受信回路２０５が設けられ、送信回路２０４と受信回路２０５とはマイクロトランス２１４を介して接続されている。また、データ伝送装置２０３には、送信回路２０７および受信回路２０６が設けられ、送信回路２０７と受信回路２０６とはマイクロトランス２２４を介して接続されている。ここで、データ伝送装置２０２の送信回路２０４およびデータ伝送装置２０３の受信回路２０６は昇降圧コンバータ用インテリジェントパワーモジュールの低圧側に配置し、データ伝送装置２０２の受信回路２０５およびデータ伝送装置２０３の送信回路２０７は昇降圧コンバータ用インテリジェントパワーモジュールの高圧側に配置することができる。
【００４７】
そして、送信回路２０４には、データバッファ２１１、変調回路２１２およびドライバ２１３が設けられ、受信回路２０５には、コンパレータ２１５、復調回路２１６、２１７およびデータバッファ２１８、２１９が設けられ、送信回路２０７には、データバッファ２２１、変調回路２２２およびドライバ２２３が設けられ、受信回路２０６には、コンパレータ２２５、復調回路２２６、２２７およびデータバッファ２２８、２２９が設けられている。ここで、復調回路２１６、２１７、２２６、２２７には、それぞれ固有のアドレスａ〜ｄが割り当てられ、データ通信フォーマット内に指定された宛先アドレスに一致した場合、自己宛のアドレスと判断し、データバッファ２１８、２１９、２２８、２２９にデータをそれぞれ保持させることができる。また、宛先アドレスは、例えば、図１２の通信フォーマットのデータ３として指定することができる。
【００４８】
そして、昇降圧コンバータ用インテリジェントパワーモジュールの低圧側で生成された宛先アドレスを含む通信データはデータバッファ２１１を介して変調回路２１２に入力され、変調回路２１２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ２１３に入力される。
そして、ドライバ２１３は、パルス変調出力に基づいてマイクロトランス２１４の一次側を駆動することで、マイクロトランス２１４の一次側に電流が流れ、マイクロトランス２１４の相互インダクタンスに応じた電位変動がマイクロトランス２１４の二次側に発生する。そして、マイクロトランス２１４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ２１５にて生成され、復調回路２１６、２１７に入力される。そして、復調回路２１６、２１７は、コンパレータ２１５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データの論理値“０”または“１”の判定を行うことで、通信データを宛先アドレスとともに再生する。そして、再生した宛先アドレスが自分に割り当てられた宛先アドレスと一致する場合、再生した通信データをデータバッファ２１８、２１９にそれぞれ保持させることができる。
【００４９】
また、昇降圧コンバータ用インテリジェントパワーモジュールの高圧側で生成された宛先アドレスを含む通信データはデータバッファ２２１を介して変調回路２２２に入力され、変調回路２２２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ２２３に入力される。
そして、ドライバ２２３は、パルス変調出力に基づいてマイクロトランス２２４の一次側を駆動することで、マイクロトランス２２４の一次側に電流が流れ、マイクロトランス２２４の相互インダクタンスに応じた電位変動がマイクロトランス２２４の二次側に発生する。そして、マイクロトランス２２４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ２２５にて生成され、復調回路２２６、２２７に入力される。そして、復調回路２２６、２２７は、コンパレータ２２５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データの論理値“０”または“１”の判定を行うことで、通信データを宛先アドレスとともに再生する。そして、再生した宛先アドレスが自分に割り当てられた宛先アドレスと一致する場合、再生した通信データをデータバッファ２２８、２２９にそれぞれ保持させることができる。
【００５０】
なお、図１５に示すアラーム信号Ｓ２２および温度信号Ｓ２３のように伝送すべき信号が複数ある場合は、これらを１つにまとめてから伝送することにより必要となるマイクロトランスの数を限定することができる。例えば、複数の信号をポーリングして１ビットのシリアルデータにしてから、図１のデータバッファ１１，図１０のデータバッファ７１，図１３のデータバッファ１１１，１２１，図１４のデータバッファ２１１，２２１などに入力するようにすればよい。ポーリングではなく、それぞれの１ビットもしくは複数ビットのデータを順に並べるようにしてもよい。
また、伝送すべき信号が２つで、一方の周波数が他方の周波数より高い場合は、図１の構成を用い、図１の信号Ｓ１の替わりに周波数の高い方の信号を用い、信号Ｓ２の替わりに周波数が低い方の信号を用いるようにしてもよい。さらに、周波数の高い方の信号は、上記のように複数の信号を合成したものであってもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図２】図１の変調回路の概略構成を示すブロック図である。
【図３】図３（ａ）は、図１のデータ伝送装置に適用されるマイクロトランスの概略構成を示す断面図、図３（ｂ）は、図３（ａ）のマイクロトランスの概略構成を示す平面図である。
【図４】図１のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
【図５】図１のデータ伝送装置の入力信号Ｓ２がハイレベルの時のセット信号の状態を示すタイミングチャートである。
【図６】図１のデータ伝送装置の入力信号Ｓ２がローレベルの時のセット信号の状態を示すタイミングチャートである。
【図７】図１の復調回路の概略構成を示すブロック図である。
【図８】図７の復調回路の動作の概略を示すタイミングチャートである。
【図９】図７の復調回路の動作の詳細を示すタイミングチャートである。
【図１０】本発明の第２実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図１１】図１０の変調回路のコードの一例を示す図である。
【図１２】図１０のデータ伝送装置の変調データの通信フォーマットの一例を示す図である。
【図１３】本発明の第３実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図１４】本発明の第４実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図１５】マイクロトランスが適用される従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図１６】従来の状態遷移信号伝送方式におけるデータ伝送装置の概略構成を示すブロック図である。
【図１７】図１６のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
【符号の説明】
【００５２】
１ 半導体基板
２ 引き出し配線層
３ 引き出し部
４ １次コイルパターン
５ 平坦化膜
７ ２次コイルパターン
８ 保護膜
９ 開口部
１１、２４、７１、７７、１１１、１１７、１２１、１２７ 、２１１、２１８、２１９、２２１、２２８、２２９ データバッファ
１２、７２、１１２、１２２、２１２、２２２ 変調回路
１３、１４ 論理積回路
１５、１６、７３、１１３、１２３、２１３、２２３ ドライバ
１７、１８、７４、１１４、１２４、２１４、２２４ マイクロトランス
１９、２０、６３、７５、１１５、１２５、２１５、２２５ コンパレータ
２１ ＲＳフリップフロップ
２２ 論理和回路
２３、７６、１１６、１２６、２１６、２１７、２１６、２１７、２２６、２２７ 復調回路
３１ 発振器
３２、６１ セレクタ
５１〜５９ カウンタ
６０ 制御回路
６２ フリップフロップ
１０１、２０１ 通信装置
１０２、１０３、２０２、２０３ データ伝送装置
１０４、１０７、２０４、２０７ 送信回路
１０５、１０６、２０５、２０６ 受信回路
【技術分野】
【０００１】
本発明はデータ伝送装置に関し、特に、マイクロトランス（微細加工技術を適用して形成された絶縁トランス）を介してデータを伝送する方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムには、昇降圧コンバータおよびインバータが搭載されている。そして、昇降圧コンバータには、インバータに流入する電流を通電および遮断するスイッチング素子、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路が設けられている。
【０００３】
ここで、車体筐体に接地される制御回路側は低圧系であり、スイッチング素子に接続されるアーム側は高圧系となる。このため、スイッチング素子の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、マイクロトランス（絶縁トランス）を用いて電気的に絶縁しながら、アーム側と制御回路との間で信号の授受が行われる。
【０００４】
そして、マイクロトランスによる信号伝送では、１次巻線に流れる電流の微分に相当する電圧が得られるので、ロジック信号を伝送する場合には、キャリア信号伝送方式または状態遷移信号伝送方式による信号処理が行われる。
ここで、キャリア信号伝送方式では、伝送されるロジック信号の論理に基づいて振幅変調された高周波キャリア信号にて１次巻線を励磁し、２次巻線の出力電圧をローパスフィルタにて平滑してロジック信号が取り出される。
【０００５】
状態遷移信号伝送方式では、伝送されるロジック信号の状態遷移（ロジック信号の立ち上がりエッジおよび立ち下がりエッジ）を検出し、ロジック信号の立ち上がりでパルスを伝送するセット用マイクロトランスから得られるパルス信号でフリップフロップをセットし、ロジック信号の立ち下がりでパルスを伝送するリセット用マイクロトランスから得られるパルス信号でフリップフロップをリセットすることで、ロジック信号の状態が取り出される。
【０００６】
一方、微細加工技術を適用して形成されたマイクロトランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成されたマイクロトランスを用いる場合、マイクロトランスに電流を流す期間を短くして電流を流すことにより、平均電流を許容直流電流以下にする必要がある。
【０００７】
ここで、キャリア信号伝送方式では、ロジック信号がハイレベルの期間に常にキャリア信号にてマイクロトランスが励磁され、マイクロトランスの巻線抵抗による発熱を抑えることができないことから、微細加工技術を適用して形成されたマイクロトランスによる信号伝送では状態遷移信号伝送方式を用いることが提案されている。
図１５は、マイクロトランスが適用される従来の昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
【０００８】
図１５において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するＩＧＢＴ３０６の導通および非導通を指示する制御信号を生成する制御回路３０１および温度センサからの過熱検知信号Ｓ２６および電流センサからの過電流検知信号Ｓ２５を監視しながら、ＩＧＢＴ３０６の制御端子を駆動するためのゲートドライブ信号Ｓ２４を生成するとともに、制御回路３０１に伝送されるアラーム信号Ｓ２２および温度信号Ｓ２３を生成する保護機能付きゲートドライバ回路３０５が設けられている。ここで、制御回路３０１は、ＣＰＵまたは論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【０００９】
そして、車体筐体に接地される低圧系の制御回路３０１側と、高圧系となる保護機能付きゲートドライバ回路３０５との間には、マイクロトランス３０２〜３０４が介挿され、制御回路３０１では、マイクロトランス３０２〜３０４を用いて保護機能付きゲートドライバ回路３０５と電気的に絶縁しながら信号の授受が行われる。
ここで、マイクロトランス３０２〜３０４は、制御回路３０１と保護機能付きゲートドライバ回路３０５との間で授受される信号ごとに設けられ、制御回路３０１から出力されるゲートドライブ用ＰＷＭ信号Ｓ２１はマイクロトランス３０２を介して保護機能付きゲートドライバ回路３０５に伝送され、保護機能付きゲートドライバ回路３０５から出力されるアラーム信号Ｓ２２はマイクロトランス３０３を介して制御回路３０１に伝送され、保護機能付きゲートドライバ回路３０５から出力される温度信号Ｓ２３はマイクロトランス３０４を介して制御回路３０１に伝送される。
【００１０】
そして、制御回路３０１は、ＩＧＢＴ３０６の導通または非導通を指示するゲートドライブ用ＰＷＭ信号Ｓ２１を生成し、このゲートドライブ用ＰＷＭ信号Ｓ２１をマイクロトランス３０２を介して保護機能付きゲートドライバ回路３０５に絶縁伝送する。そして、保護機能付きゲートドライバ回路３０５は、ゲートドライブ用ＰＷＭ信号Ｓ２１に基づいてゲート信号Ｓ２４を生成し、ＩＧＢＴ３０６の制御端子を駆動することにより、ＩＧＢＴ３０６をスイッチング動作させる。
【００１１】
ここで、ＩＧＢＴ３０６の温度センサから出力された過熱検知信号Ｓ２６が保護機能付きゲートドライバ回路３０５に入力されるとともに、ＩＧＢＴ３０６の電流センサから出力された過電流検知信号Ｓ２５が保護機能付きゲートドライバ回路３０５に入力される。そして、保護機能付きゲートドライバ回路３０５は、ＩＧＢＴ３０６が破壊しない閾値を超過した場合には、マイクロトランス３０３を介して制御回路３０１にアラーム信号Ｓ２２を伝送する。そして、制御回路３０１は、保護機能付きゲートドライバ回路３０５からアラーム信号Ｓ２２を受け取ると、ゲートドライブ用ＰＷＭ信号Ｓ２１の生成を停止することにより、ＩＧＢＴ３０６に流れる電流を遮断する。
【００１２】
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号Ｓ２６が保護機能付きゲートドライバ回路３０５に入力される。そして、保護機能付きゲートドライバ回路３０５は、過熱検知信号Ｓ２６のアナログ値をデジタル信号に変換することにより、温度信号Ｓ２３を生成し、マイクロトランス３０４を介して制御回路３０１に温度信号Ｓ２３を伝送する。そして、制御回路３０１は、温度信号Ｓ２３からＩＧＢＴ３０６のチップ温度を算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ３０６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
なお、状態遷移信号伝送方式では、例えば、マイクロトランス３０２には、制御回路３０１から出力されたゲートドライブ用ＰＷＭ信号Ｓ２１の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号をそれぞれ別個に伝送するセット用マイクロトランスとリセット用マイクロトランスとを設けることができる。
【００１３】
図１６は、従来の状態遷移信号伝送方式におけるデータ伝送装置の概略構成を示すブロック図である。
図１６において、データ伝送装置には、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりエッジおよび立ち下がりエッジにそれぞれ対応した一次側セットパルス信号Ｓ３２および一次側リセットパルス信号Ｓ３３を生成するエッジ検出部４０１、エッジ検出部４０１にて生成された一次側セットパルス信号Ｓ３２に基づいてセット用マイクロトランス４０４の一次側を駆動するセットパルス駆動部４０２、エッジ検出部４０１にて生成された一次側リセットパルス信号Ｓ３３に基づいてリセット用マイクロトランス４０５の一次側を駆動するリセットパルス駆動部４０３、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりエッジに対応した一次側セットパルス信号Ｓ３２を絶縁伝送するセット用マイクロトランス４０４、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち下がりエッジに対応した一次側リセットパルス信号Ｓ３３を絶縁伝送するリセット用マイクロトランス４０５、セット用マイクロトランス４０４の二次側の電位変動を矩形波に変換するセット差動コンパレータ４０６、リセット用マイクロトランス４０５の二次側の電位変動を矩形波に変換するリセット差動コンパレータ４０７、セット差動コンパレータ４０６の出力にてセット端子が駆動され、リセット差動コンパレータ４０７の出力にてリセット端子が駆動されることで、ゲートドライブ用ＰＷＭ信号Ｓ３１に対応した再生信号Ｓ３６を生成するＲＳラッチ４０８が設けられている。
【００１４】
図１７は、図１６のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
図１７において、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりがエッジ検出部４０１に入力されると、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち上がりエッジに対応した一次側セットパルス信号Ｓ３２がエッジ検出部４０１にて生成され、セットパルス駆動部４０２に入力される。そして、セットパルス駆動部４０２は、一次側セットパルス信号Ｓ３２に基づいてセット用マイクロトランス４０４の一次側を駆動することで、セット用マイクロトランス４０４の一次側に電流が流れ、セット用マイクロトランス４０４の相互インダクタンスに応じた電位変動がセット用マイクロトランス４０４の二次側に発生する。そして、セット用マイクロトランス４０４の二次側の電位変動が発生すると、その電位変動に基づいて二次側セットパルス信号Ｓ３４がセット差動コンパレータ４０６にて生成され、ＲＳラッチ４０８のセット端子に入力されることで、ゲートドライブ用ＰＷＭ信号Ｓ３１に対応した再生信号Ｓ３６の立ち上がりが復元される。
【００１５】
また、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち下がりがエッジ検出部４０１に入力されると、ゲートドライブ用ＰＷＭ信号Ｓ３１の立ち下がりエッジに対応した一次側リセットパルス信号Ｓ３３がエッジ検出部４０１にて生成され、リセットパルス駆動部４０３に入力される。そして、リセットパルス駆動部４０３は、一次側リセットパルス信号Ｓ３３に基づいてリセット用マイクロトランス４０５の一次側を駆動することで、リセット用マイクロトランス４０５の一次側に電流が流れ、リセット用マイクロトランス４０５の相互インダクタンスに応じた電位変動がリセット用マイクロトランス４０５の二次側に発生する。そして、リセット用マイクロトランス４０５の二次側の電位変動が発生すると、その電位変動に基づいて二次側リセットパルス信号Ｓ３５がリセット差動コンパレータ４０７にて生成され、ＲＳラッチ４０８のリセット端子に入力されることで、ゲートドライブ用ＰＷＭ信号Ｓ３１に対応した再生信号Ｓ３６の立ち下がりが復元される。
【００１６】
また、特許文献１には、デジタル入力信号に応じた変調信号を変調部から生成し、パルストランスを介して復調部に伝送し、復調部は、変調信号からデジタル入力信号の波形を復元した出力信号を生成する方法が開示されている。
また、特許文献２には、通信データに応じてスイッチング周波数を変化させることが可能なスイッチング電源と、スイッチング電源に接続された複数の分散電源とを設け、各分散電源では、スイッチング電源の出力に重畳されたスイッチングノイズに基づいて通信データを復調し、負荷に電力を供給する方法が開示されている。
【特許文献１】特開２００６−７４３７２号公報
【特許文献２】特開２００７−１２４８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、図１５のデータ伝送方法では、ゲートドライブ用ＰＷＭ信号Ｓ２１、アラーム信号Ｓ２２、温度信号Ｓ２３などの制御信号はそれぞれ別個の経路で伝送され、制御回路３０１と保護機能付きゲートドライバ回路３０５との間で授受される制御信号ごとにマイクロトランス３０２〜３０４を設ける必要があることから、実装面積の増大を招くという問題があった。
また、特許文献１に開示された方法では、デジタル入力信号に応じた変調信号を復調部に伝送するために、パルストランスが使用されることから、パルストランスを半導体チップとは別個に設ける必要があり、実装面積およびコストの増大を招くという問題があった。
【００１８】
また、特許文献２に開示された方法では、スイッチング電源の出力に重畳されたスイッチングノイズに基づいて通信データが復調されるので、通信速度がスイッチング周波数で律速され、通信速度が遅くなるという問題があった。
そこで、本発明の目的は、実装面積およびコストの増大を抑制しつつ、低圧側と高圧側とを電気的に絶縁しながら複数の信号を伝送することが可能なデータ伝送装置を提供することである。
【課題を解決するための手段】
【００１９】
上述した課題を解決するために、請求項１記載のデータ伝送装置によれば、複数の種類の信号を重畳する重畳回路と、前記重畳回路にて重畳された複数の種類の信号を伝送するマイクロトランスと、前記マイクロトランスにて伝送された重畳された複数の種類の信号を個々に復元する復元回路とを備えることを特徴とする。
また、請求項２記載のデータ伝送装置によれば、前記重畳回路は、通信データの２値論理値に従って周波数を変化させる変調回路を備え、前記復元回路は、前記変調回路にて変えられた周波数の差に基づいて前記通信データを再生する復調回路を備えることを特徴とする。
【００２０】
また、請求項３記載のデータ伝送装置によれば、前記マイクロトランスは、パルス信号の２値論理値の一方の論理を伝送するセット用マイクロトランスと、前記パルス信号の２値論理値の他方の論理を伝送するリセット用マイクロトランスとを備えることを特徴とする。
また、請求項４記載のデータ伝送装置によれば、前記マイクロトランスによる伝送先にはアドレスが割り当てられ、前記アドレスごとに前記復元回路が設けられていることを特徴とする。
また、請求項５記載のデータ伝送装置によれば、請求項１から４のいずれか１項記載のデータ伝送装置が双方向通信用に２系統分だけ設けられていることを特徴とする。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、重畳された複数の種類の信号をマイクロトランスを介して伝送することにより、信号の種類ごとにマイクロトランスを設ける必要がなくなるとともに、マイクロトランスを半導体チップと一体化することが可能となり、実装面積およびコストの増大を抑制しつつ、低圧側と高圧側とを電気的に絶縁しながら複数の信号を高速伝送することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態に係るデータ伝送装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１において、データ伝送装置には、通信データＳ１を蓄積するデータバッファ１１、通信データＳ１を変調する変調回路１２、変調回路１２から出力されたパルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２との論理積をとる論理積回路１３、変調回路１２から出力されたパルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２の反転信号との論理積をとる論理積回路１４、論理積回路１３から出力されたセット信号Ｓ４に基づいてセット用マイクロトランス１７の一次側を駆動するセットドライバ１５、論理積回路１４から出力されたリセット信号Ｓ５に基づいてリセット用マイクロトランス１８の一次側を駆動するリセットドライバ１６、論理積回路１３から出力されたセット信号Ｓ４を絶縁伝送するセット用マイクロトランス１７、論理積回路１４から出力されたリセット信号Ｓ５を絶縁伝送するリセット用マイクロトランス１８、セット用マイクロトランス１７の二次側の電位変動を矩形波に変換するセット用コンパレータ１９、リセット用マイクロトランス１８の二次側の電位変動を矩形波に変換するリセット用コンパレータ２０、セット用コンパレータ１９の出力にてセット端子が駆動され、リセット用マイクロトランス１８の出力にてリセット端子が駆動されることで、ＰＷＭ入力信号Ｓ２に対応したＰＷＭ出力信号Ｓ７を生成するＲＳフリップフロップ２１、セット用コンパレータ１９の出力とリセット用コンパレータ２０の出力との論理和をとる論理和回路２２、論理和回路２２の論理和出力から通信データＳ１を復調する復調回路２３、復調回路２３の復調出力Ｓ８を蓄積するデータバッファ２４が設けられている。
【００２３】
なお、図１のデータ伝送装置を図１５の昇降圧コンバータ用インテリジェントパワーモジュールに適用する場合、ＰＷＭ入力信号Ｓ２としてはゲートドライブ用ＰＷＭ信号Ｓ２１を挙げることができる。通信データＳ１としては、制御回路３０１から保護機能付きゲートドライバ回路３０５に与えられる、図１５には図示しないコマンドデータなどを挙げることができる。
また、変調回路１２は、通信データＳ１の２値論理値に従って周波数を変化させることができ、例えば、論理値“０”を周波数ｆ１、論理値“１”を周波数ｆ２に対応させることができる。なお、周波数が３個以上ある場合には、通信データＳ１の値や通信データＳ１の符号化などの条件によって周波数を切り替えることができる。
【００２４】
図２は、図１の変調回路の概略構成を示すブロック図である。
図２において、変調回路１２には、２つの異なる周波数ｆ１、ｆ２の信号を発生する発振器３１と、通信データＳ１の２値論理値に従って周波数ｆ１、ｆ２の信号を切り替えるセレクタ３２が設けられている。ここで、発振器３１で生成される信号の周波数ｆ１、ｆ２は、ＰＷＭ入力信号Ｓ２の周波数よりも高くすることができ、ＰＷＭ入力信号Ｓ２のハイレベルとローレベルの最小パルス幅の間に発振器３１からパルス出力が必ず発生されるようにすることができる。
また、図１において、復調回路２３は、変調回路１２にて変えられた周波数の差に基づいて通信データＳ１を再生することができる。
また、データ通信中にデータが変化しない場合、データバッファ１１、２４は必ずしも設けなくてもよい。
【００２５】
また、セット用マイクロトランス１７およびリセット用マイクロトランス１８には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、セット用マイクロトランス１７およびリセット用マイクロトランス１８は、複数の１次巻線と２次巻線を設けて、２次巻線に鎖交する外部磁束による起電圧を打ち消し合うとともに、２次巻線に鎖交する信号磁束による起電圧は強め合うよう構成することもできる。そして、セット用マイクロトランス１７およびリセット用マイクロトランス１８の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、セット用マイクロトランス１７およびリセット用マイクロトランス１８は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００２６】
図３（ａ）は、図１のデータ伝送装置に適用されるマイクロトランスの概略構成を示す断面図、図３（ｂ）は、図３（ａ）のマイクロトランスの概略構成を示す平面図である。
図３において、半導体基板１には引き出し配線層２が埋め込まれるとともに、半導体基板１上には１次コイルパターン４が形成されている。そして、１次コイルパターン４は引き出し部３を介して引き出し配線層２に接続されている。そして、１次コイルパターン４上には平坦化膜５が形成され、平坦化膜５上には、２次コイルパターン７が形成され、２次コイルパターン７は保護膜８にて覆われている。そして、保護膜８には、２次コイルパターン７の中心を露出させる開口部９が形成され、開口部９を介して２次コイルパターン７の中心にボンディングワイヤを接続することにより、２次コイルパターン７からの引き出しを行うことができる。
なお、例えば、１次コイルパターン４および２次コイルパターン７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
【００２７】
図４は、図１のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
図４において、通信データＳ１はデータバッファ１１を介して変調回路１２に入力され、変調回路１２にて通信データＳ１の２値論理値に従って周波数が変化されることで、パルス変調出力Ｓ３が論理積回路１３、１４に入力される。また、ＰＷＭ入力信号Ｓ２は、論理積回路１３に入力されるとともに、ＰＷＭ入力信号Ｓ２の論理反転出力が論理積回路１４に入力される。
【００２８】
そして、論理積回路１３において、パルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２との論理積がとられることで図５のセット信号Ｓ４が生成され、セットドライバ１５に入力されるとともに、論理積回路１４において、パルス変調出力Ｓ３とＰＷＭ入力信号Ｓ２の反転信号との論理積がとられることで図６のリセット信号Ｓ５が生成され、リセットドライバ１６に入力される。
【００２９】
そして、セットドライバ１５は、セット信号Ｓ４に基づいてセット用マイクロトランス１７の一次側を駆動することで、セット用マイクロトランス１７の一次側に電流が流れ、セット用マイクロトランス１７の相互インダクタンスに応じた電位変動がセット用マイクロトランス１７の二次側に発生する。そして、セット用マイクロトランス１７の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がセット用コンパレータ１９にて生成され、ＲＳフリップフロップ２１のセット端子に入力される。
【００３０】
また、リセットドライバ１６は、リセット信号Ｓ５に基づいてリセット用マイクロトランス１８の一次側を駆動することで、リセット用マイクロトランス１８の一次側に電流が流れ、リセット用マイクロトランス１８の相互インダクタンスに応じた電位変動がリセット用マイクロトランス１８の二次側に発生する。そして、リセット用マイクロトランス１８の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がリセット用コンパレータ２０にて生成され、ＲＳフリップフロップ２１のリセット端子に入力される。
そして、セット用コンパレータ１９にて生成されたパルス信号がＲＳフリップフロップ２１のセット端子に入力され、リセット用コンパレータ２０にて生成されたパルス信号がＲＳフリップフロップ２１のリセット端子に入力されことで、ＰＷＭ入力信号Ｓ２に対応したＰＷＭ出力信号Ｓ７が出力される。
【００３１】
また、セット用コンパレータ１９およびリセット用コンパレータ２０にてそれぞれ生成されたパルス信号は論理和回路２２に入力され、セット用コンパレータ１９およびリセット用コンパレータ２０にてそれぞれ生成されたパルス信号の論理和がとられることで、パルス変調出力Ｓ３が再生された後、復調回路２３に入力される。そして、復調回路２３は、論理和回路２２の論理和出力Ｓ６のパルス数を一定周期ごとにカウントすることで、パルス数積分値Ｓ９を算出し、そのパルス数積分値Ｓ９の増減から通信データＳ１の論理値“０”または“１”の判定を行う。そして、復調されるデータを通信データＳ１のフォーマットに変換することで、通信データＳ１を再生し、データバッファ２４を介して復調出力Ｓ８を出力する。
【００３２】
図７は、図１の復調回路２３の概略構成を示すブロック図である。
図７において、復調回路２３には、論理和出力Ｓ６のパルス数を一定周期ごとにカウントするカウンタ５１〜５９、基準クロックＣｋに従ってカウンタ５１〜５９を順次リセットするとともに、カウンタ出力Ｃ１〜Ｃ９の選択制御を行う制御回路６０、カウンタ出力Ｃ１〜Ｃ９の切り替えを行うセレクタ６１、セレクタ６１にて選択されたカウンタ出力Ｃ１〜Ｃ９をパルス数積分値Ｓ９として保持する８ビット構成の（ＤフリップフロップやＪＫフリップフロップなど、クロックｃｋにより読み込み動作をするタイプのフリップフロップを８つ並べた）フリップフロップ６２、フリップフロップ６２にて保持されたパルス数積分値Ｓ９を上限値ＴHおよび下限値ＴLと比較することで、復調出力Ｓ８を出力するコンパレータ６３が設けられている。
なお、カウンタ５１〜５９の動作周期は、制御回路６０の基準クロックＣｋを基にしたリングカウンタ動作によって制御することができる。また、リングカウンタ動作では、リングカウンタの値は、必ずいずれかの１ビットのレジスタ値のみが他のビットのレジスタ値と異なるようにすることができる。
【００３３】
図８は、図７の復調回路の動作の概略を示すタイミングチャートである。なお、図８の例では、図７の９個のカウンタ５１〜５９を用いることで、パルス数積分値Ｓ９の増減から通信データＳ１の論理値“０”または“１”の判定を行う方法について示した。
図７において、カウンタ５１〜５９には、論理和出力Ｓ６が入力されるとともに、制御回路６０からリセット信号ＲＳＴ１〜ＲＳＴ９がそれぞれ入力される。そして、リセット信号ＲＳＴ１〜ＲＳＴ９にてカウンタ５１〜５９の動作開始タイミングがそれぞれずらされながら、論理和出力Ｓ６のパルス数が一定周期ごとにカウントされることで、論理和出力Ｓ６のパルス数が（一部オーバーラップしながら）連続的にカウントされる。なお、カウンタ５１〜５９のビット数は、カウンタ５１〜５９が一定期間動作する間にカウントする理論上の上限値にマージンを持たせることができる。
【００３４】
そして、制御回路６０は、カウンタ５１〜５９をそれぞれリセットする直前のタイミングでカウンタ５１〜５９を選択する選択信号ＳＥＬをセレクタ６１に出力し、セレクタ６１は、選択信号ＳＥＬに基づいてカウンタ出力Ｃ１〜Ｃ９の切り替えを行うことで、カウンタ出力Ｃ１〜Ｃ９をパルス数積分値Ｓ９としてフリップフロップ６２に保持させる。
そして、フリップフロップ６２にて保持されたパルス数積分値Ｓ９は、コンパレータ６３にて上限値ＴHおよび下限値ＴLと比較され、パルス数積分値Ｓ９が上限値ＴH以上の場合には論理値“１”、パルス数積分値Ｓ９が下限値ＴL以下の場合には論理値“０”とすることで、通信データＳ１に対応した復調出力Ｓ８が生成される。なお、パルス数積分値Ｓ９が上限値ＴHおよび下限値ＴLの間にある場合は、論理値を変化させないようにする。
【００３５】
図９は、図７の復調回路の動作の詳細を示すタイミングチャートである。なお、図９の例では、４ビットリングカウンタを用いることで、復調出力Ｓ８を生成する方法について示した。また、基準クロックＣｋと論理和出力Ｓ６の２つの周波数変化のタイミングが一致する場合を例にとった。
図９において、４ビットリングカウンタの値は、基準クロックＣｋに同期して４つの状態（０００１、００１０、０１００、１０００）を周期的に繰り返すことができる。この４ビットリングカウンタの各ビットは、図７の各カウンタ５１〜５４のリセット条件とすることができ、基準クロックＣｋの立ち上がりエッジごとにカウンタ５１〜５４を順次リセットすることができる。
【００３６】
そして、各カウンタ５１〜５４のカウンタ出力Ｃ１〜Ｃ４は、リセットされる直前の状態値が基準クロックＣｋに同期して順次選択され、各カウンタ５１〜５４のカウンタ出力Ｃ１〜Ｃ４がフリップフロップ６２に順次ラッチされる。そして、この動作が連続して行われることで、所定の周期Ｔの間の論理和出力Ｓ６のパルス数の増減がパルス数積分値Ｓ９の変化となって現れる。
【００３７】
そして、フリップフロップ６２にてラッチされたパルス数積分値Ｓ９を所定の閾値と比較することで、復調出力Ｓ８の出力レベルを判定することができる（例えば、パルス数積分値Ｓ９が２１以下の場合にはローレベル、パルス数積分値Ｓ９が２２以上の場合にはハイレベルとする）。
なお、復調出力Ｓ８の出力レベルを判定する閾値は、基準クロックＣｋの周期Ｔと、周期Ｔの間に理論上発生する論理和出力Ｓ６のパルス数の最大値および最小値に基づいて設定するようにしてもよいし、データ通信前に１と０のパターンを一定時間連続して出力させるなどの閾値決定処理によって設定するようにしてもよい。
【００３８】
図１０は、本発明の第２実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１０において、データ伝送装置には、通信データＳ１１を蓄積するデータバッファ７１、通信データＳ１１を変調する変調回路７２、変調回路７２から出力されたパルス変調出力Ｓ１３に基づいてマイクロトランス７４の一次側を駆動するドライバ７３、変調回路７２から出力されたパルス変調出力Ｓ１３を絶縁伝送するマイクロトランス７４、マイクロトランス７４の二次側の電位変動を矩形波に変換するコンパレータ７５、コンパレータ７５の出力から通信データＳ１１を復調する復調回路７６、復調回路７６の復調出力Ｓ１８を蓄積するデータバッファ７７が設けられている。なお、通信データＳ１１は、例えば、８ビットのパラレルデータで構成することができる。また、データバッファ７１、７７は、最大で２５６個の８ビットデータを保存可能なＦＩＦＯ回路で構成することができる。そして、データバッファ７１は、８ビットのパラレルデータを１ビットのシリアルデータとして出力することができる。また、データバッファ７７は、１ビットのシリアルデータを８ビットのパラレルデータとして出力することができる。また、復調回路７６には、パリティチェック回路およびハミング符号の誤り訂正回路を含めることができる。
【００３９】
そして、通信データＳ１１はデータバッファ７１を介して変調回路７２に入力され、変調回路７２にて通信データＳ１１の２値論理値に従って周波数が変化されることで、パルス変調出力Ｓ１３がドライバ７３に入力される。
そして、ドライバ７３は、パルス変調出力Ｓ１３に基づいてマイクロトランス７４の一次側を駆動することで、マイクロトランス７４の一次側に電流が流れ、マイクロトランス７４の相互インダクタンスに応じた電位変動がマイクロトランス７４の二次側に発生する。そして、マイクロトランス７４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ７５にて生成され、復調回路７６に入力される。そして、復調回路７６は、コンパレータ７５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データＳ１１の論理値“０”または“１”の判定を行う。そして、復調されるデータを通信データＳ１１のフォーマットに変換することで、通信データＳ１１を再生し、データバッファ７７を介して復調出力Ｓ１８を出力する。
【００４０】
図１１は、図１０の変調回路のコードの一例を示す図である。
図１１において、変調回路７２では、通信データＳ１１の論理値“０”に対しては、マンチェスタコード“０１”を割り当て、周波数をｆ１からｆ２に切り替えるとともに、通信データＳ１１の論理値“１”に対しては、マンチェスタコード“１０”を割り当て、周波数をｆ２からｆ１に切り替えることができる。
なお、変調回路７２は、データバッファ７１に保持されたデータが空の場合には、“０”と“１”の繰り返しデータをプリアンブルデータとして出力することができる。また、パルス変調出力Ｓ１３を出力する場合には、データ受信時の誤りを検出できるようにするために、パリティおよび誤り訂正を行うためのハミング符号をパルス変調出力Ｓ１３とともに送信することができる。
【００４１】
図１２は、図１０のデータ伝送装置の変調データの通信フォーマットの一例を示す図である。
図１２において、８ビットデータは、４ビットのコマンドデータＣＭＤに分割し、各コマンドデータＣＭＤには３ビットのハミング符号ＨＡＭを付加することができる。また、全てのデータの最後尾には８ビットのパリティを付加し、８ビットのパリティも４ビットごとに分割するとともに、３ビットのハミング符号ＨＡＭをそれぞれ付加することができる。
【００４２】
図１３は、本発明の第３実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１３において、通信装置１０１には、互いに逆方向にデータ伝送するデータ伝送装置１０２、１０３が設けられ、データ伝送装置１０２には、送信回路１０４および受信回路１０５が設けられ、送信回路１０４と受信回路１０５とはマイクロトランス１１４を介して接続されている。また、データ伝送装置１０３には、送信回路１０７および受信回路１０６が設けられ、送信回路１０７と受信回路１０６とはマイクロトランス１２４を介して接続されている。ここで、データ伝送装置１０２の送信回路１０４およびデータ伝送装置１０３の受信回路１０６は昇降圧コンバータ用インテリジェントパワーモジュールの低圧側に配置し、データ伝送装置１０２の受信回路１０５およびデータ伝送装置１０３の送信回路１０７は昇降圧コンバータ用インテリジェントパワーモジュールの高圧側に配置することができる。
【００４３】
そして、送信回路１０４には、データバッファ１１１、変調回路１１２およびドライバ１１３が設けられ、受信回路１０５には、コンパレータ１１５、復調回路１１６およびデータバッファ１１７が設けられ、送信回路１０７には、データバッファ１２１、変調回路１２２およびドライバ１２３が設けられ、受信回路１０６には、コンパレータ１２５、復調回路１２６およびデータバッファ１２７が設けられている。
そして、昇降圧コンバータ用インテリジェントパワーモジュールの低圧側で生成された通信データはデータバッファ１１１を介して変調回路１１２に入力され、変調回路１１２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ１１３に入力される。
【００４４】
そして、ドライバ１１３は、パルス変調出力に基づいてマイクロトランス１１４の一次側を駆動することで、マイクロトランス１１４の一次側に電流が流れ、マイクロトランス１１４の相互インダクタンスに応じた電位変動がマイクロトランス１１４の二次側に発生する。そして、マイクロトランス１１４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ１１５にて生成され、復調回路１１６に入力される。そして、復調回路１１６は、コンパレータ１１５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から（例えば、増減からマンチェスタコードを求め、それを図１１に示す理論値に戻す操作により（以下同様））通信データの論理値“０”または“１”の判定を行うことで、通信データを再生し、昇降圧コンバータ用インテリジェントパワーモジュールの高圧側に出力することができる。
【００４５】
また、昇降圧コンバータ用インテリジェントパワーモジュールの高圧側で生成された通信データはデータバッファ１２１を介して変調回路１２２に入力され、変調回路１２２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ１２３に入力される。
そして、ドライバ１２３は、パルス変調出力に基づいてマイクロトランス１２４の一次側を駆動することで、マイクロトランス１２４の一次側に電流が流れ、マイクロトランス１２４の相互インダクタンスに応じた電位変動がマイクロトランス１２４の二次側に発生する。そして、マイクロトランス１２４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ１２５にて生成され、復調回路１２６に入力される。そして、復調回路１２６は、コンパレータ１２５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データの論理値“０”または“１”の判定を行うことで、通信データを再生し、昇降圧コンバータ用インテリジェントパワーモジュールの低圧側に出力することができる。
【００４６】
図１４は、本発明の第４実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
図１４において、通信装置２０１には、互いに逆方向にデータ伝送するデータ伝送装置２０２、２０３が設けられ、データ伝送装置２０２には、送信回路２０４および受信回路２０５が設けられ、送信回路２０４と受信回路２０５とはマイクロトランス２１４を介して接続されている。また、データ伝送装置２０３には、送信回路２０７および受信回路２０６が設けられ、送信回路２０７と受信回路２０６とはマイクロトランス２２４を介して接続されている。ここで、データ伝送装置２０２の送信回路２０４およびデータ伝送装置２０３の受信回路２０６は昇降圧コンバータ用インテリジェントパワーモジュールの低圧側に配置し、データ伝送装置２０２の受信回路２０５およびデータ伝送装置２０３の送信回路２０７は昇降圧コンバータ用インテリジェントパワーモジュールの高圧側に配置することができる。
【００４７】
そして、送信回路２０４には、データバッファ２１１、変調回路２１２およびドライバ２１３が設けられ、受信回路２０５には、コンパレータ２１５、復調回路２１６、２１７およびデータバッファ２１８、２１９が設けられ、送信回路２０７には、データバッファ２２１、変調回路２２２およびドライバ２２３が設けられ、受信回路２０６には、コンパレータ２２５、復調回路２２６、２２７およびデータバッファ２２８、２２９が設けられている。ここで、復調回路２１６、２１７、２２６、２２７には、それぞれ固有のアドレスａ〜ｄが割り当てられ、データ通信フォーマット内に指定された宛先アドレスに一致した場合、自己宛のアドレスと判断し、データバッファ２１８、２１９、２２８、２２９にデータをそれぞれ保持させることができる。また、宛先アドレスは、例えば、図１２の通信フォーマットのデータ３として指定することができる。
【００４８】
そして、昇降圧コンバータ用インテリジェントパワーモジュールの低圧側で生成された宛先アドレスを含む通信データはデータバッファ２１１を介して変調回路２１２に入力され、変調回路２１２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ２１３に入力される。
そして、ドライバ２１３は、パルス変調出力に基づいてマイクロトランス２１４の一次側を駆動することで、マイクロトランス２１４の一次側に電流が流れ、マイクロトランス２１４の相互インダクタンスに応じた電位変動がマイクロトランス２１４の二次側に発生する。そして、マイクロトランス２１４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ２１５にて生成され、復調回路２１６、２１７に入力される。そして、復調回路２１６、２１７は、コンパレータ２１５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データの論理値“０”または“１”の判定を行うことで、通信データを宛先アドレスとともに再生する。そして、再生した宛先アドレスが自分に割り当てられた宛先アドレスと一致する場合、再生した通信データをデータバッファ２１８、２１９にそれぞれ保持させることができる。
【００４９】
また、昇降圧コンバータ用インテリジェントパワーモジュールの高圧側で生成された宛先アドレスを含む通信データはデータバッファ２２１を介して変調回路２２２に入力され、変調回路２２２にて通信データの２値論理値に従って周波数が変化されることで、パルス変調出力がドライバ２２３に入力される。
そして、ドライバ２２３は、パルス変調出力に基づいてマイクロトランス２２４の一次側を駆動することで、マイクロトランス２２４の一次側に電流が流れ、マイクロトランス２２４の相互インダクタンスに応じた電位変動がマイクロトランス２２４の二次側に発生する。そして、マイクロトランス２２４の二次側の電位変動が発生すると、その電位変動に対応したパルス信号がコンパレータ２２５にて生成され、復調回路２２６、２２７に入力される。そして、復調回路２２６、２２７は、コンパレータ２２５のパルス信号のパルス数を一定周期ごとにカウントすることで、パルス数積分値を算出し、そのパルス数積分値の増減から通信データの論理値“０”または“１”の判定を行うことで、通信データを宛先アドレスとともに再生する。そして、再生した宛先アドレスが自分に割り当てられた宛先アドレスと一致する場合、再生した通信データをデータバッファ２２８、２２９にそれぞれ保持させることができる。
【００５０】
なお、図１５に示すアラーム信号Ｓ２２および温度信号Ｓ２３のように伝送すべき信号が複数ある場合は、これらを１つにまとめてから伝送することにより必要となるマイクロトランスの数を限定することができる。例えば、複数の信号をポーリングして１ビットのシリアルデータにしてから、図１のデータバッファ１１，図１０のデータバッファ７１，図１３のデータバッファ１１１，１２１，図１４のデータバッファ２１１，２２１などに入力するようにすればよい。ポーリングではなく、それぞれの１ビットもしくは複数ビットのデータを順に並べるようにしてもよい。
また、伝送すべき信号が２つで、一方の周波数が他方の周波数より高い場合は、図１の構成を用い、図１の信号Ｓ１の替わりに周波数の高い方の信号を用い、信号Ｓ２の替わりに周波数が低い方の信号を用いるようにしてもよい。さらに、周波数の高い方の信号は、上記のように複数の信号を合成したものであってもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図２】図１の変調回路の概略構成を示すブロック図である。
【図３】図３（ａ）は、図１のデータ伝送装置に適用されるマイクロトランスの概略構成を示す断面図、図３（ｂ）は、図３（ａ）のマイクロトランスの概略構成を示す平面図である。
【図４】図１のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
【図５】図１のデータ伝送装置の入力信号Ｓ２がハイレベルの時のセット信号の状態を示すタイミングチャートである。
【図６】図１のデータ伝送装置の入力信号Ｓ２がローレベルの時のセット信号の状態を示すタイミングチャートである。
【図７】図１の復調回路の概略構成を示すブロック図である。
【図８】図７の復調回路の動作の概略を示すタイミングチャートである。
【図９】図７の復調回路の動作の詳細を示すタイミングチャートである。
【図１０】本発明の第２実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図１１】図１０の変調回路のコードの一例を示す図である。
【図１２】図１０のデータ伝送装置の変調データの通信フォーマットの一例を示す図である。
【図１３】本発明の第３実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図１４】本発明の第４実施形態に係るデータ伝送装置の概略構成を示すブロック図である。
【図１５】マイクロトランスが適用される従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図１６】従来の状態遷移信号伝送方式におけるデータ伝送装置の概略構成を示すブロック図である。
【図１７】図１６のデータ伝送装置のデータ伝送方法を示すタイミングチャートである。
【符号の説明】
【００５２】
１ 半導体基板
２ 引き出し配線層
３ 引き出し部
４ １次コイルパターン
５ 平坦化膜
７ ２次コイルパターン
８ 保護膜
９ 開口部
１１、２４、７１、７７、１１１、１１７、１２１、１２７ 、２１１、２１８、２１９、２２１、２２８、２２９ データバッファ
１２、７２、１１２、１２２、２１２、２２２ 変調回路
１３、１４ 論理積回路
１５、１６、７３、１１３、１２３、２１３、２２３ ドライバ
１７、１８、７４、１１４、１２４、２１４、２２４ マイクロトランス
１９、２０、６３、７５、１１５、１２５、２１５、２２５ コンパレータ
２１ ＲＳフリップフロップ
２２ 論理和回路
２３、７６、１１６、１２６、２１６、２１７、２１６、２１７、２２６、２２７ 復調回路
３１ 発振器
３２、６１ セレクタ
５１〜５９ カウンタ
６０ 制御回路
６２ フリップフロップ
１０１、２０１ 通信装置
１０２、１０３、２０２、２０３ データ伝送装置
１０４、１０７、２０４、２０７ 送信回路
１０５、１０６、２０５、２０６ 受信回路
【特許請求の範囲】
【請求項１】
複数の種類の信号を重畳する重畳回路と、
前記重畳回路にて重畳された複数の種類の信号を伝送するマイクロトランスと、
前記マイクロトランスにて伝送された重畳された複数の種類の信号を個々に復元する復元回路とを備えることを特徴とするデータ伝送装置。
【請求項２】
前記重畳回路は、通信データの２値論理値に従って周波数を変化させる変調回路を備え、
前記復元回路は、前記変調回路にて変えられた周波数の差に基づいて前記通信データを再生する復調回路を備えることを特徴とする請求項１記載のデータ伝送装置。
【請求項３】
前記マイクロトランスは、
パルス信号の２値論理値の一方の論理を伝送するセット用マイクロトランスと、
前記パルス信号の２値論理値の他方の論理を伝送するリセット用マイクロトランスとを備えることを特徴とする請求項１または２記載のデータ伝送装置。
【請求項４】
前記マイクロトランスによる伝送先にはアドレスが割り当てられ、前記アドレスごとに前記復元回路が設けられていることを特徴とする請求項１または２記載のデータ伝送装置。
【請求項５】
請求項１から４のいずれか１項記載のデータ伝送装置が双方向通信用に２系統分だけ設けられていることを特徴とするデータ伝送装置。
【請求項１】
複数の種類の信号を重畳する重畳回路と、
前記重畳回路にて重畳された複数の種類の信号を伝送するマイクロトランスと、
前記マイクロトランスにて伝送された重畳された複数の種類の信号を個々に復元する復元回路とを備えることを特徴とするデータ伝送装置。
【請求項２】
前記重畳回路は、通信データの２値論理値に従って周波数を変化させる変調回路を備え、
前記復元回路は、前記変調回路にて変えられた周波数の差に基づいて前記通信データを再生する復調回路を備えることを特徴とする請求項１記載のデータ伝送装置。
【請求項３】
前記マイクロトランスは、
パルス信号の２値論理値の一方の論理を伝送するセット用マイクロトランスと、
前記パルス信号の２値論理値の他方の論理を伝送するリセット用マイクロトランスとを備えることを特徴とする請求項１または２記載のデータ伝送装置。
【請求項４】
前記マイクロトランスによる伝送先にはアドレスが割り当てられ、前記アドレスごとに前記復元回路が設けられていることを特徴とする請求項１または２記載のデータ伝送装置。
【請求項５】
請求項１から４のいずれか１項記載のデータ伝送装置が双方向通信用に２系統分だけ設けられていることを特徴とするデータ伝送装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００９−２３２０５２（Ｐ２００９−２３２０５２Ａ）
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願番号】特願２００８−７３５７６（Ｐ２００８−７３５７６）
【出願日】平成２０年３月２１日（２００８．３．２１）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願日】平成２０年３月２１日（２００８．３．２１）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
[ Back to top ]