トランジスタ電力増幅器のための入力回路及びそのような回路を設計するための方法
回路であって、入力整合ネットワークと、入力整合ネットワークの出力に接続されるトランジスタ１４とを有し、入力整合ネットワーク１２は、該入力整合ネットワーク１２が相対的に低い電力レベルを有する入力信号を供給されるときに第１の入力インピーダンスを有し、該入力整合ネットワーク１２が相対的に高い電力レベルを有する入力信号を供給されるときに、第１の入力インピーダンスとは異なる入力インピーダンスを有する、回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は包括的にはトランジスタ電力増幅器に関し、より詳細には、そのようなトランジスタ電力増幅器のための入力回路に関する。
【背景技術】
【０００２】
当該技術分野において知られているように、広い範囲の入力電力レベルにわたって線形に、且つ高い効率で増幅器を動作させることが望ましい場合が多い。そのような電力増幅器を設計するために、高入力電力レベルにおける性能と低入力電力レベルにおける性能との妥協を図る固定入力インピーダンスネットワークが設計される。
【０００３】
同じく当該技術分野において知られているように、窒化ガリウム（ＧａＮ）トランジスタは、高い電圧（典型的には、２０Ｖ〜５０Ｖ）及び高い電流密度（最大で１．５Ａ／ｍｍ）において動作する、バンドギャップが広い半導体デバイスである。外周が大きなデバイス（２ｍｍ以上）の場合に、そのデバイスは、２ＧＨｚ〜２０ＧＨｚの周波数範囲にわたって６Ｗ／ｍｍを生成することが実証されている。４０ＧＨｚまでのさらに高い周波数において、そのトランジスタは、４Ｗ／ｍｍまでの出力電力を生成することが知られている。
【０００４】
１つのタイプのＧａＮは、図４に示されるように、ガンマゲート（すなわち、フィールドプレートとも呼ばれることがある突出部がゲートドレイン領域の中に延在しているゲート）を含む。その突出部の目的は、ＧａＮの広いバンドギャップ特性を利用するために、トランジスタが高い電圧において動作できるように、その領域内のフィールドを小さくすることである。これは、Ｓバンド、Ｃバンド、Ｘバンド及びＫｕバンドにおける本発明の全てのＭＭＩＣ設計用途において一般的に用いられるタイプのトランジスタである。ＧａＮのようなトランジスタは、軍事レーダ、通信及び商用の基地局の用途において用いるための高電力増幅器を設計するために用いられる。電力増幅器は通常、規定電力レベルにおいて規定周波数帯域にわたって動作するように設計される。その帯域内の所与の周波数において、増幅器応答は、その伝達特性、すなわち、出力電力対入力電力（駆動）によって評価される。入力駆動レベルが増加すると、その出力電力は、最初は入力電力の一次関数であるが、最終的には飽和又は圧縮に達する。
【０００５】
既知のように、小信号はトランジスタ（ＦＥＴ）の線形動作を意味し、大信号はトランジスタの非線形動作を意味する。線形動作は、定義により、システム又は増幅器の最小の摂動を意味する。２０ｄＢ未満の利得で１Ｗの飽和出力電力を生成する増幅器の場合、数ミリワットの入力駆動電力を加えることは、線形動作と見なされるであろう。その増幅器の応答は、一次式Ｐｏｕｔ＝（ＳＳ Ｇａｉｎ）×Ｐｉｎによって与えられる。ただし、ＳＳ Ｇａｉｎは増幅器の小信号利得であり、この式では定数である。Ｐｉｎが増加すると、その関係は或る入力駆動レベルまで持続するが、そのレベルを超えると、ＳＳ ＧａｉｎがＬＳ Ｇａｉｎ（大信号利得）によって置き換えられ、もはや定数ではなくなる。或る駆動レベルでは、ＬＳ ＧａｉｎはＳＳ Ｇａｉｎよりも１ｄＢだけ低く、Ｐｏｕｔ対Ｐｉｎ伝達曲線内において１ｄＢ圧縮点と呼ばれる領域内にある。図５に示されるように、１ｄＢ圧縮点を超えると、通常の増幅器は、Ｐｉｎが１ｄＢ増加する毎に、利得が１ｄＢ降下するという利得応答（１ｄＢ／１ｄＢ）に従う。１ｄＢ／２ｄＢ又は１ｄＢ／３ｄＢ等の勾配を示すことによって大信号領域においてこの利得応答から逸脱する増幅器は、緩圧縮を有すると言うことができる。
【０００６】
電圧及び電流の空間及び時間依存性があるマイクロ波周波数では、電圧ではなく、電力を用いることが習慣になっている。電圧は電力の平方根に比例する。増幅器の各電力レベルは電圧及び電流に対応する。小信号方式では、電圧及び電流は正弦曲線を成す。大信号方式では、正弦曲線を入力することによって、電圧及び電流形状が歪んでいる出力が生成される可能性がある。それゆえ、電力に関して述べるのが容易になる。小信号領域では、電圧と電流とを単純に乗算することによって電力を得ることができる。大信号領域では、電力は、複素電圧及び電流を１サイクルにわたって積分したものである。
【０００７】
トランジスタ又は電力増幅器の典型的な伝達特性が図５に示されており、図５には、低い方の入力電力レベルにおける線形領域、及び高い方の入力電力レベルにおける完全な（hard）飽和領域が示される。同じ図５には、理想的なトランジスタの伝達特性を例示する実線もプロットされる。いずれの曲線もＰｉｎ（ｄＢｍ）（入力駆動レベル）を付された共通のＸ軸を有する。上側の曲線はＰｏｕｔ又は電力出力対Ｐｉｎである。下側の曲線はｄＢ単位の利得対Ｐｉｎである。
【０００８】
フィールドプレートを有するＧａＮ系トランジスタ及び高い電圧において動作する電力増幅器は、同じ図５において破線によって示される「緩圧縮」特性を示すことが観測されている。そのトランジスタの１ｄＢ圧縮はＰｉｎ＝９ｄＢｍにおいて生じるが、一方、「理想的な」トランジスタはＰｉｎ＝１３ｄＢｍ以上の場合に飽和する。緩圧縮に起因して、理想的でないＦＥＴは、デバイスの電力飽和を得るために、より高い入力駆動レベルを必要とすることになり、そのようなＦＥＴを用いて設計された増幅器も、通常よりも高い駆動を必要とするであろう。さらに、２段ＧａＮ増幅器では、段間のＦＥＴ比を控えめに選択する必要があるため、それも効率低下の一因になるであろう。
【０００９】
トランジスタのための入力インピーダンスを設計するために用いられる方法は通常、以下の通りである。最初に、出力同調器負荷を５０オームに整合させる。次に、小信号ソースプルを用いて、最良の出力電力を得るための最良の信号源整合を特定する（ソース又はロードプルは、最適な性能が達成されるまで、スミスチャートの周辺でトランジスタの入力整合又は出力整合のいずれかを変更する技法を指している）。代替的には、デバイスの通常動作範囲内の所定の周波数、ここでは、たとえば３ＧＨｚの周波数において、そのデバイスのＳパラメータから、スミスチャート上の信号源整合位置を得ることもできる。この信号源整合は、デバイスの入力に対する小信号共役整合とも呼ばれる。次に、この信号源整合を固定して、そのデバイスにおいて、低駆動レベルから高駆動レベルまでのロードプルが実行される。その駆動レベルは、出力を少なくとも３ｄＢ圧縮させるほど十分に高くすべきである。次に、低駆動レベルから高駆動レベルまでの電力及び効率等高線が生成され、電力及び効率負荷目標の位置が書き込まれる。次に、電力及び効率負荷目標において、Ｐｏｕｔ対Ｐｉｎ伝達曲線が得られる。また、そのシステムは、いくつかある測定関連パラメータの中でも、Ｇｔ及びＧｐ（変換器利得及び電力利得）、デバイス入力からの反射電力（Ｓ１１）又は反射減衰量も記録する。その伝達曲線Ｐｏｕｔ対Ｐｉｎは、図５に示されるように、緩圧縮特性を示すことは明らかである。デバイスを飽和させるために必要とされる入力駆動レベルに留意されたい。
【００１０】
したがって、ＧａＮデバイスの入力を従来の小信号共役整合を用いて整合させるか、又は低駆動において整合させるとき、Ｐｏｕｔ対Ｐｉｎの伝達特性によって示されるように、そのデバイスは望ましい１ｄＢ／１ｄＢの急な折れ曲がりではなく、「緩」圧縮特性を示す。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本出願人らは、固定入力インピーダンスネットワーク（すなわち、低入力電力レベル及び高入力電力レベルの両方において同じ成分を有する入力インピーダンス）を用いるとき、高入力電力レベルにおいて増幅器効率が著しく劣化することを発見した。この著しい劣化は、そのような入力インピーダンスネットワークがフィールドプレートを有するトランジスタのゲート電極に結合されるときに、及びＧａＮトランジスタ電力増幅器と一体にされるときに、本出願人らによって特定されている。より詳細には、ＧａＮトランジスタに関しては、そのようなトランジスタは緩圧縮を示す（すなわち、そのトランジスタの線形増幅領域と、そのトランジスタの非線形増幅領域との間が徐々に移行する）ことがわかっている。
【００１２】
さらに詳細には、本出願人らは、デバイスの入力において、相対的に低い信号入力駆動レベルではなく、相対的に高い信号入力駆動レベルにおける整合手順を用いるときに、ＧａＮデバイスにおける緩圧縮を著しく低減することができるか、又は解消することができることを発見した。より詳細には、大信号条件下、又は高駆動でデバイスを再び整合させ、その後、電力又は効率電力負荷において伝達曲線を掃引する際に、伝達特性内の緩圧縮特性は大幅に低減されるか、又は解消される。
【課題を解決するための手段】
【００１３】
本発明によると、回路であって、入力整合ネットワークと、インピーダンスネットワークの出力に結合されるトランジスタとを有し、入力整合ネットワークは、該入力整合ネットワークが相対的に低い電力レベルを有する入力信号を供給されるときに第１の入力インピーダンスを有し、該入力整合ネットワークが相対的に高い電力レベルを有する入力信号を供給されるときに、第１の入力インピーダンスとは異なる入力インピーダンスを有する、回路が提供される。
【００１４】
一つの実施の形態では、トランジスタはフィールドプレートを有する。
一つの実施の形態では、トランジスタは窒化ガリウムトランジスタである。
本発明の別の特徴によると、回路であって、入力電極を有するトランジスタと、入力信号を供給される入力を有し、トランジスタの入力電極に接続される出力を有する入力整合ネットワークと、入力信号を供給される電力レベル検知回路とを有し、入力整合ネットワークは、電力レベル検知回路に応答して、入力信号が相対的に低い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力整合ネットワークが第１の入力インピーダンスを有するように構成し、入力信号が相対的に高い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力整合ネットワークが第１の入力インピーダンスとは異なる入力インピーダンスを有するように構成する、回路が提供される。
【００１５】
一つの実施の形態では、入力整合ネットワークは、入力信号が相対的に高い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力信号とトランジスタの入力電極との間に直列に結合される第１のインダクタを有し、入力信号が相対的に低い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力信号とトランジスタの入力電極との間に直列に結合される第２のインダクタを有する。
【００１６】
一つの実施の形態では、入力整合ネットワークは、一対の電気的構成要素と、少なくとも１つのスイッチとを備える。該スイッチは、電力レベル検知回路に応答して、相対的に高い電力レベル又は相対的に低い電力レベルの一方において入力整合ネットワークから一対の電気的構成要素の一方を電気的に切り離すように動作すると共に、相対的に高い電力レベル又は相対的に低い電力レベルの他方において、一対の電気構成要素の上記一方を入力整合ネットワークに電気的に結合するように動作する。
【００１７】
したがって、本発明は、入力信号電力レベルに依存する構成要素（すなわち、構成可能な入力整合ネットワーク）を組み込む。最初に、最適な小信号入力整合ネットワーク構成がＧａＮトランジスタに取り付けられる。これは、低駆動電力（すなわち、低信号電力レベル）において増幅用トランジスタに良好な安定性、反射減衰量及びＲＦ入力からの電力伝達を与えるが、高駆動電力（すなわち、高信号電力レベル）における性能不良を犠牲にしている。その後、高入力信号電力レベルにおいてのみ、再構成された入力整合ネットワークを用いて、緩圧縮を生じることなく最大性能を実現するのに最適である値まで位相角を回転させる（すなわち、整合させる）。たとえば、外周が２．５ｍｍのトランジスタの場合に、Ｓバンドにおいて、この入力整合ネットワークは、スミスチャート上で元の位相角を１０度だけ時計回りに回転させる必要がある。再構成された入力整合ネットワークは、電力検知ダイオードによって起動される、ＲＦ経路内のスイッチを介して第１の整合ネットワークから切り離される。駆動電力が高くなると、電力検知ダイオード及び関連する回路は、ＲＦスイッチを開いて（空乏モードスイッチ動作）、第２の整合ネットワークを第１の整合ネットワークに接続し、最適な大信号整合点まで回転させる。ダイオードのサイズ及びバイアスは、増幅段ＦＥＴ外周に基づいて、設定された駆動レベルにおいて「ターンオン」するように選択されるであろう。そのような構成によれば、入力整合ネットワークは、低入力信号駆動電力レベルにおいてインピーダンス整合を提供する構成と、高入力信号駆動電力レベルにおいてインピーダンス整合を提供するための異なる構成とを有する。
【００１８】
したがって、本発明は、「スマート」で調整可能又は構成可能な入力整合ネットワークと、今理解したばかりの複雑なＧａＮ緩圧縮とを組み合わせる。本発明は、低駆動時及び高駆動時の安定性及び性能に関する問題に最適な解決策を提供する。
【００１９】
本発明によれば、ＧａＮトランジスタデバイスのための入力ネットワークを設計するための方法が提供される。その方法は、相対的に高い入力信号電力レベルを用いて、入力ネットワークを通じてデバイスを駆動すること；デバイスの出力を所定の出力電力レベルにしたまま、入力ネットワークのパラメータを変更すること；入力ネットワークパラメータが変更されるのに応じて、デバイスの伝達関数性能パラメータを測定すること；及び測定された伝達関数性能パラメータから入力ネットワークパラメータを選択することを含む。
【００２０】
本発明の１つ又は複数の実施形態の詳細は、添付の図面及び以下の説明において記述される。本発明の他の特徴、目的及び利点は、その説明及び図面から、そして特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００２１】
【図１】本発明によるガリウムヒ素電力増幅器の回路図である。
【図２Ａ】図１の増幅器が相対的に低い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力インピーダンスの等価回路図である。
【図２Ｂ】図１の増幅器が相対的に高い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力インピーダンスの等価回路図である。
【図３Ａ】図１の増幅器が相対的に低い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力に結合される入力整合ネットワークの等価回路図である。
【図３Ｂ】図１の増幅器が相対的に高い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力に結合される入力整合ネットワークの等価回路図である。
【図４】トランジスタの囲まれた領域において拡大して示されるガンマゲート（フィールドプレート）を有するＧａＮトランジスタデバイスの断面図である。
【図５】「理想的な」トランジスタデバイスと比べた、図１のＧａＮ ＦＥＴの出力電力（Ｐｏｕｔ）対入力電力（Ｐｉｎ）伝達特性の曲線を示す図である。
【図６】デバイスを試験し、本発明において記述される結果を生成するために用いられるロードプルベンチテスト構成１０を示す図である。
【図７】ＦＥＴが最大電力を得るための負荷において終端されるときの、共役小信号源整合（破線）及び大信号源整合（実線）の場合の２．５ｍｍＧａＮ ＦＥＴデバイスのＰｏｕｔ対Ｐｉｎ特性の曲線を示す図である。
【図８】デバイスが最大効率を得るための負荷において終端されるときの、共役小信号源整合（破線）及び大信号源整合（実線）の場合の２．５ｍｍＧａＮ ＦＥＴデバイスのＰｏｕｔ対Ｐｉｎ特性の曲線を示す図である。
【図９】スミスチャート上の被試験デバイスのための小信号源及び大信号源整合の位置を示す図である。
【図１０】図１のＧａＮトランジスタデバイスの小信号モデルを示す図である。
【図１１】被試験デバイスのための大信号動的負荷線を重ね合わせられているＣｇｓ対Ｖｄｓ及びＶｇｓのプロットである。
【００２２】
種々の図面内の類似の参照符号は類似の構成要素を示す。
【発明を実施するための形態】
【００２３】
ここで図１を参照すると、電力増幅回路１０が、ＲＦ入力信号に結合するための入力端子１３を有する入力整合ネットワーク１２と、入力整合ネットワーク１２の出力１６に結合されるトランジスタ１４を有する出力段１５とを備えることがわかる。ここで、トランジスタ１４は、フィールドプレートを有するガリウムヒ素（ＧａＮ）電界効果トランジスタ（ＦＥＴ）である。以下でさらに詳述されるように、入力整合ネットワーク１２は、入力信号の電力レベルに応じて構成可能である。より詳細には、入力整合ネットワーク１２は、そのような入力整合ネットワーク１２が相対的に低い電力レベルを有する入力信号を供給されるときには第１の入力インピーダンスを有するように構成され、そのような入力整合ネットワーク１２が相対的に高い電力レベルを有する入力信号であるときには、第１の入力インピーダンスとは異なる入力インピーダンスを有するように構成される。
【００２４】
より詳細には、増幅回路１０は、入力１３に接続され、それゆえ入力信号を供給される電力レベル検知回路１８を備える。以下でさらに詳述されるように、入力整合ネットワーク１２は、入力信号が相対的に高い電力レベルを有することをそのような電力レベル検知回路１８が検知するときに、入力信号とトランジスタ１４の入力電極１６との間に直列に結合される第１のインダクタＬ１を有し、また入力整合ネットワーク１２は、入力信号とトランジスタ１４の入力電極１６との間に直列に結合される第２のインダクタＬ２を有し、それゆえ、入力信号が相対的に低い電力レベルを有することをそのような電力レベル検知回路１８が検知するときに、インダクタＬ１及びＬ２は並列に接続される。
【００２５】
相対的に低い入力信号電力レベルの場合のトランジスタ１４への入力インピーダンスが図２Ａに示されており、相対的に高い入力信号電力レベルの場合のトランジスタ１４への入力インピーダンスが図２Ｂに示される。したがって、相対的に低い入力信号電力レベルでは、トランジスタ１４への入力インピーダンスは、この例では、１６．８ｐＦキャパシタと直列に接続される５．９０オーム抵抗器であり（ここで、トランジスタ１４は２．５ｍｍの外周を有し、直列の抵抗器−キャパシタ（ＲＣ）値は３ＧＨｚに対して規定される）、一方、同じ周波数であるが、相対的に高い入力信号電力レベルにおいて動作する同じトランジスタ１４は、４．３３ｐＦキャパシタと直列に接続される６．４１オーム抵抗器の入力インピーダンスを有する。したがって、入力インピーダンスキャパシタンスは、高電力レベルの入力信号と低電力レベルの入力信号との間で約３００パーセント変化する。以下でさらに詳述されるように、相対的に低い入力信号電力レベルでは、入力整合ネットワーク１２は、図３Ａに示されるように構成され、相対的に高い入力信号電力レベルの場合、入力整合ネットワークは図３Ｂに示されるように構成される。入力整合ネットワーク１２が低い入力信号電力レベルの条件に対して構成されるとき、図３Ａに示されるように、インダクタＬ１及びＬ２を並列に組み合わせることによって与えられる０．４２２ｎＨがトランジスタの入力インピーダンスと直列に接続され、入力整合ネットワークが高い入力信号電力レベルの条件に対して構成されるとき、図３Ｂに示されるように、インダクタＬ１によって与えられる０．８９７ｎＨインダクタが、トランジスタの入力インピーダンスと直列に接続されることに留意されたい。
【００２６】
入力整合ネットワーク１２を図３Ａに示される構成又は図３Ｂに示される構成のいずれかに再構成することは、入力信号の電力を検知し、ライン１９上に、スイッチ２０、２２、ここではたとえば、空乏モードＦＥＴ Ｑ２及びＱ３のための制御信号を生成する電力レベル検知回路１８を用いて行なわれる。
【００２７】
この回路図では、低入力信号電力レベルの場合に図２Ａに示され、高入力信号電力レベルの場合に図２Ｂに示される直列ＲＣとして表される、ＧａＮ ＦＥＴ（すなわち、トランジスタ１４）のゲートインピーダンスは、再構成可能な入力整合ネットワーク１２を通じて、特性システムインピーダンス、この場合には５０オーム（すなわち、増幅器１０の入力インピーダンス）と同じように見える（すなわち、インピーダンス整合する）ように変換される。
【００２８】
より詳細には、ここではたとえば、キャパシタＣ８として示される結合ネットワークＣＮが、入力信号の一部を電力レベル検知回路１８に供給する。結合ネットワークＣＮは、複数の潜在的な構成（抵抗器、キャパシタ、結合ライン等）において実装される場合があることは理解されたい。この結合ネットワークＣＮは、結合係数に応じて、検出器バイアスネットワークＢＮとは独立して状態変化のためのしきい値を調整する能力を有し、ここで、バイアスネットワークＢＮは、たとえば、電圧源（Ｖ＋）と、結合ネットワークＣＮ、ここではキャパシタＣ８及び電力レベル検知回路１８のダイオードＤ１の間の接合部２１との間に接続される抵抗器Ｒ６として示される。バイアスネットワークＢＮは、複数の潜在的な構成（抵抗器、インダクタ、抵抗分圧回路等）において実装される場合があり、特にＤＣバイアス電圧を導入することを通じて、同じく状態変化のためのしきい値を独立して調整する能力を有するが、電力レベル検知回路１８は受動回路（passively）（バイアスなし）でも十分に動作するであろう。また、電力レベル検知回路１８はキャパシタＣ１も備える。キャパシタＣ１は、ダイオードＤ１を通じて、負のＲＦ半サイクルにおいて充電し、Ｄ１に与えられる信号レベルに関連する出力レベルで、低リップルで徐々に負になる電圧を負荷抵抗器Ｒ５に供給する。抵抗器Ｒ５にかかる電位は、同時に、分離バイアス抵抗器Ｒ１及びＲ２を通じて、ライン１９上で空乏モードＦＥＴ（ｄ−ＦＥＴ）Ｑ２及びＱ３のゲート（すなわち、スイッチ２０、２２）に切替信号を供給している。バイアス抵抗器Ｒ３及びＲ４は、Ｑ２及びＱ３トランジスタを適切に切り替えられるようにするために組み込まれる場合がある。この結果、以下のような動作が行われる。（１）低いＲＦ入力信号電力レベルによって抵抗器Ｒ５にかかる電位が生成されるが、その電位はトランジスタＱ２及びＱ３の絶対ピンチオフ電圧未満である；ｄ−ＦＥＴドレイン及びソースが実質的に短絡され、インダクタＬ１及びＬ２が並列に接続されて、トランジスタ１４の入力インピーダンスを最適に整合させる換算値が得られ、それにより、その入力整合ネットワークを図３Ａに示されるネットワークに構成する；一方、（２）高レベルのＲＦ入力信号電力によって抵抗器Ｒ５にかかる電位が生成され、その電位はトランジスタＱ２及びＱ３の絶対ピンチオフ電圧よりも高く、ｄ−ＦＥＴドレイン及びソースが実質的に開放され、インダクタＬ２が入力整合ネットワークから電気的に切り離されて、結果として、インダクタＬ１だけがトランジスタ１４の入力に直列に接続され、所望の位相角回転を与え、入力整合ネットワーク１２の固定値構成要素の残りの部分を通じて、トランジスタ１４の入力に、ここではたとえば、１３における５０オームＲＦ入力に最適に整合させる。状態変化のためのしきい値は、入力信号ＲＦ電力レベル、結合ネットワークＣＮの結合係数及び位置、バイアスネットワーク構成ＢＮ及びオプションのバイアス、ダイオードＤ１出力電圧感度、及び抵抗器Ｒ５の値によって制御される。種々の無効成分構成及び抵抗成分構成を利用して複数の入力整合ネットワークが実現される場合があるため、インダクタＬ１及びＬ２は同じように簡単にキャパシタとすることができることは理解されたい。この回路図では、再構成可能な素子がＲＦ信号の流れ（１３〜１６）と直列を成すが、ＲＦ信号の流れと並列に構成することもでき、それは再び、入力整合ネットワークの構成選択による。最も重要なことは、誘導性、容量性、抵抗性のいずれにしても、それらの素子が、Ｑ２及びＱ３のような空乏モード（すなわち、ｄ−ＦＥＴ）スイッチングトランジスタの場合に低レベルにおいて合成され、高レベルにおいて分離されることである。図示される並列再構成可能素子の場合、増幅器１０への入力においてＲＦ駆動レベルが低レベルから高レベルに変化する場合、概念上のインダクタ及び抵抗器の値は増加するか、又は概念上のキャパシタの値は減少する。
【００２９】
また、入力整合ネットワーク１２は、図に示されるように配置されるインダクタＬ５及び一対のキャパシタＣ６及びＣ７を有する非構成可能部分２４も備える。
入力整合ネットワーク１２の出力１６は、キャパシタＣ２を通じて、トランジスタ１４のゲートに結合されるＲＦ交流（ＡＣ）である。トランジスタ１４のゲート及びドレインへのバイアスは電圧Ｖｇ及びＶｄによって与えられ、そのようなバイアスは、それぞれインダクタＬ３及びＬ４を通じてゲート及びドレインに結合される直流（ＤＣ）であり、その他にＡＣがあるが、電源において不要なＲＦ信号を防ぐために、図に示されるように、ＡＣはキャパシタＣ３及びＣ４を通じてそれぞれグランドに結合される。
【００３０】
したがって、増幅器１０は、電力レベル検知回路１８によって制御される再構成可能入力整合ネットワーク１２を備える１段増幅器である。利得段は、ＤＣブロッキングキャパシタＣ２及びＣ５（Ｖｇバイアス及びＶｄバイアスが動くのを抑制する）、ＤＣバイアス注入チョークＬ３及びＬ４、並びにＲＦバイパスキャパシタＣ３及びＣ４を含む。再構成可能入力整合ネットワーク１２は、固定値入力整合素子Ｌ５、Ｃ６及びＣ７を含む部分整合ネットワークを含む。スイッチングトランジスタＱ２及びＱ３、ゲート分離抵抗器Ｒ１及びＲ２、バイアスプルダウン抵抗器Ｒ３及びＲ４は、実際のスイッチ機能を形成する。電力レベル検知回路１８は、ＲＦ結合素子（ＣＮ）と、ＤＣバイアスネットワーク（ＢＮ）と、整流ダイオードＤ１、ＲＦバイパスキャパシタＣ１及び負荷抵抗器５を含む検出器回路とを備える。この結果として、ＲＦ入力振幅に関連する調整可能な出力信号が生成され、その信号がＱ２及びＱ３の切替を起動する。スイッチ起動しきい値は、ＣＮ結合係数、ＢＮバイアスレベル、及び抵抗器Ｒ１／Ｒ２及びＲ５を利用する抵抗分圧ネットワークを変更することによって調整される。
【００３１】
ここで図６を参照すると、本明細書において記述される結果を生成するために用いられるロードプルベンチテスト構成１０が示される。構成１０は、Maury社によって製造される商用ユニットである。本発明の発見は、フィールドプレートを有するＧａＮ ＦＥＴに関する３ＧＨｚの周波数でのロードプル測定の過程において生じた。図６に示されるように、その構成は被試験デバイス（ＤＵＴ）１２を含み、この事例では、被試験デバイス（ＤＵＴ）１２は２．６４ｍｍ（１２×２２０μｍ（ｕｍ））ＧａＮ ＦＥＴデバイスであった。デバイス１２の左右には、１４及び１６によって示されるソースチューナ及びロードチューナがある。また、構成１０は、ＲＦソース１８、反射電力センサ２０、方向性結合器２２、ゲートバイアスＴ２４、ソースチューナ２６、入力ケーブル及びプローブ２８、ドレインバイアスＴ３２、出力経路３４、電力計３６、チューナコントローラ３８、並びにゲート及びドレインのためのバイアスシステム３４も備える。ソースチューナ１４によって、デバイス１２の入力に対する信号源の整合を設定できるようになり、一方、ロードチューナ１６は、種々の出力負荷整合条件を走査するように設定することができる。システムソフトウエアは、電力及び効率のための両方の出力負荷曲線を計算し、プロットする。同様に、固定された出力負荷整合に対して、そのシステムは、最適な信号源整合を特定できるようにする。
【００３２】
実験手順は、結果として緩圧縮を生じる上記の標準的な方法（又は旧来の方法）と、緩圧縮を低減するか又は解消する、記述される新たな手順とを用いて、デバイスロードプルを実行するために構成１０を使用する。ここでは、デバイスのＱ点が２８Ｖ及び１００ｍＡ／ｍｍに設定される。
【００３３】
デバイス１２のための入力インピーダンスを設計する手順は以下の通りである。上記のように、負荷を５０オームに整合させて、デバイス１２において小信号ソースプルを実行して、最良の電力を得るための最良の信号源整合を特定する。代替的には、この実験のために選択された周波数である３ＧＨｚにおけるデバイスのＳパラメータから、スミスチャート上の信号源整合位置を得ることもできる。この信号源整合は、デバイス１２の入力に対する小信号共役整合とも呼ばれる。次に、この信号源整合を固定して、低駆動レベルから高駆動レベルまでのデバイス１２のロードプルが実行される。その駆動レベルは、出力を少なくとも３ｄＢ圧縮させるほど十分に高くすべきである。しかしながら、ここで、旧来の手順とは異なり、デバイス１２の出力はその最適な電力目標にあり、大信号入力駆動レベルにおいてデバイス１２上でソースプルが実行され、電力及び効率負荷目標においてＰｏｕｔ対Ｐｉｎ伝達曲線が得られる。また、そのシステムは、いくつかある測定関連パラメータの中でも、Ｇｔ及びＧｐ（変換器利得及び電力利得）、デバイス入力からの反射電力（Ｓ１１）又は反射減衰量も記録する。その新たな信号源整合（大信号源整合）位置は、小信号共役整合点からスミスチャート上で約１０度〜１５度だけ時計回りに回転させることがわかる。同じステップに従って、効率負荷条件下で大信号源整合の位置を得ることができる。これらの両方の大信号源整合点の位置はスミスチャート上で互いに極めて接近しているため、それらの点は同一である（being one and the same）と見なすことができることがわかった。次に、この信号源整合が固定され、電力掃引（伝達曲線）が、電力及び効率の両方の負荷目標の場合に実行される。それらの掃引は、両方の負荷条件の場合に、緩圧縮が著しく低減されることを示す。元の小信号源整合と新たな大信号源整合との間の規則的な間隔の点に対して伝達曲線が得られる。この同じ技法がＸバンドにおけるＧａＮトランジスタに適用されており、信号源入力整合の同じ約１０度の時計回りの回転が正しいことがわかっている。
【００３４】
こうして、ＧａＮトランジスタデバイスのための入力ネットワークを設計するための方法が提供される。その方法は、相対的に大きな入力信号電力レベルを用いて、入力ネットワークＥを通じてデバイスを駆動すること；及びデバイスの出力を所定の出力電力レベルにしたまま、入力ネットワークＥのパラメータを変更することを含む。すなわち、Ｅは入力チューナであり、そのデバイスに対して、スミスチャートを通じて種々の整合が提示されるようにすることができる。同様に、Ｈは出力チューナであり、同じく変更することもできる。その方法はさらに、入力ネットワークパラメータが変更されるのに応じて、デバイスの伝達関数性能パラメータを測定すること；及び測定された伝達関数性能パラメータから入力ネットワークパラメータを選択することを含む。
測定の解析
フィールドプレートを有するＧａＮ ＦＥＴは、緩やかな利得圧縮特性を示し、その緩圧縮の程度はデバイスに対して与えられる出力負荷インピーダンスと共に変化することが観測されている。たとえば、電力負荷インピーダンスに対して整合するデバイスは非常に緩やかな圧縮特性を有し、一方、効率負荷に対して整合するデバイスは、著しく改善された圧縮特性を示すことが観測されている。これがＰｏｕｔ対Ｐｉｎとして（from）図７及び図８に示されており、それは電力及び効率負荷の場合に測定されたロードプルデータである。図７及び図８は、２つの異なる出力負荷整合条件、電力負荷及び効率負荷の場合のＧａＮ ＦＥＴの測定されたロードプルデータを与えることに留意されたい。いずれの図面も、Ｐｏｕｔ、利得及び効率対Ｐｉｎをプロットする。各図中の破線は、結果として緩圧縮を生じる小信号入力源整合条件に対応する。実線による曲線は、大信号条件下で入力信号源整合が設定されるときに、緩圧縮がいかに低減されるかを示す。２つの図から、図７は、ＦＥＴ出力が電力負荷と整合しており、緩圧縮の問題をさらに明らかに示す。図８では、ＦＥＴがその出力において効率負荷に整合しており、図７ほど深刻ではない。
【００３５】
破線である曲線の場合の信号源整合は、デバイスの入力に対する標準的な小信号共役整合である。被測定デバイスは、フィールド／ガンマゲートが２４Ｖ、１００ｍＡ／ｍｍでバイアスをかけられている２．５ｍｍＧａＮ ＦＥＴであり、ＣＷ測定は３ＧＨｚにおいて実行される。共役小信号源整合（破線）及び大信号源整合（実線）による２．５ｍｍＧａＮ ＦＥＴのＰｏｕｔ対Ｐｉｎ特性が示される。そのデバイスは、最大電力を得るための負荷において終端される。
【００３６】
小信号源整合下では、そのデバイスが著しい量の緩圧縮を示すことが、特に図７から明白である。デバイスの入力を大信号駆動条件下で再び整合させるとき、その圧縮特性は、実線によって示されるように、「正常」に近くなる。緩圧縮の指標は、入力駆動レベルと共に利得が減少する割合である。図７においてデータをさらに解析すると、標準的な信号源整合の場合（破線）に、そのデバイスがＰｉｎ＝１５ｄＢｍにおいて１ｄＢ圧縮点に達することがわかる。Ｐｉｎ＝１５ｄＢｍから２５ｄＢｍまで、利得は０．３ｄＢ／ｄＢの割合で降下し、それを超えると、０．９ｄＢ／ｄＢの割合で降下する。大信号源整合条件（実線）の場合、そのデバイスはＰｉｎ＝２１ｄＢｍにおいて１ｄＢ圧縮に達し、その後、利得は０．９ｄＢ／ｄＢの割合で降下し、それは、従来から容認される１ｄＢ／ｄＢの利得減少の指標に極めて近く、典型的にはＧａＡｓ ｐＨＥＭＴで観測される値である。このデータから、大信号整合の場合には、ＰＡＥピークが１５．６ｄＢの利得で４．４ｄＢ圧縮されたデバイスで生じ、一方、小信号入力整合の場合には、ＰＡＥピークにおけるデバイスの利得は１２．９ｄＢであり、そのデバイスは７．１ｄＢ圧縮であることにも留意されたい。この違いは、各段の入力において２段電力増幅器（ＰＡ）を整合させる方法、増幅器においてＦＥＴのサイズを決める方法において意味を持ち、結果として、電力増幅器の効率に影響を及ぼす。
【００３７】
小信号源整合インピーダンス及び大信号源整合インピーダンスの位置が、図９のスミスチャートにおいて示される。大信号条件下で最良の信号源整合を得るために、その信号源インピーダンスは、小信号源整合位置から少なくとも１０度の時計回りの回転を経て、１５度程度に大きく回転することができる。所与の大信号Ｐｉｎの場合に、信号源整合を小信号の場合から大信号の場合に回転させるのに応じて、先に図７において示されたように、緩圧縮の程度が「不良」から正常に移行する。すなわち、トランジスタに信号を供給する入力ネットワークは、インピーダンススミスチャート上でトランジスタのゲート−ソースインピーダンスの複素共役をプロットし、その後、インピーダンススミスチャート上でそのプロットを１０度〜１５度だけ時計回りに回転させて、入力ネットワークの入力インピーダンスを得ることによって設計される。
【００３８】
緩圧縮現象は一般的には高電圧デバイス（＞１５Ｖ動作）に特有であり、詳細には、フィールドプレートを有するＧａＮデバイスに特有である。この動作を理解する１つの方法は、図１０に示されるＧａＮ ＦＥＴの小信号モデルに基づく。そのデバイスの入力整合は、３つの固有パラメータ、Ｃｇｓ−ゲート−ソースキャパシタンス、Ｃｇｄ−ゲート−ドレインキャパシタンス及びｇｍ−相互コンダクタンスによって一次に（to a first order）制御される。Ｒｓ（ソース抵抗）及びＲｇ（ゲート抵抗）も入力インピーダンスに寄与するが、これらは寄生と見なされ、バイアスへの依存性はない。Ｃｇｓ、Ｃｇｄ及びｇｍは大きくバイアスに依存し、すなわち、Ｖｄｓ（ドレイン−ソース電圧）及びＶｇｓ（ゲート−ソース電圧）の関数である。たとえば、図１１は、Ｖｇｓ及びＶｄｓと共にＣｇｓがいかに変化するかを示す。デバイスのＡＢ級動作の場合に、大信号駆動レベルに対する動的負荷線がＣｇｓ面に重ね合わせられるとき、Ｑ点及び小信号整合条件におけるＣｇｓ値が高駆動レベルにおいてもはや有効でないことが明白である。実際には、本発明者は、等価な大信号Ｃｇｓ値を導出することができる。同様の解析が、Ｃｇｄ及びｇｍの場合にも当てはまるであろう。大信号条件下のデバイスの性能は、新たな小信号入力駆動依存モデルによって表すことができ、そのモデルでは、パラメータＣｇｓ、ｇｍ及びＣｇｄは以下のように表すことができる。
【００３９】
Ｃｇｓ＝Ａ１＋Ｂ１＊Ｐｉｎ＋Ｃ１＊Ｐｉｎ２
ｇｍ＝Ａ２＋Ｂ２＊Ｐｉｎ＋Ｃ２＊Ｐｉｎ２
Ｃｇｄ＝Ａ３＋Ｂ３＊Ｐｉｎ＋Ｃ３＊Ｐｉｎ２
ただし、Ａ１は定数であり、Ｂ１は定数であり、Ｃ１は定数であり、Ａ２は定数であり、Ｂ２は定数であり、Ａ３は定数であり、Ｂ３は定数であり、Ｃ３は定数である。
【００４０】
複数の実施形態が説明されてきた。それでもなお、本発明の精神及び範囲から逸脱することなく、種々の変更を行なうことができることは理解されよう。たとえば、そのインピーダンス整合ネットワークの代わりに、そのようなネットワークが低入力信号及び高入力信号の両方の電力レベルにおいてインピーダンス整合を提供するように、インダクタ及びキャパシタから成る他の構成及び異なる受動素子を用いることもできることは理解されたい。さらに、共通ソース構成が説明されてきたが、そのインピーダンス整合ネットワークは、共通ゲート又は共通ドレインのような、他のトランジスタ構成に合わせて適切に変更することもできる。さらに、スイッチ２０及び２２のためにエンハンスメントモードトランジスタが用いられる場合には、低入力信号及び高入力信号の両方の電力レベルにおいてインピーダンス整合を提供するために、その入力整合ネットワークは他の受動素子構成を用いて適切に変更されるであろう。したがって、他の実施形態も添付の特許請求の範囲内にある。
【技術分野】
【０００１】
本発明は包括的にはトランジスタ電力増幅器に関し、より詳細には、そのようなトランジスタ電力増幅器のための入力回路に関する。
【背景技術】
【０００２】
当該技術分野において知られているように、広い範囲の入力電力レベルにわたって線形に、且つ高い効率で増幅器を動作させることが望ましい場合が多い。そのような電力増幅器を設計するために、高入力電力レベルにおける性能と低入力電力レベルにおける性能との妥協を図る固定入力インピーダンスネットワークが設計される。
【０００３】
同じく当該技術分野において知られているように、窒化ガリウム（ＧａＮ）トランジスタは、高い電圧（典型的には、２０Ｖ〜５０Ｖ）及び高い電流密度（最大で１．５Ａ／ｍｍ）において動作する、バンドギャップが広い半導体デバイスである。外周が大きなデバイス（２ｍｍ以上）の場合に、そのデバイスは、２ＧＨｚ〜２０ＧＨｚの周波数範囲にわたって６Ｗ／ｍｍを生成することが実証されている。４０ＧＨｚまでのさらに高い周波数において、そのトランジスタは、４Ｗ／ｍｍまでの出力電力を生成することが知られている。
【０００４】
１つのタイプのＧａＮは、図４に示されるように、ガンマゲート（すなわち、フィールドプレートとも呼ばれることがある突出部がゲートドレイン領域の中に延在しているゲート）を含む。その突出部の目的は、ＧａＮの広いバンドギャップ特性を利用するために、トランジスタが高い電圧において動作できるように、その領域内のフィールドを小さくすることである。これは、Ｓバンド、Ｃバンド、Ｘバンド及びＫｕバンドにおける本発明の全てのＭＭＩＣ設計用途において一般的に用いられるタイプのトランジスタである。ＧａＮのようなトランジスタは、軍事レーダ、通信及び商用の基地局の用途において用いるための高電力増幅器を設計するために用いられる。電力増幅器は通常、規定電力レベルにおいて規定周波数帯域にわたって動作するように設計される。その帯域内の所与の周波数において、増幅器応答は、その伝達特性、すなわち、出力電力対入力電力（駆動）によって評価される。入力駆動レベルが増加すると、その出力電力は、最初は入力電力の一次関数であるが、最終的には飽和又は圧縮に達する。
【０００５】
既知のように、小信号はトランジスタ（ＦＥＴ）の線形動作を意味し、大信号はトランジスタの非線形動作を意味する。線形動作は、定義により、システム又は増幅器の最小の摂動を意味する。２０ｄＢ未満の利得で１Ｗの飽和出力電力を生成する増幅器の場合、数ミリワットの入力駆動電力を加えることは、線形動作と見なされるであろう。その増幅器の応答は、一次式Ｐｏｕｔ＝（ＳＳ Ｇａｉｎ）×Ｐｉｎによって与えられる。ただし、ＳＳ Ｇａｉｎは増幅器の小信号利得であり、この式では定数である。Ｐｉｎが増加すると、その関係は或る入力駆動レベルまで持続するが、そのレベルを超えると、ＳＳ ＧａｉｎがＬＳ Ｇａｉｎ（大信号利得）によって置き換えられ、もはや定数ではなくなる。或る駆動レベルでは、ＬＳ ＧａｉｎはＳＳ Ｇａｉｎよりも１ｄＢだけ低く、Ｐｏｕｔ対Ｐｉｎ伝達曲線内において１ｄＢ圧縮点と呼ばれる領域内にある。図５に示されるように、１ｄＢ圧縮点を超えると、通常の増幅器は、Ｐｉｎが１ｄＢ増加する毎に、利得が１ｄＢ降下するという利得応答（１ｄＢ／１ｄＢ）に従う。１ｄＢ／２ｄＢ又は１ｄＢ／３ｄＢ等の勾配を示すことによって大信号領域においてこの利得応答から逸脱する増幅器は、緩圧縮を有すると言うことができる。
【０００６】
電圧及び電流の空間及び時間依存性があるマイクロ波周波数では、電圧ではなく、電力を用いることが習慣になっている。電圧は電力の平方根に比例する。増幅器の各電力レベルは電圧及び電流に対応する。小信号方式では、電圧及び電流は正弦曲線を成す。大信号方式では、正弦曲線を入力することによって、電圧及び電流形状が歪んでいる出力が生成される可能性がある。それゆえ、電力に関して述べるのが容易になる。小信号領域では、電圧と電流とを単純に乗算することによって電力を得ることができる。大信号領域では、電力は、複素電圧及び電流を１サイクルにわたって積分したものである。
【０００７】
トランジスタ又は電力増幅器の典型的な伝達特性が図５に示されており、図５には、低い方の入力電力レベルにおける線形領域、及び高い方の入力電力レベルにおける完全な（hard）飽和領域が示される。同じ図５には、理想的なトランジスタの伝達特性を例示する実線もプロットされる。いずれの曲線もＰｉｎ（ｄＢｍ）（入力駆動レベル）を付された共通のＸ軸を有する。上側の曲線はＰｏｕｔ又は電力出力対Ｐｉｎである。下側の曲線はｄＢ単位の利得対Ｐｉｎである。
【０００８】
フィールドプレートを有するＧａＮ系トランジスタ及び高い電圧において動作する電力増幅器は、同じ図５において破線によって示される「緩圧縮」特性を示すことが観測されている。そのトランジスタの１ｄＢ圧縮はＰｉｎ＝９ｄＢｍにおいて生じるが、一方、「理想的な」トランジスタはＰｉｎ＝１３ｄＢｍ以上の場合に飽和する。緩圧縮に起因して、理想的でないＦＥＴは、デバイスの電力飽和を得るために、より高い入力駆動レベルを必要とすることになり、そのようなＦＥＴを用いて設計された増幅器も、通常よりも高い駆動を必要とするであろう。さらに、２段ＧａＮ増幅器では、段間のＦＥＴ比を控えめに選択する必要があるため、それも効率低下の一因になるであろう。
【０００９】
トランジスタのための入力インピーダンスを設計するために用いられる方法は通常、以下の通りである。最初に、出力同調器負荷を５０オームに整合させる。次に、小信号ソースプルを用いて、最良の出力電力を得るための最良の信号源整合を特定する（ソース又はロードプルは、最適な性能が達成されるまで、スミスチャートの周辺でトランジスタの入力整合又は出力整合のいずれかを変更する技法を指している）。代替的には、デバイスの通常動作範囲内の所定の周波数、ここでは、たとえば３ＧＨｚの周波数において、そのデバイスのＳパラメータから、スミスチャート上の信号源整合位置を得ることもできる。この信号源整合は、デバイスの入力に対する小信号共役整合とも呼ばれる。次に、この信号源整合を固定して、そのデバイスにおいて、低駆動レベルから高駆動レベルまでのロードプルが実行される。その駆動レベルは、出力を少なくとも３ｄＢ圧縮させるほど十分に高くすべきである。次に、低駆動レベルから高駆動レベルまでの電力及び効率等高線が生成され、電力及び効率負荷目標の位置が書き込まれる。次に、電力及び効率負荷目標において、Ｐｏｕｔ対Ｐｉｎ伝達曲線が得られる。また、そのシステムは、いくつかある測定関連パラメータの中でも、Ｇｔ及びＧｐ（変換器利得及び電力利得）、デバイス入力からの反射電力（Ｓ１１）又は反射減衰量も記録する。その伝達曲線Ｐｏｕｔ対Ｐｉｎは、図５に示されるように、緩圧縮特性を示すことは明らかである。デバイスを飽和させるために必要とされる入力駆動レベルに留意されたい。
【００１０】
したがって、ＧａＮデバイスの入力を従来の小信号共役整合を用いて整合させるか、又は低駆動において整合させるとき、Ｐｏｕｔ対Ｐｉｎの伝達特性によって示されるように、そのデバイスは望ましい１ｄＢ／１ｄＢの急な折れ曲がりではなく、「緩」圧縮特性を示す。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本出願人らは、固定入力インピーダンスネットワーク（すなわち、低入力電力レベル及び高入力電力レベルの両方において同じ成分を有する入力インピーダンス）を用いるとき、高入力電力レベルにおいて増幅器効率が著しく劣化することを発見した。この著しい劣化は、そのような入力インピーダンスネットワークがフィールドプレートを有するトランジスタのゲート電極に結合されるときに、及びＧａＮトランジスタ電力増幅器と一体にされるときに、本出願人らによって特定されている。より詳細には、ＧａＮトランジスタに関しては、そのようなトランジスタは緩圧縮を示す（すなわち、そのトランジスタの線形増幅領域と、そのトランジスタの非線形増幅領域との間が徐々に移行する）ことがわかっている。
【００１２】
さらに詳細には、本出願人らは、デバイスの入力において、相対的に低い信号入力駆動レベルではなく、相対的に高い信号入力駆動レベルにおける整合手順を用いるときに、ＧａＮデバイスにおける緩圧縮を著しく低減することができるか、又は解消することができることを発見した。より詳細には、大信号条件下、又は高駆動でデバイスを再び整合させ、その後、電力又は効率電力負荷において伝達曲線を掃引する際に、伝達特性内の緩圧縮特性は大幅に低減されるか、又は解消される。
【課題を解決するための手段】
【００１３】
本発明によると、回路であって、入力整合ネットワークと、インピーダンスネットワークの出力に結合されるトランジスタとを有し、入力整合ネットワークは、該入力整合ネットワークが相対的に低い電力レベルを有する入力信号を供給されるときに第１の入力インピーダンスを有し、該入力整合ネットワークが相対的に高い電力レベルを有する入力信号を供給されるときに、第１の入力インピーダンスとは異なる入力インピーダンスを有する、回路が提供される。
【００１４】
一つの実施の形態では、トランジスタはフィールドプレートを有する。
一つの実施の形態では、トランジスタは窒化ガリウムトランジスタである。
本発明の別の特徴によると、回路であって、入力電極を有するトランジスタと、入力信号を供給される入力を有し、トランジスタの入力電極に接続される出力を有する入力整合ネットワークと、入力信号を供給される電力レベル検知回路とを有し、入力整合ネットワークは、電力レベル検知回路に応答して、入力信号が相対的に低い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力整合ネットワークが第１の入力インピーダンスを有するように構成し、入力信号が相対的に高い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力整合ネットワークが第１の入力インピーダンスとは異なる入力インピーダンスを有するように構成する、回路が提供される。
【００１５】
一つの実施の形態では、入力整合ネットワークは、入力信号が相対的に高い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力信号とトランジスタの入力電極との間に直列に結合される第１のインダクタを有し、入力信号が相対的に低い電力レベルを有することを上記電力レベル検知回路が検知するときに、入力信号とトランジスタの入力電極との間に直列に結合される第２のインダクタを有する。
【００１６】
一つの実施の形態では、入力整合ネットワークは、一対の電気的構成要素と、少なくとも１つのスイッチとを備える。該スイッチは、電力レベル検知回路に応答して、相対的に高い電力レベル又は相対的に低い電力レベルの一方において入力整合ネットワークから一対の電気的構成要素の一方を電気的に切り離すように動作すると共に、相対的に高い電力レベル又は相対的に低い電力レベルの他方において、一対の電気構成要素の上記一方を入力整合ネットワークに電気的に結合するように動作する。
【００１７】
したがって、本発明は、入力信号電力レベルに依存する構成要素（すなわち、構成可能な入力整合ネットワーク）を組み込む。最初に、最適な小信号入力整合ネットワーク構成がＧａＮトランジスタに取り付けられる。これは、低駆動電力（すなわち、低信号電力レベル）において増幅用トランジスタに良好な安定性、反射減衰量及びＲＦ入力からの電力伝達を与えるが、高駆動電力（すなわち、高信号電力レベル）における性能不良を犠牲にしている。その後、高入力信号電力レベルにおいてのみ、再構成された入力整合ネットワークを用いて、緩圧縮を生じることなく最大性能を実現するのに最適である値まで位相角を回転させる（すなわち、整合させる）。たとえば、外周が２．５ｍｍのトランジスタの場合に、Ｓバンドにおいて、この入力整合ネットワークは、スミスチャート上で元の位相角を１０度だけ時計回りに回転させる必要がある。再構成された入力整合ネットワークは、電力検知ダイオードによって起動される、ＲＦ経路内のスイッチを介して第１の整合ネットワークから切り離される。駆動電力が高くなると、電力検知ダイオード及び関連する回路は、ＲＦスイッチを開いて（空乏モードスイッチ動作）、第２の整合ネットワークを第１の整合ネットワークに接続し、最適な大信号整合点まで回転させる。ダイオードのサイズ及びバイアスは、増幅段ＦＥＴ外周に基づいて、設定された駆動レベルにおいて「ターンオン」するように選択されるであろう。そのような構成によれば、入力整合ネットワークは、低入力信号駆動電力レベルにおいてインピーダンス整合を提供する構成と、高入力信号駆動電力レベルにおいてインピーダンス整合を提供するための異なる構成とを有する。
【００１８】
したがって、本発明は、「スマート」で調整可能又は構成可能な入力整合ネットワークと、今理解したばかりの複雑なＧａＮ緩圧縮とを組み合わせる。本発明は、低駆動時及び高駆動時の安定性及び性能に関する問題に最適な解決策を提供する。
【００１９】
本発明によれば、ＧａＮトランジスタデバイスのための入力ネットワークを設計するための方法が提供される。その方法は、相対的に高い入力信号電力レベルを用いて、入力ネットワークを通じてデバイスを駆動すること；デバイスの出力を所定の出力電力レベルにしたまま、入力ネットワークのパラメータを変更すること；入力ネットワークパラメータが変更されるのに応じて、デバイスの伝達関数性能パラメータを測定すること；及び測定された伝達関数性能パラメータから入力ネットワークパラメータを選択することを含む。
【００２０】
本発明の１つ又は複数の実施形態の詳細は、添付の図面及び以下の説明において記述される。本発明の他の特徴、目的及び利点は、その説明及び図面から、そして特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００２１】
【図１】本発明によるガリウムヒ素電力増幅器の回路図である。
【図２Ａ】図１の増幅器が相対的に低い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力インピーダンスの等価回路図である。
【図２Ｂ】図１の増幅器が相対的に高い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力インピーダンスの等価回路図である。
【図３Ａ】図１の増幅器が相対的に低い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力に結合される入力整合ネットワークの等価回路図である。
【図３Ｂ】図１の増幅器が相対的に高い電力レベルを有する入力信号を供給されるときの、そのような増幅器の出力段を形成する共通ソース構成のトランジスタの入力に結合される入力整合ネットワークの等価回路図である。
【図４】トランジスタの囲まれた領域において拡大して示されるガンマゲート（フィールドプレート）を有するＧａＮトランジスタデバイスの断面図である。
【図５】「理想的な」トランジスタデバイスと比べた、図１のＧａＮ ＦＥＴの出力電力（Ｐｏｕｔ）対入力電力（Ｐｉｎ）伝達特性の曲線を示す図である。
【図６】デバイスを試験し、本発明において記述される結果を生成するために用いられるロードプルベンチテスト構成１０を示す図である。
【図７】ＦＥＴが最大電力を得るための負荷において終端されるときの、共役小信号源整合（破線）及び大信号源整合（実線）の場合の２．５ｍｍＧａＮ ＦＥＴデバイスのＰｏｕｔ対Ｐｉｎ特性の曲線を示す図である。
【図８】デバイスが最大効率を得るための負荷において終端されるときの、共役小信号源整合（破線）及び大信号源整合（実線）の場合の２．５ｍｍＧａＮ ＦＥＴデバイスのＰｏｕｔ対Ｐｉｎ特性の曲線を示す図である。
【図９】スミスチャート上の被試験デバイスのための小信号源及び大信号源整合の位置を示す図である。
【図１０】図１のＧａＮトランジスタデバイスの小信号モデルを示す図である。
【図１１】被試験デバイスのための大信号動的負荷線を重ね合わせられているＣｇｓ対Ｖｄｓ及びＶｇｓのプロットである。
【００２２】
種々の図面内の類似の参照符号は類似の構成要素を示す。
【発明を実施するための形態】
【００２３】
ここで図１を参照すると、電力増幅回路１０が、ＲＦ入力信号に結合するための入力端子１３を有する入力整合ネットワーク１２と、入力整合ネットワーク１２の出力１６に結合されるトランジスタ１４を有する出力段１５とを備えることがわかる。ここで、トランジスタ１４は、フィールドプレートを有するガリウムヒ素（ＧａＮ）電界効果トランジスタ（ＦＥＴ）である。以下でさらに詳述されるように、入力整合ネットワーク１２は、入力信号の電力レベルに応じて構成可能である。より詳細には、入力整合ネットワーク１２は、そのような入力整合ネットワーク１２が相対的に低い電力レベルを有する入力信号を供給されるときには第１の入力インピーダンスを有するように構成され、そのような入力整合ネットワーク１２が相対的に高い電力レベルを有する入力信号であるときには、第１の入力インピーダンスとは異なる入力インピーダンスを有するように構成される。
【００２４】
より詳細には、増幅回路１０は、入力１３に接続され、それゆえ入力信号を供給される電力レベル検知回路１８を備える。以下でさらに詳述されるように、入力整合ネットワーク１２は、入力信号が相対的に高い電力レベルを有することをそのような電力レベル検知回路１８が検知するときに、入力信号とトランジスタ１４の入力電極１６との間に直列に結合される第１のインダクタＬ１を有し、また入力整合ネットワーク１２は、入力信号とトランジスタ１４の入力電極１６との間に直列に結合される第２のインダクタＬ２を有し、それゆえ、入力信号が相対的に低い電力レベルを有することをそのような電力レベル検知回路１８が検知するときに、インダクタＬ１及びＬ２は並列に接続される。
【００２５】
相対的に低い入力信号電力レベルの場合のトランジスタ１４への入力インピーダンスが図２Ａに示されており、相対的に高い入力信号電力レベルの場合のトランジスタ１４への入力インピーダンスが図２Ｂに示される。したがって、相対的に低い入力信号電力レベルでは、トランジスタ１４への入力インピーダンスは、この例では、１６．８ｐＦキャパシタと直列に接続される５．９０オーム抵抗器であり（ここで、トランジスタ１４は２．５ｍｍの外周を有し、直列の抵抗器−キャパシタ（ＲＣ）値は３ＧＨｚに対して規定される）、一方、同じ周波数であるが、相対的に高い入力信号電力レベルにおいて動作する同じトランジスタ１４は、４．３３ｐＦキャパシタと直列に接続される６．４１オーム抵抗器の入力インピーダンスを有する。したがって、入力インピーダンスキャパシタンスは、高電力レベルの入力信号と低電力レベルの入力信号との間で約３００パーセント変化する。以下でさらに詳述されるように、相対的に低い入力信号電力レベルでは、入力整合ネットワーク１２は、図３Ａに示されるように構成され、相対的に高い入力信号電力レベルの場合、入力整合ネットワークは図３Ｂに示されるように構成される。入力整合ネットワーク１２が低い入力信号電力レベルの条件に対して構成されるとき、図３Ａに示されるように、インダクタＬ１及びＬ２を並列に組み合わせることによって与えられる０．４２２ｎＨがトランジスタの入力インピーダンスと直列に接続され、入力整合ネットワークが高い入力信号電力レベルの条件に対して構成されるとき、図３Ｂに示されるように、インダクタＬ１によって与えられる０．８９７ｎＨインダクタが、トランジスタの入力インピーダンスと直列に接続されることに留意されたい。
【００２６】
入力整合ネットワーク１２を図３Ａに示される構成又は図３Ｂに示される構成のいずれかに再構成することは、入力信号の電力を検知し、ライン１９上に、スイッチ２０、２２、ここではたとえば、空乏モードＦＥＴ Ｑ２及びＱ３のための制御信号を生成する電力レベル検知回路１８を用いて行なわれる。
【００２７】
この回路図では、低入力信号電力レベルの場合に図２Ａに示され、高入力信号電力レベルの場合に図２Ｂに示される直列ＲＣとして表される、ＧａＮ ＦＥＴ（すなわち、トランジスタ１４）のゲートインピーダンスは、再構成可能な入力整合ネットワーク１２を通じて、特性システムインピーダンス、この場合には５０オーム（すなわち、増幅器１０の入力インピーダンス）と同じように見える（すなわち、インピーダンス整合する）ように変換される。
【００２８】
より詳細には、ここではたとえば、キャパシタＣ８として示される結合ネットワークＣＮが、入力信号の一部を電力レベル検知回路１８に供給する。結合ネットワークＣＮは、複数の潜在的な構成（抵抗器、キャパシタ、結合ライン等）において実装される場合があることは理解されたい。この結合ネットワークＣＮは、結合係数に応じて、検出器バイアスネットワークＢＮとは独立して状態変化のためのしきい値を調整する能力を有し、ここで、バイアスネットワークＢＮは、たとえば、電圧源（Ｖ＋）と、結合ネットワークＣＮ、ここではキャパシタＣ８及び電力レベル検知回路１８のダイオードＤ１の間の接合部２１との間に接続される抵抗器Ｒ６として示される。バイアスネットワークＢＮは、複数の潜在的な構成（抵抗器、インダクタ、抵抗分圧回路等）において実装される場合があり、特にＤＣバイアス電圧を導入することを通じて、同じく状態変化のためのしきい値を独立して調整する能力を有するが、電力レベル検知回路１８は受動回路（passively）（バイアスなし）でも十分に動作するであろう。また、電力レベル検知回路１８はキャパシタＣ１も備える。キャパシタＣ１は、ダイオードＤ１を通じて、負のＲＦ半サイクルにおいて充電し、Ｄ１に与えられる信号レベルに関連する出力レベルで、低リップルで徐々に負になる電圧を負荷抵抗器Ｒ５に供給する。抵抗器Ｒ５にかかる電位は、同時に、分離バイアス抵抗器Ｒ１及びＲ２を通じて、ライン１９上で空乏モードＦＥＴ（ｄ−ＦＥＴ）Ｑ２及びＱ３のゲート（すなわち、スイッチ２０、２２）に切替信号を供給している。バイアス抵抗器Ｒ３及びＲ４は、Ｑ２及びＱ３トランジスタを適切に切り替えられるようにするために組み込まれる場合がある。この結果、以下のような動作が行われる。（１）低いＲＦ入力信号電力レベルによって抵抗器Ｒ５にかかる電位が生成されるが、その電位はトランジスタＱ２及びＱ３の絶対ピンチオフ電圧未満である；ｄ−ＦＥＴドレイン及びソースが実質的に短絡され、インダクタＬ１及びＬ２が並列に接続されて、トランジスタ１４の入力インピーダンスを最適に整合させる換算値が得られ、それにより、その入力整合ネットワークを図３Ａに示されるネットワークに構成する；一方、（２）高レベルのＲＦ入力信号電力によって抵抗器Ｒ５にかかる電位が生成され、その電位はトランジスタＱ２及びＱ３の絶対ピンチオフ電圧よりも高く、ｄ−ＦＥＴドレイン及びソースが実質的に開放され、インダクタＬ２が入力整合ネットワークから電気的に切り離されて、結果として、インダクタＬ１だけがトランジスタ１４の入力に直列に接続され、所望の位相角回転を与え、入力整合ネットワーク１２の固定値構成要素の残りの部分を通じて、トランジスタ１４の入力に、ここではたとえば、１３における５０オームＲＦ入力に最適に整合させる。状態変化のためのしきい値は、入力信号ＲＦ電力レベル、結合ネットワークＣＮの結合係数及び位置、バイアスネットワーク構成ＢＮ及びオプションのバイアス、ダイオードＤ１出力電圧感度、及び抵抗器Ｒ５の値によって制御される。種々の無効成分構成及び抵抗成分構成を利用して複数の入力整合ネットワークが実現される場合があるため、インダクタＬ１及びＬ２は同じように簡単にキャパシタとすることができることは理解されたい。この回路図では、再構成可能な素子がＲＦ信号の流れ（１３〜１６）と直列を成すが、ＲＦ信号の流れと並列に構成することもでき、それは再び、入力整合ネットワークの構成選択による。最も重要なことは、誘導性、容量性、抵抗性のいずれにしても、それらの素子が、Ｑ２及びＱ３のような空乏モード（すなわち、ｄ−ＦＥＴ）スイッチングトランジスタの場合に低レベルにおいて合成され、高レベルにおいて分離されることである。図示される並列再構成可能素子の場合、増幅器１０への入力においてＲＦ駆動レベルが低レベルから高レベルに変化する場合、概念上のインダクタ及び抵抗器の値は増加するか、又は概念上のキャパシタの値は減少する。
【００２９】
また、入力整合ネットワーク１２は、図に示されるように配置されるインダクタＬ５及び一対のキャパシタＣ６及びＣ７を有する非構成可能部分２４も備える。
入力整合ネットワーク１２の出力１６は、キャパシタＣ２を通じて、トランジスタ１４のゲートに結合されるＲＦ交流（ＡＣ）である。トランジスタ１４のゲート及びドレインへのバイアスは電圧Ｖｇ及びＶｄによって与えられ、そのようなバイアスは、それぞれインダクタＬ３及びＬ４を通じてゲート及びドレインに結合される直流（ＤＣ）であり、その他にＡＣがあるが、電源において不要なＲＦ信号を防ぐために、図に示されるように、ＡＣはキャパシタＣ３及びＣ４を通じてそれぞれグランドに結合される。
【００３０】
したがって、増幅器１０は、電力レベル検知回路１８によって制御される再構成可能入力整合ネットワーク１２を備える１段増幅器である。利得段は、ＤＣブロッキングキャパシタＣ２及びＣ５（Ｖｇバイアス及びＶｄバイアスが動くのを抑制する）、ＤＣバイアス注入チョークＬ３及びＬ４、並びにＲＦバイパスキャパシタＣ３及びＣ４を含む。再構成可能入力整合ネットワーク１２は、固定値入力整合素子Ｌ５、Ｃ６及びＣ７を含む部分整合ネットワークを含む。スイッチングトランジスタＱ２及びＱ３、ゲート分離抵抗器Ｒ１及びＲ２、バイアスプルダウン抵抗器Ｒ３及びＲ４は、実際のスイッチ機能を形成する。電力レベル検知回路１８は、ＲＦ結合素子（ＣＮ）と、ＤＣバイアスネットワーク（ＢＮ）と、整流ダイオードＤ１、ＲＦバイパスキャパシタＣ１及び負荷抵抗器５を含む検出器回路とを備える。この結果として、ＲＦ入力振幅に関連する調整可能な出力信号が生成され、その信号がＱ２及びＱ３の切替を起動する。スイッチ起動しきい値は、ＣＮ結合係数、ＢＮバイアスレベル、及び抵抗器Ｒ１／Ｒ２及びＲ５を利用する抵抗分圧ネットワークを変更することによって調整される。
【００３１】
ここで図６を参照すると、本明細書において記述される結果を生成するために用いられるロードプルベンチテスト構成１０が示される。構成１０は、Maury社によって製造される商用ユニットである。本発明の発見は、フィールドプレートを有するＧａＮ ＦＥＴに関する３ＧＨｚの周波数でのロードプル測定の過程において生じた。図６に示されるように、その構成は被試験デバイス（ＤＵＴ）１２を含み、この事例では、被試験デバイス（ＤＵＴ）１２は２．６４ｍｍ（１２×２２０μｍ（ｕｍ））ＧａＮ ＦＥＴデバイスであった。デバイス１２の左右には、１４及び１６によって示されるソースチューナ及びロードチューナがある。また、構成１０は、ＲＦソース１８、反射電力センサ２０、方向性結合器２２、ゲートバイアスＴ２４、ソースチューナ２６、入力ケーブル及びプローブ２８、ドレインバイアスＴ３２、出力経路３４、電力計３６、チューナコントローラ３８、並びにゲート及びドレインのためのバイアスシステム３４も備える。ソースチューナ１４によって、デバイス１２の入力に対する信号源の整合を設定できるようになり、一方、ロードチューナ１６は、種々の出力負荷整合条件を走査するように設定することができる。システムソフトウエアは、電力及び効率のための両方の出力負荷曲線を計算し、プロットする。同様に、固定された出力負荷整合に対して、そのシステムは、最適な信号源整合を特定できるようにする。
【００３２】
実験手順は、結果として緩圧縮を生じる上記の標準的な方法（又は旧来の方法）と、緩圧縮を低減するか又は解消する、記述される新たな手順とを用いて、デバイスロードプルを実行するために構成１０を使用する。ここでは、デバイスのＱ点が２８Ｖ及び１００ｍＡ／ｍｍに設定される。
【００３３】
デバイス１２のための入力インピーダンスを設計する手順は以下の通りである。上記のように、負荷を５０オームに整合させて、デバイス１２において小信号ソースプルを実行して、最良の電力を得るための最良の信号源整合を特定する。代替的には、この実験のために選択された周波数である３ＧＨｚにおけるデバイスのＳパラメータから、スミスチャート上の信号源整合位置を得ることもできる。この信号源整合は、デバイス１２の入力に対する小信号共役整合とも呼ばれる。次に、この信号源整合を固定して、低駆動レベルから高駆動レベルまでのデバイス１２のロードプルが実行される。その駆動レベルは、出力を少なくとも３ｄＢ圧縮させるほど十分に高くすべきである。しかしながら、ここで、旧来の手順とは異なり、デバイス１２の出力はその最適な電力目標にあり、大信号入力駆動レベルにおいてデバイス１２上でソースプルが実行され、電力及び効率負荷目標においてＰｏｕｔ対Ｐｉｎ伝達曲線が得られる。また、そのシステムは、いくつかある測定関連パラメータの中でも、Ｇｔ及びＧｐ（変換器利得及び電力利得）、デバイス入力からの反射電力（Ｓ１１）又は反射減衰量も記録する。その新たな信号源整合（大信号源整合）位置は、小信号共役整合点からスミスチャート上で約１０度〜１５度だけ時計回りに回転させることがわかる。同じステップに従って、効率負荷条件下で大信号源整合の位置を得ることができる。これらの両方の大信号源整合点の位置はスミスチャート上で互いに極めて接近しているため、それらの点は同一である（being one and the same）と見なすことができることがわかった。次に、この信号源整合が固定され、電力掃引（伝達曲線）が、電力及び効率の両方の負荷目標の場合に実行される。それらの掃引は、両方の負荷条件の場合に、緩圧縮が著しく低減されることを示す。元の小信号源整合と新たな大信号源整合との間の規則的な間隔の点に対して伝達曲線が得られる。この同じ技法がＸバンドにおけるＧａＮトランジスタに適用されており、信号源入力整合の同じ約１０度の時計回りの回転が正しいことがわかっている。
【００３４】
こうして、ＧａＮトランジスタデバイスのための入力ネットワークを設計するための方法が提供される。その方法は、相対的に大きな入力信号電力レベルを用いて、入力ネットワークＥを通じてデバイスを駆動すること；及びデバイスの出力を所定の出力電力レベルにしたまま、入力ネットワークＥのパラメータを変更することを含む。すなわち、Ｅは入力チューナであり、そのデバイスに対して、スミスチャートを通じて種々の整合が提示されるようにすることができる。同様に、Ｈは出力チューナであり、同じく変更することもできる。その方法はさらに、入力ネットワークパラメータが変更されるのに応じて、デバイスの伝達関数性能パラメータを測定すること；及び測定された伝達関数性能パラメータから入力ネットワークパラメータを選択することを含む。
測定の解析
フィールドプレートを有するＧａＮ ＦＥＴは、緩やかな利得圧縮特性を示し、その緩圧縮の程度はデバイスに対して与えられる出力負荷インピーダンスと共に変化することが観測されている。たとえば、電力負荷インピーダンスに対して整合するデバイスは非常に緩やかな圧縮特性を有し、一方、効率負荷に対して整合するデバイスは、著しく改善された圧縮特性を示すことが観測されている。これがＰｏｕｔ対Ｐｉｎとして（from）図７及び図８に示されており、それは電力及び効率負荷の場合に測定されたロードプルデータである。図７及び図８は、２つの異なる出力負荷整合条件、電力負荷及び効率負荷の場合のＧａＮ ＦＥＴの測定されたロードプルデータを与えることに留意されたい。いずれの図面も、Ｐｏｕｔ、利得及び効率対Ｐｉｎをプロットする。各図中の破線は、結果として緩圧縮を生じる小信号入力源整合条件に対応する。実線による曲線は、大信号条件下で入力信号源整合が設定されるときに、緩圧縮がいかに低減されるかを示す。２つの図から、図７は、ＦＥＴ出力が電力負荷と整合しており、緩圧縮の問題をさらに明らかに示す。図８では、ＦＥＴがその出力において効率負荷に整合しており、図７ほど深刻ではない。
【００３５】
破線である曲線の場合の信号源整合は、デバイスの入力に対する標準的な小信号共役整合である。被測定デバイスは、フィールド／ガンマゲートが２４Ｖ、１００ｍＡ／ｍｍでバイアスをかけられている２．５ｍｍＧａＮ ＦＥＴであり、ＣＷ測定は３ＧＨｚにおいて実行される。共役小信号源整合（破線）及び大信号源整合（実線）による２．５ｍｍＧａＮ ＦＥＴのＰｏｕｔ対Ｐｉｎ特性が示される。そのデバイスは、最大電力を得るための負荷において終端される。
【００３６】
小信号源整合下では、そのデバイスが著しい量の緩圧縮を示すことが、特に図７から明白である。デバイスの入力を大信号駆動条件下で再び整合させるとき、その圧縮特性は、実線によって示されるように、「正常」に近くなる。緩圧縮の指標は、入力駆動レベルと共に利得が減少する割合である。図７においてデータをさらに解析すると、標準的な信号源整合の場合（破線）に、そのデバイスがＰｉｎ＝１５ｄＢｍにおいて１ｄＢ圧縮点に達することがわかる。Ｐｉｎ＝１５ｄＢｍから２５ｄＢｍまで、利得は０．３ｄＢ／ｄＢの割合で降下し、それを超えると、０．９ｄＢ／ｄＢの割合で降下する。大信号源整合条件（実線）の場合、そのデバイスはＰｉｎ＝２１ｄＢｍにおいて１ｄＢ圧縮に達し、その後、利得は０．９ｄＢ／ｄＢの割合で降下し、それは、従来から容認される１ｄＢ／ｄＢの利得減少の指標に極めて近く、典型的にはＧａＡｓ ｐＨＥＭＴで観測される値である。このデータから、大信号整合の場合には、ＰＡＥピークが１５．６ｄＢの利得で４．４ｄＢ圧縮されたデバイスで生じ、一方、小信号入力整合の場合には、ＰＡＥピークにおけるデバイスの利得は１２．９ｄＢであり、そのデバイスは７．１ｄＢ圧縮であることにも留意されたい。この違いは、各段の入力において２段電力増幅器（ＰＡ）を整合させる方法、増幅器においてＦＥＴのサイズを決める方法において意味を持ち、結果として、電力増幅器の効率に影響を及ぼす。
【００３７】
小信号源整合インピーダンス及び大信号源整合インピーダンスの位置が、図９のスミスチャートにおいて示される。大信号条件下で最良の信号源整合を得るために、その信号源インピーダンスは、小信号源整合位置から少なくとも１０度の時計回りの回転を経て、１５度程度に大きく回転することができる。所与の大信号Ｐｉｎの場合に、信号源整合を小信号の場合から大信号の場合に回転させるのに応じて、先に図７において示されたように、緩圧縮の程度が「不良」から正常に移行する。すなわち、トランジスタに信号を供給する入力ネットワークは、インピーダンススミスチャート上でトランジスタのゲート−ソースインピーダンスの複素共役をプロットし、その後、インピーダンススミスチャート上でそのプロットを１０度〜１５度だけ時計回りに回転させて、入力ネットワークの入力インピーダンスを得ることによって設計される。
【００３８】
緩圧縮現象は一般的には高電圧デバイス（＞１５Ｖ動作）に特有であり、詳細には、フィールドプレートを有するＧａＮデバイスに特有である。この動作を理解する１つの方法は、図１０に示されるＧａＮ ＦＥＴの小信号モデルに基づく。そのデバイスの入力整合は、３つの固有パラメータ、Ｃｇｓ−ゲート−ソースキャパシタンス、Ｃｇｄ−ゲート−ドレインキャパシタンス及びｇｍ−相互コンダクタンスによって一次に（to a first order）制御される。Ｒｓ（ソース抵抗）及びＲｇ（ゲート抵抗）も入力インピーダンスに寄与するが、これらは寄生と見なされ、バイアスへの依存性はない。Ｃｇｓ、Ｃｇｄ及びｇｍは大きくバイアスに依存し、すなわち、Ｖｄｓ（ドレイン−ソース電圧）及びＶｇｓ（ゲート−ソース電圧）の関数である。たとえば、図１１は、Ｖｇｓ及びＶｄｓと共にＣｇｓがいかに変化するかを示す。デバイスのＡＢ級動作の場合に、大信号駆動レベルに対する動的負荷線がＣｇｓ面に重ね合わせられるとき、Ｑ点及び小信号整合条件におけるＣｇｓ値が高駆動レベルにおいてもはや有効でないことが明白である。実際には、本発明者は、等価な大信号Ｃｇｓ値を導出することができる。同様の解析が、Ｃｇｄ及びｇｍの場合にも当てはまるであろう。大信号条件下のデバイスの性能は、新たな小信号入力駆動依存モデルによって表すことができ、そのモデルでは、パラメータＣｇｓ、ｇｍ及びＣｇｄは以下のように表すことができる。
【００３９】
Ｃｇｓ＝Ａ１＋Ｂ１＊Ｐｉｎ＋Ｃ１＊Ｐｉｎ２
ｇｍ＝Ａ２＋Ｂ２＊Ｐｉｎ＋Ｃ２＊Ｐｉｎ２
Ｃｇｄ＝Ａ３＋Ｂ３＊Ｐｉｎ＋Ｃ３＊Ｐｉｎ２
ただし、Ａ１は定数であり、Ｂ１は定数であり、Ｃ１は定数であり、Ａ２は定数であり、Ｂ２は定数であり、Ａ３は定数であり、Ｂ３は定数であり、Ｃ３は定数である。
【００４０】
複数の実施形態が説明されてきた。それでもなお、本発明の精神及び範囲から逸脱することなく、種々の変更を行なうことができることは理解されよう。たとえば、そのインピーダンス整合ネットワークの代わりに、そのようなネットワークが低入力信号及び高入力信号の両方の電力レベルにおいてインピーダンス整合を提供するように、インダクタ及びキャパシタから成る他の構成及び異なる受動素子を用いることもできることは理解されたい。さらに、共通ソース構成が説明されてきたが、そのインピーダンス整合ネットワークは、共通ゲート又は共通ドレインのような、他のトランジスタ構成に合わせて適切に変更することもできる。さらに、スイッチ２０及び２２のためにエンハンスメントモードトランジスタが用いられる場合には、低入力信号及び高入力信号の両方の電力レベルにおいてインピーダンス整合を提供するために、その入力整合ネットワークは他の受動素子構成を用いて適切に変更されるであろう。したがって、他の実施形態も添付の特許請求の範囲内にある。
【特許請求の範囲】
【請求項１】
回路であって、
入力整合ネットワークと、
インピーダンスネットワークの出力に結合されるトランジスタとを備え、
前記入力整合ネットワークは、該入力整合ネットワークが相対的に低い電力レベルを有する入力信号を供給されるときに第１の入力インピーダンスを有し、該入力整合ネットワークが相対的に高い電力レベルを有する入力信号を供給されるときに、前記第１の入力インピーダンスとは異なる入力インピーダンスを有する、回路。
【請求項２】
前記トランジスタはフィールドプレートを有する、請求項１に記載の回路。
【請求項３】
前記トランジスタは窒化ガリウムトランジスタである、請求項１に記載の回路。
【請求項４】
前記トランジスタはフィールドプレートを有する、請求項３に記載の回路。
【請求項５】
回路であって、
入力電極を有するトランジスタと、
入力信号を供給される入力を有し、前記トランジスタの前記入力電極に接続される出力を有する入力整合ネットワークと、
前記入力信号を供給される電力レベル検知回路とを備え、
前記入力整合ネットワークは、前記電力レベル検知回路に応答して、前記入力信号が相対的に低い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力整合ネットワークが第１の入力インピーダンスを有するように構成し、前記入力信号が相対的に高い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力整合ネットワークが第１の入力インピーダンスとは異なる入力インピーダンスを有するように構成する、回路。
【請求項６】
前記トランジスタはフィールドプレートを有する、請求項５に記載の回路。
【請求項７】
前記トランジスタは窒化ガリウムトランジスタである、請求項５に記載の回路。
【請求項８】
前記トランジスタはフィールドプレートを有する、請求項７に記載の回路。
【請求項９】
前記入力整合ネットワークは、前記入力信号が相対的に高い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力信号と前記トランジスタの前記入力電極との間に直列に結合される第１のインダクタを有し、前記入力信号が相対的に低い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力信号と前記トランジスタの前記入力電極との間に直列に結合される第２のインダクタを有する、請求項５に記載の回路。
【請求項１０】
前記トランジスタはフィールドプレートを有する、請求項９に記載の回路。
【請求項１１】
前記トランジスタは窒化ガリウムトランジスタである、請求項９に記載の回路。
【請求項１２】
前記トランジスタはフィールドプレートを有する、請求項１１に記載の回路。
【請求項１３】
前記トランジスタは電界効果トランジスタであり、前記入力電極は、該トランジスタのゲート電極である、請求項９に記載の回路。
【請求項１４】
前記トランジスタはフィールドプレートを有する、請求項１３に記載の回路。
【請求項１５】
前記トランジスタは窒化ガリウムトランジスタである、請求項１３に記載の回路。
【請求項１６】
前記トランジスタはフィールドプレートを有する、請求項１５に記載の回路。
【請求項１７】
前記入力整合ネットワークは、
一対の電気的構成要素と、
少なくとも１つのスイッチとを備え、
前記少なくとも１つのスイッチは、前記電力レベル検知回路に応答して、前記相対的に高い電力レベル又は前記相対的に低い電力レベルの一方において前記入力整合ネットワークから前記一対の電気的構成要素の一方を電気的に切り離すように動作すると共に、前記相対的に高い電力レベル又は前記相対的に低い電力レベルの他方において、前記一対の電気構成要素の前記一方を前記入力整合ネットワークに電気的に結合するように動作する、請求項５に記載の回路。
【請求項１８】
前記電気的構成要素は、異なるインダクタンスを有するインダクタである、請求項１７に記載の回路。
【請求項１】
回路であって、
入力整合ネットワークと、
インピーダンスネットワークの出力に結合されるトランジスタとを備え、
前記入力整合ネットワークは、該入力整合ネットワークが相対的に低い電力レベルを有する入力信号を供給されるときに第１の入力インピーダンスを有し、該入力整合ネットワークが相対的に高い電力レベルを有する入力信号を供給されるときに、前記第１の入力インピーダンスとは異なる入力インピーダンスを有する、回路。
【請求項２】
前記トランジスタはフィールドプレートを有する、請求項１に記載の回路。
【請求項３】
前記トランジスタは窒化ガリウムトランジスタである、請求項１に記載の回路。
【請求項４】
前記トランジスタはフィールドプレートを有する、請求項３に記載の回路。
【請求項５】
回路であって、
入力電極を有するトランジスタと、
入力信号を供給される入力を有し、前記トランジスタの前記入力電極に接続される出力を有する入力整合ネットワークと、
前記入力信号を供給される電力レベル検知回路とを備え、
前記入力整合ネットワークは、前記電力レベル検知回路に応答して、前記入力信号が相対的に低い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力整合ネットワークが第１の入力インピーダンスを有するように構成し、前記入力信号が相対的に高い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力整合ネットワークが第１の入力インピーダンスとは異なる入力インピーダンスを有するように構成する、回路。
【請求項６】
前記トランジスタはフィールドプレートを有する、請求項５に記載の回路。
【請求項７】
前記トランジスタは窒化ガリウムトランジスタである、請求項５に記載の回路。
【請求項８】
前記トランジスタはフィールドプレートを有する、請求項７に記載の回路。
【請求項９】
前記入力整合ネットワークは、前記入力信号が相対的に高い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力信号と前記トランジスタの前記入力電極との間に直列に結合される第１のインダクタを有し、前記入力信号が相対的に低い電力レベルを有することを前記電力レベル検知回路が検知するときに、前記入力信号と前記トランジスタの前記入力電極との間に直列に結合される第２のインダクタを有する、請求項５に記載の回路。
【請求項１０】
前記トランジスタはフィールドプレートを有する、請求項９に記載の回路。
【請求項１１】
前記トランジスタは窒化ガリウムトランジスタである、請求項９に記載の回路。
【請求項１２】
前記トランジスタはフィールドプレートを有する、請求項１１に記載の回路。
【請求項１３】
前記トランジスタは電界効果トランジスタであり、前記入力電極は、該トランジスタのゲート電極である、請求項９に記載の回路。
【請求項１４】
前記トランジスタはフィールドプレートを有する、請求項１３に記載の回路。
【請求項１５】
前記トランジスタは窒化ガリウムトランジスタである、請求項１３に記載の回路。
【請求項１６】
前記トランジスタはフィールドプレートを有する、請求項１５に記載の回路。
【請求項１７】
前記入力整合ネットワークは、
一対の電気的構成要素と、
少なくとも１つのスイッチとを備え、
前記少なくとも１つのスイッチは、前記電力レベル検知回路に応答して、前記相対的に高い電力レベル又は前記相対的に低い電力レベルの一方において前記入力整合ネットワークから前記一対の電気的構成要素の一方を電気的に切り離すように動作すると共に、前記相対的に高い電力レベル又は前記相対的に低い電力レベルの他方において、前記一対の電気構成要素の前記一方を前記入力整合ネットワークに電気的に結合するように動作する、請求項５に記載の回路。
【請求項１８】
前記電気的構成要素は、異なるインダクタンスを有するインダクタである、請求項１７に記載の回路。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公表番号】特表２０１０−５３８５８２（Ｐ２０１０−５３８５８２Ａ）
【公表日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２０１０−５２４０７１（Ｐ２０１０−５２４０７１）
【出願日】平成２０年７月２１日（２００８．７．２１）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７０６２２
【国際公開番号】ＷＯ２００９／０３５７６７
【国際公開日】平成２１年３月１９日（２００９．３．１９）
【出願人】（５０３４５５３６３）レイセオン カンパニー (244)
【Ｆターム（参考）】
【公表日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２０年７月２１日（２００８．７．２１）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０７０６２２
【国際公開番号】ＷＯ２００９／０３５７６７
【国際公開日】平成２１年３月１９日（２００９．３．１９）
【出願人】（５０３４５５３６３）レイセオン カンパニー (244)
【Ｆターム（参考）】
[ Back to top ]