ネットワーク装置
【課題】既に稼動している中央処理装置、スイッチ、ネットワークカードに影響を与えずにネットワークカードの増設が可能なネットワーク接続装置の要求がある。
【解決手段】中央処理装置とメインメモリとで構成された主制御部と、受信したパケットの転送を行うスイッチと、ネットワークインタフェースカードを収容する複数のスロットとを備え、ネットワークインタフェースカードは、パケットデータを格納するメモリと、このメモリ内のパケットデータをネットワーク回線に転送するスイッチデバイスと、パケットデータのディジタル信号とネットワーク信号との変換を行い、かつループバック機能を有するＰＨＹデバイスと、外部回線と接続可能な回線モジュールとを実装し、スロットへの挿入による電源投入を検出したとき、メモリとＰＨＹデバイスと間の疎通テストを行う制御回路を備えるネットワーク装置により、達成できる。
【解決手段】中央処理装置とメインメモリとで構成された主制御部と、受信したパケットの転送を行うスイッチと、ネットワークインタフェースカードを収容する複数のスロットとを備え、ネットワークインタフェースカードは、パケットデータを格納するメモリと、このメモリ内のパケットデータをネットワーク回線に転送するスイッチデバイスと、パケットデータのディジタル信号とネットワーク信号との変換を行い、かつループバック機能を有するＰＨＹデバイスと、外部回線と接続可能な回線モジュールとを実装し、スロットへの挿入による電源投入を検出したとき、メモリとＰＨＹデバイスと間の疎通テストを行う制御回路を備えるネットワーク装置により、達成できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワーク装置に係り、特にネットワークカードへの電源投入のみで疎通テストを実施するネットワーク装置に関する。
【背景技術】
【０００２】
特許文献１で示されるネットワーク装置の回線の疎通テストでは、自装置から出力したフレームが折り返されて戻ってきたフレームを、フレーム破棄が起きないように制御を行い、そのフレームのチェックすることで回線の障害を検出している。
【０００３】
【特許文献１】特開２００５−２８６４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シャーシ型ネットワーク装置は、ネットワークインタフェースカード（以下、ネットワークカードまたはＮＩＦと記載）を後より増設、またはネットワークカードの構成変更をユーザの要求に合わせて、自由に行える特徴である。しかし、ネットワークカードの増設の際に、新しいネットワークカードを実装し、ソフトウェアが動いた時にネットワークカードのハード不良が原因のネットワーク障害が発生するケースがある。
【０００５】
このため、ネットワークカードを実装後に回線の疎通テストを行い動作を確認した後でソフトウェア動作をすることで、ネットワーク障害の防止を行いたい要求がある。しかし、ネットワークカードの疎通テストによる既にソフトウェア制御を行っているＣＰＵへの負荷の増加、ネットワークカードの疎通テストの実行に掛かる時間を考慮した場合、実現が難しい。
そこで、既に稼動しているＣＰＵ、スイッチ、ネットワークカードに影響を与えずにネットワークカードの増設が可能なネットワーク接続装置の要求がある。
【課題を解決するための手段】
【０００６】
新規実装するネットワークカード内に、回線の疎通テストを電源投入で自動に行う制御回路を実装することで、既に稼動しているネットワーク装置に影響を与えない回線の疎通テストを実現する。制御回路においては、プログラム可能なＬＳＩを使用し、書換え可能な不揮発性メモリに、プログラムデータとテストデータを格納しておく事で、ネットワークカードの構成変更による制御回路の動作変更や、疎通テストのテストデータの変更にも柔軟に対応できるようにする。
【０００７】
上述した課題は、筐体内に、電源部と、中央処理装置とメインメモリとで構成された主制御部と、受信したパケットの転送を行うスイッチと、ネットワークインタフェースカードを収容する複数のスロットとを備え、ネットワークインタフェースカードは、パケットデータを格納するメモリと、このメモリ内のパケットデータをネットワーク回線に転送するスイッチデバイスと、パケットデータのディジタル信号とネットワーク信号との変換を行い、かつループバック機能を有するＰＨＹデバイスと、外部回線と接続可能な回線モジュールとを実装し、スロットへの挿入による電源投入を検出したとき、メモリとスイッチデバイスとＰＨＹデバイスと間の疎通テストを行う制御回路を備えるネットワーク装置により、達成できる。
【発明の効果】
【０００８】
既に稼動しているＣＰＵ、スイッチ、ネットワークカードに影響を与えずにネットワークカードの増設が可能なネットワーク接続装置を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施の形態について、実施例を用い図面を参照して詳細に説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。ここで、図１はシャーシ型スイッチ装置の斜視図である。図２はシャーシ型スイッチ装置のハードウェアブロック図である。図３はメモリ上のプロプログラムを説明する図である。図４はネットワークカードのハードウェアブロックである。図５はシャーシ型スイッチ装置の動作フローである。
【００１０】
図１において、シャーシ型スイッチ装置１０００は、筐体５００に挿入された１台の制御部２００と、２台のスイッチ部３００と、６台のネットワークカード１００と、４台のファンユニット４００と、図示しない複数の電源ユニットとから構成される。制御部２００とスイッチ部３００とネットワークカード１００は、前方よりスロットに挿入して、いずれかの電源ユニットと接続される。具体的には、制御部２００とスイッチ部３００とネットワークカード１００は、図１のネットワークカード１００に示すように、フロントパネル１１０と、フロントパネル１１０と先端部分で接続されたプリント基板１２０と、プリント基板１２０の後端に実装されたコネクタ１３０とを含み、コネクタ１３０から給電される。
【００１１】
このネットワークカード１００を、筐体５００のネットワークカード用スロット５５０に挿入することによって、ネットワークカード１００を７台実装したシャーシ型スイッチ装置１０００とすることができる。なお、このときシャーシ型スイッチ装置１０００の電源をＯＦＦする必要はない。すなわち、ネットワークカード１００は、活線挿入が可能である。
なお、制御部２００の右側のスロットと、スイッチ部３００−１とスイッチ部３００−２の間のスロットは、空きスロットであり、カバーのみ取り付けられている。
【００１２】
図２において、シャーシ型スイッチ装置１０００は、内部通信線６００に接続された中央処理装置（ＣＰＵ）２１０とメインメモリ２２０とスイッチ部３００と２台のネットワークカード１００とから構成される。なお、内部通信線６００には増設するネットワークカードとの接続部を事前に準備してある。
【００１３】
ＣＰＵ２１０とメインメモリ２２０は、図１の制御部２００に実装されている。また、スイッチ部３００には、スイッチ３１０を実装する。さらに、ネットワークカード１００には、ＦＰＧＡ１０７とスイッチ１０２とＰＨＹ１０４と光モジュール１０５Ａとを実装する。ＦＰＧＡ１０７とスイッチ１０２とＰＨＹ１０４とに付いては、図４を参照して説明する。光モジュール１０５Ａは、ＸＦＰ（10Gbit/s small Form-factor Pluggable）、ＳＦＰ（Small Form-factor Pluggable）等の光トランシーバを収容する電気のモジュールである。
なお、本明細書において、接続する物理回線の種類の違い（光／電気、速度等）に関わらずネットワークカード１００、回線モジュール１０５と表記する。
【００１４】
図３において、メインメモリ２２０は、装置制御プログラム２２１と、障害処理制御プログラム２２２と、割込み制御プログラム２２３と、ネットワーク制御プログラム２２４と、初期化制御プログラム２２５とをストアしている。これらのプログラム２２１〜２２５をＣＰＵ２１０が実行することにより、コンピュータを、それぞれ装置制御部、障害処理制御部、割込み制御部、ネットワーク制御部、初期化制御部として、機能させる。
【００１５】
ここで、装置制御プログラム２２１は、ファンユニット４００、電源を含めた装置全体の監視制御と、ボードの実装認識等の装置管理を実施する。障害処理制御プログラム２２２は、障害検出時に障害検出ボードのＤｕｍｐ採取、障害よりの復旧処理等の障害処理を実施する。割込み制御プログラム２２３は、各ボードよりの割込み通知を判断し、各制御部に制御を促す。ネットワーク制御プログラム２２４は、構成定義に従ってスイッチ部３００およびネットワークカード１００を制御する。初期化制御プログラム２２５は、ネットワークカード種別（光／電気、速度等）を判別し、ネットワークカード１００とスイッチ部３００の初期化を行う。
【００１６】
図４において、ネットワークカード１００は、回線モジュール１０５と、回線モジュール１０５と接続されたＰＨＹデバイス１０４と、ＰＨＹデバイス１０４と接続されたスイッチデバイス１０２と、スイッチデバイス１０２と接続されたメモリ１０３と、ＰＨＹデバイス１０４とスイッチデバイス１０２とに接続されたＦＰＧＡ（Field Programmable Gate Array）１０７と、ＦＰＧＡ１０７と接続されたＦＬＡＳＨメモリ１０１とＬＥＤ１０６とから構成される。
【００１７】
メモリ１０３は、回線から受信したパケットデータを格納する。スイッチデバイス１０２は、メモリ１０３に格納されたパケットデータをスイッチング制御する。ＰＨＹデバイス１０４は、スイッチデバイス１０２から受信したディジタル信号を回線モジュール１０５に適したネットワーク信号に変換する。ＰＨＹデバイス１０４は、また、回線モジュール１０５から受信したネットワーク信号をディジタル信号に変換する。ＰＨＹデバイス１０４は、受信信号を自デバイス内にてループバック可能に構成する。回線モジュール１０５は、物理ケーブルにて他の回線と接続する。
【００１８】
ＦＰＧＡ１０７は、電源投入されると回線の疎通テストを自動で行い結果を収集する。ＦＬＡＳＨメモリ１０１は、ＦＰＧＡデータ１０１１とテストデータ１０１２を格納しており、疎通テストの結果を障害情報１０１３に格納する。ＬＥＤ１０６は、疎通テストの結果を目視にて確認可能にする。
【００１９】
ネットワークカード１００の回線疎通テストの動作を説明する。ネットワークカード１００は、電源投入されると、ＦＰＧＡ１０７にＦＬＡＳＨメモリ１０１より、ＦＰＧＡデータ１０１１がコンフィグレーションされ、疎通テストの制御パターンがプログラミングされる。
【００２０】
ＦＰＧＡ１０７は、スイッチデバイス１０２とＰＨＹデバイス１０４間の回線を設定する。ＦＰＧＡ１０７は、ＦＬＡＳＨメモリ１０１に格納されているテストデータ１０１２をメモリ１０３へ転送し、スイッチデバイス１０２のパケットデータ転送制御を行う。
【００２１】
ＦＰＧＡ１０７から指示されたスイッチデバイス１０２は、回線側にパケットデータを転送する。疎通テストの制御パターンによりＰＨＹデバイス１０４は、内部でループバックを行う。スイッチデバイス１０２は、戻ってきたパケットデータを受信して、メモリ１０３に格納する。
【００２２】
ＦＰＧＡ１０７は、疎通テストが完了後にスイッチデバイス１０２の統計情報の送信パケットデータ数と受信データ数の確認のチェック、メモリ内のパケットデータのデータチェックを行い、エラー判別を行う。エラー検出時ＦＰＧＡ１０７は、スイッチデバイス１０２の統計情報とメモリ１１０３のパケットデータを障害解析用の情報として収集し、ＦＬＡＳＨメモリ１０１の障害情報１０１３に格納する。ＦＰＧＡ１０７は、ＬＥＤ１０６を制御して、目視にてエラー判断可能なようにする。ＦＰＧＡ１０７は、疎通テストに問題がなかった場合、完了通知信号にてＣＰＵ２１０に通知を行う。これを受けてＣＰＵ２１０は、新規に実装されたネットワークカード１００にアクセスを行い、ソフトウェア稼動を行う。
【００２３】
なお、ＦＰＧＡ１０７は、ＰＨＹデバイス１０４と回線モジュール１０５間の回線を設定してもよい。このとき、ループバックは、回線モジュール１０５に図示しない折り返しケーブルを接続しての外部ループバックが必要となる。この場合、回線モジュール１０５の動作確認ができる。
【００２４】
図５において、シャーシ型スイッチ装置１０００の電源が投入されると、シャーシ型スイッチ装置１０００は、ＣＰＵ２１０により、各ハードウェアの初期設定を実施する（Ｓ１１）。次に、シャーシ型スイッチ装置１０００のＣＰＵ２１０は、初期設定により把握したハードウェアのソフトウェア動作を開始する（Ｓ１２）。ここで、あらたなネットワークカード１００が、保守者によってスロット５５０に活線挿入され、ネットワークカード１００に電源供給されたとする。
【００２５】
ネットワークカード１００は、ハードウェアにより初期設定する（Ｓ１４）。ネットワークカード１００は、スイッチデバイス１０２を介してメモリ１０３と、スイッチデバイス１０２と、ＰＨＹデバイス１０４にテスト設定する（Ｓ１６）。ネットワークカード１００は、回線疎通テストを実施し（Ｓ１７）、障害チェックを実施する（Ｓ１８）。ステップ１８で障害がなければ、ネットワークカード１００は、ＣＰＵ２１０に完了通知を送信する（Ｓ１９）。完了通知を受信したＣＰＵ２１０は、再構成されたネットワークカード群によるソフトウェア動作を開始する。
【００２６】
一方、ステップ１８で障害があるとき、ネットワークカード１００は、エラー情報の採取と記録を実施し、ＬＥＤによるエラー通知を保守者に実施する。なお、このときシャーシ型スイッチ装置１０００は、ステップ１２で開始したソフトウェア動作を継続する。
【００２７】
本実施例に拠れば、既に稼動しているネットワーク装置に、新規実装したネットワークカードの回線疎通テストを短時間で実行でき、ソフトウェア稼動を行う前に動作保証を確認できる。これは新規実装したネットワークカードが電源投入により、ネットワークカード単体のみで、ハードウェア自律による疎通テストをサポートする事で実現でき、ソフトウェアが既動作部分の処理を行いながら、設定・テスト・解析の回線疎通テスト処理を実行する特許文献１に記載の方法に比べ、大幅にテストの実行時間を短縮できる。
【００２８】
また、ネットワークカード単体で実行するテストなので、既に稼動中のＣＰＵやネットワークカードには、回線疎通テストによる処理の負荷増加、または障害を検出した場合の影響もなく、回線疎通テストにて動作保証ができてからソフトウェア動作を行う事で、ネットワークカードの新規増設によるネットワーク障害を防止する事ができる。
【図面の簡単な説明】
【００２９】
【図１】シャーシ型スイッチ装置の斜視図である。
【図２】シャーシ型スイッチ装置のハードウェアブロック図である。
【図３】メモリ上のプロプログラムを説明する図である。
【図４】ネットワークカードのハードウェアブロックである。
【図５】シャーシ型スイッチ装置の動作フローである。
【符号の説明】
【００３０】
１００…ネットワークカード（ＮＩＦ）、１０１…ＦＬＡＳＨメモリ、１０２…スイッチデバイス、１０３…メモリ、１０４…ＰＨＹデバイス、１０５…回線モジュール、１０６…ＬＥＤ、１０７…ＦＰＧＡ、１１０…フロントパネル、１２０…プリント基板、１３０…コネクタ、２００…制御部、２１０…中央処理装置（ＣＰＵ）、２２０…メインメモリ、３００…スイッチ部、４００…ファンユニット、５００…筐体、５５０…ＮＩＦスロット、６００…内部通信線、１０００…シャーシ型スイッチ装置。
【技術分野】
【０００１】
本発明は、ネットワーク装置に係り、特にネットワークカードへの電源投入のみで疎通テストを実施するネットワーク装置に関する。
【背景技術】
【０００２】
特許文献１で示されるネットワーク装置の回線の疎通テストでは、自装置から出力したフレームが折り返されて戻ってきたフレームを、フレーム破棄が起きないように制御を行い、そのフレームのチェックすることで回線の障害を検出している。
【０００３】
【特許文献１】特開２００５−２８６４５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シャーシ型ネットワーク装置は、ネットワークインタフェースカード（以下、ネットワークカードまたはＮＩＦと記載）を後より増設、またはネットワークカードの構成変更をユーザの要求に合わせて、自由に行える特徴である。しかし、ネットワークカードの増設の際に、新しいネットワークカードを実装し、ソフトウェアが動いた時にネットワークカードのハード不良が原因のネットワーク障害が発生するケースがある。
【０００５】
このため、ネットワークカードを実装後に回線の疎通テストを行い動作を確認した後でソフトウェア動作をすることで、ネットワーク障害の防止を行いたい要求がある。しかし、ネットワークカードの疎通テストによる既にソフトウェア制御を行っているＣＰＵへの負荷の増加、ネットワークカードの疎通テストの実行に掛かる時間を考慮した場合、実現が難しい。
そこで、既に稼動しているＣＰＵ、スイッチ、ネットワークカードに影響を与えずにネットワークカードの増設が可能なネットワーク接続装置の要求がある。
【課題を解決するための手段】
【０００６】
新規実装するネットワークカード内に、回線の疎通テストを電源投入で自動に行う制御回路を実装することで、既に稼動しているネットワーク装置に影響を与えない回線の疎通テストを実現する。制御回路においては、プログラム可能なＬＳＩを使用し、書換え可能な不揮発性メモリに、プログラムデータとテストデータを格納しておく事で、ネットワークカードの構成変更による制御回路の動作変更や、疎通テストのテストデータの変更にも柔軟に対応できるようにする。
【０００７】
上述した課題は、筐体内に、電源部と、中央処理装置とメインメモリとで構成された主制御部と、受信したパケットの転送を行うスイッチと、ネットワークインタフェースカードを収容する複数のスロットとを備え、ネットワークインタフェースカードは、パケットデータを格納するメモリと、このメモリ内のパケットデータをネットワーク回線に転送するスイッチデバイスと、パケットデータのディジタル信号とネットワーク信号との変換を行い、かつループバック機能を有するＰＨＹデバイスと、外部回線と接続可能な回線モジュールとを実装し、スロットへの挿入による電源投入を検出したとき、メモリとスイッチデバイスとＰＨＹデバイスと間の疎通テストを行う制御回路を備えるネットワーク装置により、達成できる。
【発明の効果】
【０００８】
既に稼動しているＣＰＵ、スイッチ、ネットワークカードに影響を与えずにネットワークカードの増設が可能なネットワーク接続装置を提供できる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施の形態について、実施例を用い図面を参照して詳細に説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。ここで、図１はシャーシ型スイッチ装置の斜視図である。図２はシャーシ型スイッチ装置のハードウェアブロック図である。図３はメモリ上のプロプログラムを説明する図である。図４はネットワークカードのハードウェアブロックである。図５はシャーシ型スイッチ装置の動作フローである。
【００１０】
図１において、シャーシ型スイッチ装置１０００は、筐体５００に挿入された１台の制御部２００と、２台のスイッチ部３００と、６台のネットワークカード１００と、４台のファンユニット４００と、図示しない複数の電源ユニットとから構成される。制御部２００とスイッチ部３００とネットワークカード１００は、前方よりスロットに挿入して、いずれかの電源ユニットと接続される。具体的には、制御部２００とスイッチ部３００とネットワークカード１００は、図１のネットワークカード１００に示すように、フロントパネル１１０と、フロントパネル１１０と先端部分で接続されたプリント基板１２０と、プリント基板１２０の後端に実装されたコネクタ１３０とを含み、コネクタ１３０から給電される。
【００１１】
このネットワークカード１００を、筐体５００のネットワークカード用スロット５５０に挿入することによって、ネットワークカード１００を７台実装したシャーシ型スイッチ装置１０００とすることができる。なお、このときシャーシ型スイッチ装置１０００の電源をＯＦＦする必要はない。すなわち、ネットワークカード１００は、活線挿入が可能である。
なお、制御部２００の右側のスロットと、スイッチ部３００−１とスイッチ部３００−２の間のスロットは、空きスロットであり、カバーのみ取り付けられている。
【００１２】
図２において、シャーシ型スイッチ装置１０００は、内部通信線６００に接続された中央処理装置（ＣＰＵ）２１０とメインメモリ２２０とスイッチ部３００と２台のネットワークカード１００とから構成される。なお、内部通信線６００には増設するネットワークカードとの接続部を事前に準備してある。
【００１３】
ＣＰＵ２１０とメインメモリ２２０は、図１の制御部２００に実装されている。また、スイッチ部３００には、スイッチ３１０を実装する。さらに、ネットワークカード１００には、ＦＰＧＡ１０７とスイッチ１０２とＰＨＹ１０４と光モジュール１０５Ａとを実装する。ＦＰＧＡ１０７とスイッチ１０２とＰＨＹ１０４とに付いては、図４を参照して説明する。光モジュール１０５Ａは、ＸＦＰ（10Gbit/s small Form-factor Pluggable）、ＳＦＰ（Small Form-factor Pluggable）等の光トランシーバを収容する電気のモジュールである。
なお、本明細書において、接続する物理回線の種類の違い（光／電気、速度等）に関わらずネットワークカード１００、回線モジュール１０５と表記する。
【００１４】
図３において、メインメモリ２２０は、装置制御プログラム２２１と、障害処理制御プログラム２２２と、割込み制御プログラム２２３と、ネットワーク制御プログラム２２４と、初期化制御プログラム２２５とをストアしている。これらのプログラム２２１〜２２５をＣＰＵ２１０が実行することにより、コンピュータを、それぞれ装置制御部、障害処理制御部、割込み制御部、ネットワーク制御部、初期化制御部として、機能させる。
【００１５】
ここで、装置制御プログラム２２１は、ファンユニット４００、電源を含めた装置全体の監視制御と、ボードの実装認識等の装置管理を実施する。障害処理制御プログラム２２２は、障害検出時に障害検出ボードのＤｕｍｐ採取、障害よりの復旧処理等の障害処理を実施する。割込み制御プログラム２２３は、各ボードよりの割込み通知を判断し、各制御部に制御を促す。ネットワーク制御プログラム２２４は、構成定義に従ってスイッチ部３００およびネットワークカード１００を制御する。初期化制御プログラム２２５は、ネットワークカード種別（光／電気、速度等）を判別し、ネットワークカード１００とスイッチ部３００の初期化を行う。
【００１６】
図４において、ネットワークカード１００は、回線モジュール１０５と、回線モジュール１０５と接続されたＰＨＹデバイス１０４と、ＰＨＹデバイス１０４と接続されたスイッチデバイス１０２と、スイッチデバイス１０２と接続されたメモリ１０３と、ＰＨＹデバイス１０４とスイッチデバイス１０２とに接続されたＦＰＧＡ（Field Programmable Gate Array）１０７と、ＦＰＧＡ１０７と接続されたＦＬＡＳＨメモリ１０１とＬＥＤ１０６とから構成される。
【００１７】
メモリ１０３は、回線から受信したパケットデータを格納する。スイッチデバイス１０２は、メモリ１０３に格納されたパケットデータをスイッチング制御する。ＰＨＹデバイス１０４は、スイッチデバイス１０２から受信したディジタル信号を回線モジュール１０５に適したネットワーク信号に変換する。ＰＨＹデバイス１０４は、また、回線モジュール１０５から受信したネットワーク信号をディジタル信号に変換する。ＰＨＹデバイス１０４は、受信信号を自デバイス内にてループバック可能に構成する。回線モジュール１０５は、物理ケーブルにて他の回線と接続する。
【００１８】
ＦＰＧＡ１０７は、電源投入されると回線の疎通テストを自動で行い結果を収集する。ＦＬＡＳＨメモリ１０１は、ＦＰＧＡデータ１０１１とテストデータ１０１２を格納しており、疎通テストの結果を障害情報１０１３に格納する。ＬＥＤ１０６は、疎通テストの結果を目視にて確認可能にする。
【００１９】
ネットワークカード１００の回線疎通テストの動作を説明する。ネットワークカード１００は、電源投入されると、ＦＰＧＡ１０７にＦＬＡＳＨメモリ１０１より、ＦＰＧＡデータ１０１１がコンフィグレーションされ、疎通テストの制御パターンがプログラミングされる。
【００２０】
ＦＰＧＡ１０７は、スイッチデバイス１０２とＰＨＹデバイス１０４間の回線を設定する。ＦＰＧＡ１０７は、ＦＬＡＳＨメモリ１０１に格納されているテストデータ１０１２をメモリ１０３へ転送し、スイッチデバイス１０２のパケットデータ転送制御を行う。
【００２１】
ＦＰＧＡ１０７から指示されたスイッチデバイス１０２は、回線側にパケットデータを転送する。疎通テストの制御パターンによりＰＨＹデバイス１０４は、内部でループバックを行う。スイッチデバイス１０２は、戻ってきたパケットデータを受信して、メモリ１０３に格納する。
【００２２】
ＦＰＧＡ１０７は、疎通テストが完了後にスイッチデバイス１０２の統計情報の送信パケットデータ数と受信データ数の確認のチェック、メモリ内のパケットデータのデータチェックを行い、エラー判別を行う。エラー検出時ＦＰＧＡ１０７は、スイッチデバイス１０２の統計情報とメモリ１１０３のパケットデータを障害解析用の情報として収集し、ＦＬＡＳＨメモリ１０１の障害情報１０１３に格納する。ＦＰＧＡ１０７は、ＬＥＤ１０６を制御して、目視にてエラー判断可能なようにする。ＦＰＧＡ１０７は、疎通テストに問題がなかった場合、完了通知信号にてＣＰＵ２１０に通知を行う。これを受けてＣＰＵ２１０は、新規に実装されたネットワークカード１００にアクセスを行い、ソフトウェア稼動を行う。
【００２３】
なお、ＦＰＧＡ１０７は、ＰＨＹデバイス１０４と回線モジュール１０５間の回線を設定してもよい。このとき、ループバックは、回線モジュール１０５に図示しない折り返しケーブルを接続しての外部ループバックが必要となる。この場合、回線モジュール１０５の動作確認ができる。
【００２４】
図５において、シャーシ型スイッチ装置１０００の電源が投入されると、シャーシ型スイッチ装置１０００は、ＣＰＵ２１０により、各ハードウェアの初期設定を実施する（Ｓ１１）。次に、シャーシ型スイッチ装置１０００のＣＰＵ２１０は、初期設定により把握したハードウェアのソフトウェア動作を開始する（Ｓ１２）。ここで、あらたなネットワークカード１００が、保守者によってスロット５５０に活線挿入され、ネットワークカード１００に電源供給されたとする。
【００２５】
ネットワークカード１００は、ハードウェアにより初期設定する（Ｓ１４）。ネットワークカード１００は、スイッチデバイス１０２を介してメモリ１０３と、スイッチデバイス１０２と、ＰＨＹデバイス１０４にテスト設定する（Ｓ１６）。ネットワークカード１００は、回線疎通テストを実施し（Ｓ１７）、障害チェックを実施する（Ｓ１８）。ステップ１８で障害がなければ、ネットワークカード１００は、ＣＰＵ２１０に完了通知を送信する（Ｓ１９）。完了通知を受信したＣＰＵ２１０は、再構成されたネットワークカード群によるソフトウェア動作を開始する。
【００２６】
一方、ステップ１８で障害があるとき、ネットワークカード１００は、エラー情報の採取と記録を実施し、ＬＥＤによるエラー通知を保守者に実施する。なお、このときシャーシ型スイッチ装置１０００は、ステップ１２で開始したソフトウェア動作を継続する。
【００２７】
本実施例に拠れば、既に稼動しているネットワーク装置に、新規実装したネットワークカードの回線疎通テストを短時間で実行でき、ソフトウェア稼動を行う前に動作保証を確認できる。これは新規実装したネットワークカードが電源投入により、ネットワークカード単体のみで、ハードウェア自律による疎通テストをサポートする事で実現でき、ソフトウェアが既動作部分の処理を行いながら、設定・テスト・解析の回線疎通テスト処理を実行する特許文献１に記載の方法に比べ、大幅にテストの実行時間を短縮できる。
【００２８】
また、ネットワークカード単体で実行するテストなので、既に稼動中のＣＰＵやネットワークカードには、回線疎通テストによる処理の負荷増加、または障害を検出した場合の影響もなく、回線疎通テストにて動作保証ができてからソフトウェア動作を行う事で、ネットワークカードの新規増設によるネットワーク障害を防止する事ができる。
【図面の簡単な説明】
【００２９】
【図１】シャーシ型スイッチ装置の斜視図である。
【図２】シャーシ型スイッチ装置のハードウェアブロック図である。
【図３】メモリ上のプロプログラムを説明する図である。
【図４】ネットワークカードのハードウェアブロックである。
【図５】シャーシ型スイッチ装置の動作フローである。
【符号の説明】
【００３０】
１００…ネットワークカード（ＮＩＦ）、１０１…ＦＬＡＳＨメモリ、１０２…スイッチデバイス、１０３…メモリ、１０４…ＰＨＹデバイス、１０５…回線モジュール、１０６…ＬＥＤ、１０７…ＦＰＧＡ、１１０…フロントパネル、１２０…プリント基板、１３０…コネクタ、２００…制御部、２１０…中央処理装置（ＣＰＵ）、２２０…メインメモリ、３００…スイッチ部、４００…ファンユニット、５００…筐体、５５０…ＮＩＦスロット、６００…内部通信線、１０００…シャーシ型スイッチ装置。
【特許請求の範囲】
【請求項１】
筐体内に、電源部と、中央処理装置とメインメモリとで構成された主制御部と、受信したパケットの転送を行うスイッチと、ネットワークインタフェースカードを収容する複数のスロットとを備えたネットワーク装置において、
前記ネットワークインタフェースカードは、パケットデータを格納するメモリと、このメモリ内のパケットデータをネットワーク回線に転送するスイッチデバイスと、パケットデータのディジタル信号とネットワーク信号との変換を行い、かつループバック機能を有するＰＨＹデバイスと、外部回線と接続可能な回線モジュールとを実装し、前記スロットへの挿入による電源投入を検出したとき、前記メモリと前記スイッチデバイスと前記ＰＨＹデバイスと間の疎通テストを行う制御回路を備えることを特徴とするネットワーク装置。
【請求項２】
請求項１に記載のネットワーク装置であって、
前記制御部は、プログラム可能なＬＳＩと、このＬＳＩのプログラムデータと疎通テストのテストデータを書換え可能な不揮発性メモリとから構成されていることを特徴とするネットワーク装置。
【請求項３】
請求項１または請求項２に記載のネットワーク装置であって、
前記ネットワークインタフェースカードは、前記疎通テストで障害無と判定したとき、前記中央処理装置に完了通知を送信し、
前記中央処理装置は、前記完了通知を受信して、前記ネットワークインタフェースカードの制御を開始することを特徴とするネットワーク装置。
【請求項１】
筐体内に、電源部と、中央処理装置とメインメモリとで構成された主制御部と、受信したパケットの転送を行うスイッチと、ネットワークインタフェースカードを収容する複数のスロットとを備えたネットワーク装置において、
前記ネットワークインタフェースカードは、パケットデータを格納するメモリと、このメモリ内のパケットデータをネットワーク回線に転送するスイッチデバイスと、パケットデータのディジタル信号とネットワーク信号との変換を行い、かつループバック機能を有するＰＨＹデバイスと、外部回線と接続可能な回線モジュールとを実装し、前記スロットへの挿入による電源投入を検出したとき、前記メモリと前記スイッチデバイスと前記ＰＨＹデバイスと間の疎通テストを行う制御回路を備えることを特徴とするネットワーク装置。
【請求項２】
請求項１に記載のネットワーク装置であって、
前記制御部は、プログラム可能なＬＳＩと、このＬＳＩのプログラムデータと疎通テストのテストデータを書換え可能な不揮発性メモリとから構成されていることを特徴とするネットワーク装置。
【請求項３】
請求項１または請求項２に記載のネットワーク装置であって、
前記ネットワークインタフェースカードは、前記疎通テストで障害無と判定したとき、前記中央処理装置に完了通知を送信し、
前記中央処理装置は、前記完了通知を受信して、前記ネットワークインタフェースカードの制御を開始することを特徴とするネットワーク装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−１７７６８１（Ｐ２００９−１７７６８１Ａ）
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願番号】特願２００８−１６０４９（Ｐ２００８−１６０４９）
【出願日】平成２０年１月２８日（２００８．１．２８）
【出願人】（５０４４１１１６６）アラクサラネットワークス株式会社 (315)
【Ｆターム（参考）】
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願日】平成２０年１月２８日（２００８．１．２８）
【出願人】（５０４４１１１６６）アラクサラネットワークス株式会社 (315)
【Ｆターム（参考）】
[ Back to top ]