フェージングシミュレータ及びマルチパスフェージングシミュレータ
【課題】 受信信号におけるドップラーシフトの影響を高精度に模擬するフェージングシミュレータを得ること。
【解決手段】 フェージングシミュレータ２０６は、ガウス雑音信号を出力する雑音生成手段３２２と、前記雑音生成手段に接続された低域通過フィルタ手段３２４と、複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段３４０と、前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段２１２とを備える。
【解決手段】 フェージングシミュレータ２０６は、ガウス雑音信号を出力する雑音生成手段３２２と、前記雑音生成手段に接続された低域通過フィルタ手段３２４と、複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段３４０と、前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段２１２とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に無線通信の技術分野に関し、特に号受信信号におけるフェージングの影響を模擬するフェージングシミュレータ及びマルチパスフェージングシミュレータに関する。
【背景技術】
【０００２】
移動体通信システムで使用される周波数帯域は、今後更に広帯域化しつつある。これに伴い、ドップラー効果に起因するフェージングにより、その周波数帯域内で、ある周波数特性が観測されるようになり、それは受信信号品質にも大きな影響を及ぼす。従って、移動通信システムの設計では、マルチパスフェージングだけでなく、ドップラーシフトによるフェージングに対処することも重要である。
【０００３】
図１は、受信信号の電力スペクトルとドップラーシフトの関係を示す。ある進行方向に移動体が進み、等方的に様々な方向から電波が到来しているものとする。図１左側に示されるように、搬送波の周波数ｆＣを中心として、±ｆＤの範疇にスペクトルが分布している。ｆＤは最大ドップラー周波数であり、移動体の進行方向と電波の到来方向のなす角度αが０である場合に観測される周波数シフト又はドップラーシフトを表す。ｋ（α）は、角度αに依存するパラメータであり、例えば、垂直ホイップアンテナを使用し、一様な到来各を想定する場合には、ｋ（α）＝３／２πとなる。任意の角度αに対する周波数シフトは、ｆＤ×ｃｏｓ（α）で表される。従って、角度αが、所与の値域（例えば、０≦α≦２π）の中で、一定の確率分布に従って変化したとすると、±ｆＤ程度の大きなドップラーシフトを有する到来波が多く発生し、小さなドップラーシフトを有する到来波は少なく発生する。このため、±ｆＤ程度のドップラーシフトを有する受信信号の電力密度が大きくなっている。図中、余弦波のグラフに隣接して描かれている複数の線は、角度αを一定間隔で変化させたときに、ドップラー周波数の周波数間隔に広狭が生じる様子を示す。
【０００４】
このようなフェージングに対する評価は、実際に空間に送信された電波を受信して行なうことに加えて、又はその代りに、フェージングシミュレータを用いて行なわれることが多い。フェージングシミュレータは、フェージングの影響を表すフェージング信号を生成し、そのフェージング信号をフェージングシミュレータに入力された信号に乗算して出力する。この場合において、図１左側に示されるように、無線周波数帯域におけるドップラーシフトの影響を模擬するもの（帯域表現）と、図１右側に示されるように、ベースバンドにて等価的に模擬するもの（等価低域表現）とがある。後者は、無線周波数帯域に対する処理回路を構築せずに、フェージングの影響を模擬できる。このことは、ベースバンド帯域と無線周波数帯域に分けてシステムの性能評価を行なう等の観点から好都合である。また、シミュレーションに高周波回路を要しないので、アナログ高周波素子を含む回路の動作特性の不完全性や特性劣化に起因して、フェージングの評価精度が劣化してしまう懸念も排除される。更に、後者のフェージングシミュレータは、受信信号に与えられる複数の特性劣化原因をその原因毎にモデル化して調査する等の観点からも好都合である。後述の実施例でも、等価低域表現法が使用されるが、本発明は何れの表現法にも適用できる。
【０００５】
図１（特に左側）に示されるようなフェージングの影響を模擬する第１の方法は、多数の正弦波（素波）を重ね合わせることである。この方法では、フェージング信号Ｔ（ｔ）は、
【０００６】
【数１】
で表現され、ここで、ωＤ＝２πｆＤは最大ドップラー角周波数を表し、ｆＤは最大ドップラー周波数を表し、φｎはｎ番目の素波の位相を表し、αｎはｎ番目の素波の到来角（移動体の進行方向及び電波の到来方向のなす角）を表し、ｃｎ又はＥ０ｃｎはｎ番目の素波の振幅を表し、Ｅ０は所与の定数を表し、Ｎは素波の総数を表す。素波の振幅データは、テーブルに格納される。素波の振幅データは、１周期の期間にわたる振幅値、即ち１周期中の全てのサンプリング時点に対する振幅値として、ルックアップテーブル（ＬＵＴ）に格納される。それらの振幅値は、所定のサンプリング周波数に応じて抽出され、（１）式に基づいて合成され、フェージング信号Ｔ（ｔ）として出力される。この種の技術は、例えば特許文献１及び非特許文献１に記載されている。
【０００７】
フェージングの影響を模擬する第２の方法は、白色ガウス雑音（ＷＧＮ：Ｗｈｉｔｅ Ｇａｕｓｓｉａｎ Ｎｏｉｓｅ）信号を、特殊な伝達関数を有する低域通過フィルタ（ＬＰＦ）で整形する。その伝達関数は、図１に示されるような、中心周波数近辺では平坦であるが、そこから偏移するにつれて急峻に大きくなり、最大ドップラー周波数を超えると０になる特性を有する。このようなフェージングシミュレータは、ＪＴＣフェーダーと呼ばれる。ＪＴＣフェーダーについては、例えば特許文献２及び非特許文献２に記載されている。
【特許文献１】特開平６−１４０９５０号公報
【特許文献２】特開２００３−２９８５３６号公報
【非特許文献１】Ｗ．Ｃ．Ｊａｋｅｓ，Ｊｒ．，“Ｍｉｃｒｏｗａｖｅ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，ｐｐ．６７−７６（１９７４）
【非特許文献２】“Ｔｈｅ ＪＴＣ Ｆａｄｅｒ”，３ＧＰＰ２ ＦＹＩ，Ｎｏｖ．８，２００２，Ｓａｎｄｉｐ Ｓａｒｋｅｒ，Ｑｕａｌｃｏｍｍ
【発明の開示】
【発明が解決しようとする課題】
【０００８】
第１の方法によれば、テーブルに格納される振幅データは、素波の１周期の間に、所定のサンプリング周波数ｆＳで全ての振幅値が抽出されるように用意される。このような振幅データは素波毎に用意する必要がある。例えば、サンプリング周波数ｆＳが３．８ＭＨｚであり、最大ドップラー周波数ｆＤが１００Ｈｚであるとする。ドップラー周波数ｆＤｃｏｓαは、−１００乃至１００Ｈｚの範疇で変化する。この場合に、最大ドップラー周波数１００Ｈｚの素波については、３．８ＭＨｚ／１００Ｈｚ＝３８０００個の振幅値がテーブルに格納される必要がある。１０Ｈｚの素波については、３．８ＭＨｚ／１０Ｈｚ＝３８００００個の振幅値がテーブルに格納される必要がある。更に、１Ｈｚ、０．１Ｈｚ、０．０１Ｈｚの素波については、３．８Ｍ個、３８Ｍ個、３８０Ｍ個の振幅値がテーブルに格納される必要がある。このように、素波の振幅データの量は、周波数が低くなるほど多くなる。フェージング精度を向上させたり、模擬されるフェージングの周期性を長期化するには、多くの素波を用意して模擬することが望ましい。しかし、そのようにすると、極めて大量のデータを事前に用意しなければならなくなり、これは、簡易にフェージングを模擬する等の観点から不都合である。
【０００９】
第２の手法によれば、データ量が著しく増えてしまうような問題はないが、特殊な低域通過フィルタを構築する点で不都合が生じるおそれがある。例えば、そのような伝達特性を有するフィルタが、有限インパルス応答（ＦＩＲ）フィルタで構築される場合には、非常に多くのタップ数が必要とされ、回路規模が大きくなってしまう。無限インパルス応答（ＩＩＲ）フィルタでフィルタが構築される場合には、ＦＩＲフィルタほど大きな回路規模は要しないかもしれないが、タップ係数に対する最適解が発見されにくくなるという別の問題が生じてしまう。更に、±ｆＤを超える周波数のスペクトルは完全に阻止されることが望ましいが、実際に構築される低域通過フィルタでは、その伝達特性の不完全性により、±ｆＤを超える周波数を、僅かではあるが許容してしまう、或いは、±ｆＤ付近の急峻さが劣化してしまう。そのため、フェージングの様子を正確に模擬できなくなり、フェージングの評価精度を劣化させてしまうことが懸念される。
【００１０】
本発明は、上記の問題点の少なくとも１つに対処するようになされたものであり、その課題は、受信信号におけるドップラーシフトの影響を高精度に模擬するフェージングシミュレータ及びマルチパスフェージングシミュレータを得ることである。
【課題を解決するための手段】
【００１１】
本発明では、
ガウス雑音信号を出力する雑音生成手段と、
前記雑音生成手段に接続された低域通過フィルタ手段と、
複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段と、
前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段と
を備えることを特徴とする、ドップラーシフトの影響を模擬するフェージングシミュレータが使用される。
【発明の効果】
【００１２】
本発明によれば、受信信号におけるドップラーシフトの影響を高精度に模擬することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の一態様では、ガウス雑音信号を帯域制限する低域通過フィルタ手段と、複数の所定のドップラー周波数の各々について、１／４周期以上の期間にわたる振幅データを格納するメモリ手段と、前記低域通過フィルタ手段からの第１信号及び前記メモリ手段からの第２信号を合成し、フェージング信号を出力する合成手段とが備えられ、ドップラーシフトの影響が模擬される。
【００１４】
フェージング信号が、第１及び第２信号を合成することで生成されるので、フェージング信号が第１又は第２信号の一方のみによって生成される場合よりも、フェージングの様子を正確に模擬することができる。
【００１５】
本発明の一態様によれば、前記複数の周波数は、前記低域通過フィルタの遷移域に属する周波数である。遷移域より低周波数側の通過域の素波に関する振幅データを用意する必要がないので、記憶すべきデータ量が少なくて済む。また、第１信号は、平坦な通過域付近の信号を表現すればよいので、遷移域の特性をドップラーフェージングに合わせなくてもよい。即ち、低域通過フィルタの特性は、通常の帯域制限フィルタのように台形状に形成すればよいので、低域通過フィルタは、比較的小さな回路規模のディジタルフィルタで簡易に作成できる。
【００１６】
第２信号は、最大ドップラ周波数程度の偏移を有する信号を表現する。本発明の一態様によれば、前記振幅データは、前記低域通過フィルタの特性に応じて信号電力が変化するように設定される。本発明の一態様によれば、前記振幅データは、最大ドップラー周波数に近づくほど最大振幅値が大きくなるように設定される。本発明の一態様によれば、前記複数の周波数は、前記低域通過フィルタの特性に従って周波数間隔が変化するように設定される。本発明の一態様によれば、前記複数の周波数は、最大ドップラー周波数に近づくほど周波数間隔が密になるように設定される。振幅の大きさや周波数間隔等を調整することは、記憶データ量及び回路規模の顕著な増加を必要とせずに、簡易に行なうことができる。
【００１７】
本発明の一態様によれば、前記低域通過フィルタ、前記メモリ手段及び前記合成手段の少なくとも１つに接続されたアップサンプラ手段が備えられる。前記アップサンプラ手段は、所定値を有するデータ点が所定の頻度で入力信号に挿入された信号を出力する。これにより、第１信号及び第２信号を、主信号のサンプリング周波数ｆＳよりも低い周波数で生成することができる。このため、フェージング周期の長期化、記憶データ量の削減等を図ることができる。
【００１８】
本発明の一態様によれば、複数のフェージングシミュレータからの複数の信号の振幅及び位相を調整して合成し、マルチパス伝搬環境におけるドップラーシフトの影響を模擬するマルチパスフェージングシミュレータが使用される。前記複数のフェージングシミュレータの内の１以上は、上記のフェージングシミュレータである。これにより、マルチパスフェージング及びドップラーフェージングの双方の影響を受けた信号を高精度に模擬することができる。
【００１９】
本発明の一態様によれば、前記のマルチパスフェージングシミュレータにおいて、１つの雑音生成手段が、２以上のフェージングシミュレータに共通に使用される。本発明の一態様によれば、１つの雑音生成手段及び１つの低域通過フィルタが、２以上のフェージングシミュレータに共通に使用される。
【実施例１】
【００２０】
図２は、本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。マルチパスフェージングシミュレータ装置２００は、Ｎ個の遅延器２０２−１〜Ｎと、Ｎ個の遅延器にそれぞれ接続された減衰器２０４−１〜Ｎと、Ｎ個の減衰器にそれぞれ接続されたフェージングシミュレータ装置２０６−１〜Ｎと、複素信号の実数成分及び虚数成分をそれぞれ合成する合成部２０８−Ｒ，Ｉとを有する。フェージングシミュレータ装置２０６−１〜Ｎの各々は、フェージング信号生成器２１０及び合成部２１２−Ｒ，Ｉを有する。
【００２１】
遅延器２０２−１〜Ｎの各々は、入力信号を所定の時間τ１，τ２，．．．，τＮだけそれぞれ遅延させる。入力信号は、主信号とも呼ばれ、複素数形式で表現され、実数成分と虚数成分を有する。入力信号の実数成分及び虚数成分は、別々に遅延させられる。以後も同様に、実数成分及び虚数成分は別々に処理される。
【００２２】
減衰器２０４−１〜Ｎの各々は、それらに入力された信号の振幅を、所定の調整量Ｌ１，Ｌ２，．．．，ＬＮに合わせて調整する。上記の遅延量τ１，τ２，．．．，τＮ及び所定の調整量Ｌ１，Ｌ２，．．．，ＬＮは、受信信号のマルチパス伝搬特性を再現するように設定される。想定されるパス数は、Ｎである。
【００２３】
フェージングシミュレータ装置２０６−１〜Ｎは、入出力信号は互いに相違するが、それらは同様な構成及び機能を有するので、フェージングシミュレータ装置２０６−１がそれらを代表して説明される。フェージングシミュレータ装置２０６−１は、遅延器２０２−１及び減衰器２０４−１で適切に振幅及び位相が調整された信号を受ける。また、フェージングシミュレータ装置２０６−１内のフェージング信号生成器２１０は、フェージングの影響を表すフェージング信号を生成する。振幅及び位相の調整された信号と、フェージング信号は、合成部２１２により、実数成分及び虚数成分毎に合成される。
【００２４】
合成部２０８−Ｒ，Ｉは、各フェージングシミュレータ装置２０６−１〜Ｎから出力された信号を、実数成分及び虚数成分毎に合成し、合成後の信号を出力する。この出力信号は、ドップラーシフトによるフェージングの影響を受けた受信信号を表す。以後、この出力信号を用いてシステム設計等が行なわれる。
【００２５】
図３は、フェージングシミュレータ装置２０６−１の詳細図を示す。上述したように、フェージングシミュレータ装置２０６−１には、位相及び振幅の調整された主信号が入力され、それらとフェージング信号を合成することで、主信号にフェージングの影響が反映される。
【００２６】
フェージング信号生成器２１０は、概して、第１信号生成部３０２と、第２信号生成部３０４と、合成部３０６−Ｒ，Ｉとを有する。第１信号生成部３０２は、ガウス雑音生成部３２２−Ｒ，Ｉと、低域通過フィルタ（ＬＰＦ）３２４−Ｒ，Ｉとを有する。第２信号生成部３０４は、Ｍ個の素波の各々に関する振幅データを有するＭ個のルックアップテーブル（ＬＵＴ）３４０−１〜Ｍと、２Ｍ個の振幅調整部Ａ１Ｒ，Ｉ〜ＡＭＲ，Ｉとを有する。
【００２７】
第１信号生成部３０２は、複素信号である第１信号を生成し、出力する。第１信号の実数成分は、ガウス雑音生成器３２２−Ｒからの白色ガウス雑音（ＷＧＮ）信号を、低域通過フィルタ３２４−Ｒで波形整形又は帯域制限することで作成される。同様に、第１信号の虚数成分は、ガウス雑音生成器３２２−Ｉからの出力を、低域通過フィルタ３２４−Ｉで波形整形することで作成される。ガウス雑音生成器３２２−Ｒ，Ｉは同様な構成及び機能を有するので、両者で共通化することも可能である。但し、フェージング周期を長期化し、フェージングの評価精度を向上させる観点からは、実数成分及び虚数成分毎に別々にそれらを用意することが望ましい。
【００２８】
低域通過フィルタ３２４−Ｒ，Ｉは、図４（Ａ）に示されるような、通常の台形状の伝達特性を有する。図４（Ａ）に示されるような伝達特性を有する低域通過フィルタは、比較的少数のタップ数を有する小型のＦＩＲフィルタやＩＩＲフィルタで簡易に構成することができる。従って、本実施例で使用される低域通過フィルタ３２２−Ｒ，Ｉは、図１０に示されるような特殊な伝達特性を有する低域通過フィルタと大きく異なる。
【００２９】
第２信号生成部３０４は、Ｍ個の素波の実数成分及び虚数成分を出力する。本実施例では、サンプリング周波数ｆＳ＝３．８ＭＨｚに従って信号が出力される。各テーブル３０４−１〜Ｍには、それぞれの周波数に対応する正弦波（素波）の振幅値が格納されている。これらの振幅値は、素波の１周期の間に、１周期分の振幅値がサンプリング周波数ｆＳに従って順に出力されるように用意されている。例えば、周波数ｆｉの素波に対しては、ｋｉ＝ｆＳ／ｆｉ個の振幅値が、テーブル３０４−ｉに格納される。但し、ｉ＝１，．．．，Ｍである。個々の素波の周波数ｆｉは、次式で決定される：
ｆｉ＝ｆＤ×ｃｏｓ（αｉ）
ここで、ｆＤは最大ドップラー周波数であり、αｉは移動体の進行方向と電波の到来する方向のなす角度である。便宜上、α１，．．．，αＭの順に角度の値が小さくなってゆくものとする（ドップラー周波数はｆ１，．．．，ｆＭの順に大きくなる。）。格納される振幅値の個数ｋｉ＝ｆＳ／ｆｉは、素波の周波数ｆｉに反比例するので、周波数ｆｉが小さいほど多くの振幅値がテーブル３０４−ｉに格納される必要がある。本実施例では、上位から高々Ｍ個のドップラー周波数ｆＭ，ｆＭ−１，．．．，ｆ１についての振幅値が用意されるに過ぎない。従って、非常に小さなドップラー周波数に対する振幅値をテーブルに用意しなくて済む。後述のように、Ｍ個の素波の周波数は、低域通過フィルタ３２４−Ｒ，Ｉの遷移域に属し、通過域（遷移域より低い周波数帯域）に属する素波のテーブルは不要である。このため、素波毎に用意されるテーブルの規模又は記憶容量は、従来の第１の方法で必要としていたものより少なくて済む。最低周波数ｆ１をどこに設定するかについては、用途に応じて適宜設定可能である。但し、過剰に低周波側に設定すると、テーブルに格納するデータ量が過剰に増えてしまうことに留意を要する。
【００３０】
本実施例では、テーブルに記憶するデータ量を減らす観点から、正弦波と余弦波が互いにπ／２ラジアンだけ位相がずれている性質を利用して、実数成分と虚数成分に共通のテーブルが参照されている。更に、正弦波の対称性を考慮すれば、１／４周期以上の正弦波のデータがテーブルに記憶されていればよい。
【００３１】
振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉは、テーブルに格納された振幅値を適切に調整して出力する。なお、実数成分及び虚数成分に対する調整内容が同じである場合には、各テーブル３４０−１〜Ｍに振幅調整済みの値が記憶されてもよい。そのようにすると、振幅調整部を省略できる。
【００３２】
図４及び図３を参照しながら、本実施例における動作を説明する。一般に、フェージングシミュレータは、主信号のサンプリング周波数ｆＳ以上で動作する必要がある。本実施例では、主信号のサンプリング周波数ｆＳ以上で動作するものとする。第１信号生成部３０２内のガウス雑音生成部３２２−Ｒ，Ｉは、サンプリング周波数ｆＳに合わせて雑音信号をそれぞれ出力する。雑音信号は、±ｆＤを含む周波数範囲の全域にわたって分布する。この雑音信号を、低域通過フィルタ３２４−Ｒ，Ｉで波形整形することで、第１信号が出力され、合成部３０６−Ｒ，Ｉに入力される。第１信号は、図４（Ａ）に示されるような電力スペクトルを有する。
【００３３】
第２信号生成部３０４は、最大ドップラー周波数ｆＤ近辺のＭ個の素波の各々についてのテーブル３４０−１〜Ｍから、サンプリング周波数ｆＳに従って、振幅値を抽出する。抽出された振幅値は、振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉにて適切な値に調整された後に出力され、合成部３０６−Ｒ，Ｉに入力される。振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉにおける調整は、低域通過フィルタ３２４−Ｒ，Ｉの遷移域のフィルタ特性（図４（Ａ））の形状を考慮して調整される。簡略化された図示の例では、遷移域にて直線的に徐々に減少するフィルタ特性（図４（Ａ））に合わせて、Ｍ個の素波の電力が徐々に大きくなるように振幅が調整されている。
【００３４】
第１及び第２信号生成部３０２，３０４からの第１及び第２信号は、合成部３０６−Ｒ，Ｉで合成される。図４（Ｃ）は、合成後の信号の電力スペクトルを示す。これにより、図１に示されるような、中心周波数近辺では平坦であるが、そこから偏移するにつれて急峻に増加し、最大ドップラー周波数を超えると０になる電力スペクトルを有する信号が生成される。このような信号は、ドップラーシフトの影響を正確に模擬するものであり、この信号が、合成部２１２により主信号に影響を及ぼし、ドップラーシフトの影響を受けた信号が出力される。
【００３５】
なお、上記の動作では、第１信号が作成され、第２信号が作成され、第１及び第２信号が合成され、それが主信号に導入されるように説明された。しかしながら、このような動作の順序は必須ではなく、第１及び第２信号を生成する順序は逆であってもよいし、信号生成手順の全部又は一部が同時に行なわれてもよい。また、第１信号、第２信号及び主信号の全部又は一部が同時に合成されてもよい。
【００３６】
図５は、本実施例における別の動作例を説明する。本実施例では、振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉは必須ではないので、それらは省略されているものとする。図４で説明したのと同様に、第１信号生成部３０２は第１信号を生成する。第２信号生成部３０４は、最大ドップラー周波数ｆＤ近辺の素波の各々について、テーブル３４０−１〜Ｍから振幅値を抽出する。この場合において、低域通過フィルタ３２４−Ｒ，Ｉの遷移域の特性形状（図５（Ａ））に合わせて、合成部３０６にて合成される素波の個数が調整される。即ち、遷移域に属するＭ個の素波ｆ１，．．．，ｆＭの内、Ｍより小さいＰ個の素波の周波数が選択される。或いは、当初からＰ個のテーブルしか準備されていないようにしてもよい。簡略化された図示の例では、遷移域にて直線的に徐々に減少するフィルタ特性に合わせて、素波の個数密度が疎から密へ変わるように、素波が選択されている（図５（Ｂ））。このように、素波の個数を調整しても、第１信号と第２信号を合成した電力密度スペクトラムは、図１右側のように近似することができる。
【実施例２】
【００３７】
図６は、本発明の一実施例によるフェージング信号生成器を示す図である。このフェージング信号生成器６１０は、図３のフェージング信号生成器２１０の代わりに使用されてもよい。フェージング信号生成器６１０は、概して、第１信号生成部６０２と、第２信号生成部６０４と、加算部６０６−Ｒ，Ｉとを有する。第１信号生成部６０２は、ガウス雑音生成部６２２−Ｒ，Ｉと、低域通過フィルタ（ＬＰＦ＿Ｌ０）６２４−Ｒ，Ｉとを有する。第２信号生成部６０４は、Ｍ個の素波の各々に関する振幅データを有するＭ個のテーブル６４０−１〜Ｍと、２Ｍ個の振幅調整部Ａ１Ｒ，Ｉ〜ＡＭＲ，Ｉとを有する。これらの要素については、実施例１にて説明済みであるので、更には説明されない。
【００３８】
本実施例における第１信号生成部６０２には、実数成分及び虚数成分の各々について、Ｌ個の補間器が設けられ、その補間器の各々は、アップサンプラＵＲＬｉ及び補間処理用の低域通過フィルタＬＰＦ＿Ｌｉより成る。但し、ｉ＝１，．．．，Ｌである。同様に、第２信号生成部６０４にも、実数成分及び虚数成分の各々について、Ｈ個の補間器が設けられ、その補間器の各々は、アップサンプラＵＲＬｊ及び補間処理用の低域通過フィルタＬＰＦ＿Ｌｊより成る。但し、ｊ＝１，．．．，Ｈである。更に、加算器６０６−Ｒ，Ｉの後段にも、実数成分及び虚数成分の各々について、Ｔ個の補間器が設けられ、その補間器の各々は、アップサンプラＵＲＬｋ及び補間処理用の低域通過フィルタＬＰＦ＿Ｌｋより成る。但し、ｋ＝１，．．．，Ｔである。これらの補間器は、何れも同様な構成及び機能を有するので、第１信号生成手段６０２内の補間器のうち、アップサンプラＵＲＬ１及び低域通過フィルタＬＰＦ＿Ｌ１を有する補間器が、それらを代表して説明される。
【００３９】
補間器は、概して、そこに入力された信号のサンプリングデータ数を増やし、適切に帯域制限しながら、より高い周波数ＲＬ１×ｆＳＬでサンプリングされた信号に等価な信号を出力する。低域通過フィルタ６２４−Ｉ（ＬＰＦ＿０）に接続されるアップサンプラＵＲＬ１は、入力された信号を表す一連のサンプリングデータ１つにつき、（ＲＬ１−１）個の“０”を付加することで、サンプリングデータ数を増やす。入力された信号のサンプリング周波数をｆＳＬとすると、アップサンプリング後の周波数は、ＲＬ１×ｆＳＬである。低域通過フィルタＬＰＦ＿Ｌ１は、ｆＳＬ／２より大きく且つ（ＲＬ１−１／２）ｆＳＬより小さい周波数成分を除去するように機能する。
【００４０】
図７は、補間器の動作を説明するための説明図である（負の領域は省略されている。）。仮に、最大ドップラー周波数ｆＤが１００Ｈｚであり、サンプリング周波数ｆＳＬが４００Ｈｚであり、分周比ＲＬ１が２であるとする。ガウス雑音生成器６２２−Ｉから生成され、ＬＰＲ＿ＬＯで濾波された信号は、高々１００Ｈｚまでの周波数成分を有する。この信号を、４００Ｈｚのサンプリング周波数ｆＳＬでサンプリングして再現すると、サンプリング周波数ｆＳＬ毎に同様な電力スペクトルが生じる。アップサンプラＵＲＬ１を用いて、２つのサンプリングデータの間に１つの“０”を付加することで、サンプリングデータ数は２倍に引き上げられる。そして、補間処理用の低域通過フィルタＬＰＦ＿Ｌ１により、サンプリング周波数ｆＳＬ＝４００Ｈｚの奇数倍で生じる側波帯又はイメージが除去される。低域通過フィルタが、ｆＳＬ／２＝２００より大きく且つ（ＲＬ１−１／２）ｆＳＬ＝６００Ｈｚより小さい周波数成分を除去すると、図７下側に示されるような電力スペクトルが得られる。この電力スペクトルは、ドップラーシフトに関する信号を、ＲＬ１×ｆＳＬ＝２×４００＝８００Ｈｚの周波数でサンプリングしたときに得られるものと等価である。このように動作する補間器の段数を更に増やすことで、より高い周波数でサンプリングしたときに得られる信号と等価な信号を生成することができる。
【００４１】
図６の第１信号生成部６０２では、低域通過フィルタ６２４−Ｒ，Ｉの出力は、上述したような補間器Ｌ個によって、サンプリング周波数が、ｆＳＬからｆＳＴに引き上げられ、最終段の補間器の出力は、合成部６０６−Ｉ，Ｒにそれぞれ入力される。個々の補間器での分周比をＲＬ１，ＲＬ２，．．．，ＲＬＬとすると、
ｆＳＴ＝ＲＬ１×ＲＬ２×・・・×ＲＬＬ×ｆＳＬ
である。第２信号生成部６０４では、周波数ｆＳＨで各テーブル６４０−１〜Ｍから振幅値がサンプリングされる。合成部６０７−Ｒ，Ｉの出力も、上述したような補間器Ｈ個によって、サンプリング周波数が、ｆＳＨからｆＳＴに引き上げられ、最終段の補間器の出力は、合成部６０６−Ｉ，Ｒにそれぞれ入力される。個々の補間器での分周比をＲＨ１，ＲＨ２，．．．，ＲＨＨとすると、
ｆＳＴ＝ＲＨ１×ＲＨ２×・・・×ＲＨＨ×ｆＨＬ
である。従って、合成部６０６−Ｒ，Ｉでは、周波数ｆＳＴでサンプリングされた信号同士が合成されることになる。更に、合成部６０６−Ｒ，Ｉの出力にも、上述したような補間器Ｔ個によって、サンプリング周波数が、ｆＳＴからｆＳに引き上げられ、最終段の補間器の出力は、フェージング信号として出力される。個々の補間器での分周比をＲＴ１，ＲＴ２，．．．，ＲＴＨとすると、
ｆＳ＝ＲＴ１×ＲＴ２×・・・×ＲＴＴ×ｆＳＴ
である。当初のサンプリング周波数ｆＳＬ，ｆＳＨ、分周比の値、補間器の段数は任意に設定できる。あるサンプリング周波数の整数倍近辺の帯域を阻止するような低域通過フィルタを構成することは、困難ではない。従って、第１信号に関しては、補間器の段数を適切に設定することで、ガウス雑音生成器６２２−Ｒ，Ｉを低い周波数で動作せることができる。これは、フェージング周期の長期化に寄与できることを意味する。第２信号に関しては、サンプリング周波数ｆＳＨが低くなることで、テーブル６４０−１〜Ｍに格納すべきデータ量を節約することができる。なぜなら、ある周波数ｆｉの正弦波を構築するのに必要なデータ量は、（サンプリング周波数ｆＳＨ）／（その周波数ｆｉ）個になるからである。分周比の値は、任意の値にしてもよいが、構成を簡易化する観点からは、分周比の全てが２に設定されてもよい。
【実施例３】
【００４２】
図８は、本発明の一実施例によるマルチパスフェージングシミュレータを示す。マルチパスフェージングシミュレータ８００は、Ｎ個の遅延器８０２−１〜Ｎと、Ｎ個の遅延器にそれぞれ接続された減衰器８０４−１〜Ｎと、Ｎ個の減衰器にそれぞれ接続されたフェージングシミュレータ装置８０６−１〜Ｎと、合成部８０８−Ｒ，Ｉとを有する。フェージングシミュレータ８０６−１〜Ｎの各々は、フェージング信号生成器８１０及び合成部８１２−Ｒ，Ｉを有する。本実施例では、Ｎ個のフェージングシミュレータ装置に使用される１つのガウス雑音生成器８１４と、直並列変換器（Ｓ／Ｐ）８１６とが設けられている。第１信号生成部には、低域通過フィルタ８２４−Ｒ，Ｉと、補間器８２６−Ｒ，Ｉとが設けられている。第１及び第２信号生成部からの第１及び第２信号は、合成部８２８−Ｒ，Ｉで合成された後に、合成部８１８−Ｒ，Ｉにて主信号に反映される。
【００４３】
遅延器８０２−１〜Ｎの各々は、入力信号を所定の時間τ１，τ２，．．．，τＮだけそれぞれ遅延させる。減衰器８０４−１〜Ｎの各々は、それら入力された信号の振幅を、所定の調整量Ｌ１，Ｌ２，．．．，ＬＮに合わせて調整する。上記の遅延量τ１，τ２，．．．，τＮ及び所定の調整量Ｌ１，Ｌ２，．．．，ＬＮは、受信信号のマルチパス伝搬特性を再現するように設定される。想定されるパス数は、Ｎである。
【００４４】
フェージングシミュレータ装置８０６−１〜Ｎは、入出力信号は互いに相違するが、それらは同様な構成及び機能を有するので、フェージングシミュレータ装置８０６−１がそれらを代表して説明される。フェージングシミュレータ装置８０６−１は、遅延器８０２−１及び減衰器８０４−１で適切に振幅及び位相が調整された信号を受ける。また、フェージングシミュレータ装置８０６−１内のフェージング信号生成器８１０は、フェージングの影響を表すフェージング信号を生成する。振幅及び位相の調整された信号と、フェージング信号は、合成部８１２−Ｒ，Ｉにより、実数成分及び虚数成分毎に合成される。
【００４５】
合成部８０８−Ｒ，Ｉは、各フェージングシミュレータ装置８０６−１〜Ｎから出力された信号を、実数成分及び虚数成分毎に合成し、合成後の信号を出力する。
【００４６】
ガウス雑音生成器８１４は、所定の周波数ｆＳＬの２Ｎ倍のサンプリング周波数を用いて、白色ガウス雑音信号を生成する。
【００４７】
直並列変換器８１６は、ガウス雑音生成器８１４及びＮ個のフェージングシミュレータ装置８０６−１〜Ｎの間に設けられる。直並列変換器８１６は、そこに入力された直列的な信号を、２Ｎ個の並列的な信号に変換し、その並列的な信号を２つずつ、フェージングシミュレータ装置８０６−１〜Ｎにそれぞれ与える。
【００４８】
本実施例でも、図３のマルチパスフェージングシミュレータと同様に、第１信号及び第２信号が生成され、それらが主信号に導入されることで、フェージングの影響を受けた信号を模擬することができる。第１信号を生成する場合に使用されるガウス雑音生成器８１４は、Ｎ個のフェージング信号生成器８１０に共通に使用されている。但し、異なるフェージングシミュレータ装置（更には、第１信号生成部の実数及び虚数成分側）に与えるガウス雑音信号の独立性又は非相関性を確保するために、ガウス雑音信号を高いサンプリング周波数で生成し、それらを各フェージングシミュレータ装置に分配している。ガウス雑音信号生成器は、２Ｎ×ｆＳＬのサンプリング周波数で信号を生成するので、第１信号生成部の低域通過フィルタ８２４−Ｒ，Ｉに与えられる信号のサンプリング周波数は、それぞれｆＳＬになる。低域通過フィルタ８２４−Ｒ，Ｉは、帯域制限を行ない、出力を補間器８２６−Ｒ，Ｉに与える。補間器８２６−Ｒ，Ｉは、図６に関して説明された補間器の１以上として機能する。従って、低域通過フィルタ８２４−Ｒ，Ｉの出力信号のサンプリング周波数ｆＳＬが、補間器８２６−Ｒ，Ｉにより適切に引き上げられる。なお、サンプリング周波数ｆＳＬが、主信号のサンプリング周波数ｆＳに等しい場合は、補間器８２６−Ｒ，Ｉは省略される。補間器８２６−Ｒ，Ｉの出力は、合成部８２８−Ｒ，Ｉにより、第２信号生成部からの出力信号と合成され、更に合成部８１２によって主信号と合成される。
【００４９】
図９は、本発明の一実施例によるマルチパスフェージングシミュレータを示す。図示の例では、第１信号生成部に相当する要素が、Ｎ個のフェージング信号生成器に共通に使用される。このマルチパスフェージングシミュレータ９００は、Ｎ個の遅延器８０２−１〜Ｎと、Ｎ個の遅延器にそれぞれ接続された減衰器８０４−１〜Ｎと、Ｎ個の減衰器にそれぞれ接続されたフェージングシミュレータ装置８０６−１〜Ｎと、複素信号の実数成分及び虚数成分をそれぞれ合成する合成部８０８−Ｒ，Ｉとを有する。フェージングシミュレータ８０６−１〜Ｎの各々は、フェージング信号生成器８１０及び合成部８１２を有する。本実施例では、ガウス雑音生成器８１４と、低域通過フィルタ（ＬＰＦ）８２５と、補間器８２７と、直並列変換器（Ｓ／Ｐ）８１６とが、Ｎ個のフェージングシミュレータ装置に共通に使用される。
【００５０】
ガウス雑音生成器８１４は、２Ｎ×ｆＳＬのサンプリング周波数で信号を出力する。低域通過フィルタ８２５は、入力された信号を帯域制限し、その出力を補間器８２７に与える。低域通過フィルタ８２５は、例えば図１０に示されるような、ＦＩＲフィルタで構成することができる。図１０にて、ＤＣＨはクロックＣＨ個の遅延を実現する遅延素子を表し、ｋ０，．．．，ｋＱ−１は、タップ係数を表す。補間器８２７には、２Ｎ×ｆＳＬの周波数でサンプリングされた信号が入力され、Ｒ×２Ｎ×ｆＳでサンプリングされた信号に等価な信号がそこから出力される。Ｒは補間器で行なわれるアップサンプリングの分周比を示す（Ｒ＝ｆＳ／ｆＳＬ）。
【００５１】
一例として、図１１に示されるようなＡｉ，Ｂｉ（ｉ＝１，２，．．．）２系列又は２チャネルの信号が補間器８２７に入力され、Ｒ＝３倍にアップサンプリングされるものとする。チャネル数及び分周比は任意に設定可能である。補間器８２７では、図１２に示されるように、（チャネル数）×（Ｒ−１）＝２×（３−１）＝４個の“０”点が、信号Ａｉ，Ｂｉの後にそれぞれ配置される。信号Ａｉ及び信号Ｂｉの間の時間間隔も狭められていることに留意を要する。この信号は、適切に帯域制限された後に、直並列変換器８１６を経て各フェージング信号生成器８１０に与えられる。以上により、Ｒ×２Ｎ×ｆＳＬ＝６Ｎ×ｆＳＬの周波数でサンプリングされた信号と等価な信号が形成される。フェージング信号生成器８１０では、周波数ｆＳでサンプリングされた信号に等価な信号が、合成部８２８−Ｒ，Ｉにて第２信号と合成され、合成後の信号は、フェージングシミュレータ装置の合成部８１２にて主信号と合成される。フェージングシミュレータ装置の各出力は、パス毎のフェージングの影響を表し、それらは合成部８０８−Ｒ，Ｉにて合成され、最終的に、フェージングの影響を受けた受信信号が出力される。
【００５２】
以下、本発明により教示される手段を例示的に列挙する。
【００５３】
（付記１）
ガウス雑音信号を出力する雑音生成手段と、
前記雑音生成手段に接続された低域通過フィルタ手段と、
複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段と、
前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段と
を備えることを特徴とする、ドップラーシフトの影響を模擬するフェージングシミュレータ。
【００５４】
（付記２）
前記複数の周波数は、前記低域通過フィルタの遷移域に属する周波数である
ことを特徴とする付記１記載のフェージングシミュレータ。
【００５５】
（付記３）
前記振幅データは、前記低域通過フィルタの特性に応じて信号電力が変化するように設定される
ことを特徴とする付記１記載のフェージングシミュレータ。
【００５６】
（付記４）
前記振幅データは、最大ドップラー周波数に近づくほど最大振幅値が大きくなるように設定される
ことを特徴とする付記３記載のフェージングシミュレータ。
【００５７】
（付記５）
前記複数の周波数は、前記低域通過フィルタの特性に従って周波数間隔が変化するように設定される
ことを特徴とする付記１記載のフェージングシミュレータ。
【００５８】
（付記６）
前記複数の周波数は、最大ドップラー周波数に近づくほど周波数間隔が密になるように設定される
ことを特徴とする付記５記載のフェージングシミュレータ。
【００５９】
（付記７）
前記低域通過フィルタ、前記メモリ手段及び前記合成手段の少なくとも１つに接続されたアップサンプラ手段が備えられ、前記アップサンプラ手段は、
所定値を有するデータ点が所定の頻度で入力信号に挿入された信号を出力する
ことを特徴とする付記１記載のフェージングシミュレータ。
【００６０】
（付記８）
複数のフェージングシミュレータからの複数の信号の振幅及び位相を調整して合成し、マルチパス伝搬環境におけるドップラーシフトの影響を模擬するマルチパスフェージングシミュレータであって、
前記複数のフェージングシミュレータの内の１以上が、付記１記載のフェージングシミュレータである
ことを特徴とするマルチパスフェージングシミュレータ。
【００６１】
（付記９）
１つの雑音生成手段が、２以上のフェージングシミュレータに共通に使用される
ことを特徴とする付記８記載のマルチパスフェージングシミュレータ。
【００６２】
（付記１０）
１つの雑音生成手段及び１つの低域通過フィルタが、２以上のフェージングシミュレータに共通に使用される
ことを特徴とする付記８記載のマルチパスフェージングシミュレータ。
【図面の簡単な説明】
【００６３】
【図１】ドップラーシフトによるフェージングの影響を示す図である。
【図２】本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。
【図３】本発明の一実施例によるフェージングシミュレータ装置を示す図である。
【図４】本実施例における動作を説明するための説明図である。
【図５】本実施例における別の動作を説明するための説明図である。
【図６】本発明の一実施例によるフェージング信号生成器を示す図である。
【図７】補間器の動作を説明するための説明図である。
【図８】本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。
【図９】本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。
【図１０】低域通過フィルタを構成するＦＩＲフィルタを示す図である。
【図１１】アップサンプリングされる前の信号系列を示す図である。
【図１２】アップサンプリングされた後の信号系列を示す図である。
【符号の説明】
【００６４】
２００ マルチパスフェージングシミュレータ； ２０２−１〜Ｎ 遅延器； ２０４−１〜Ｎ 減衰器； ２０６−１〜Ｎ フェージングシミュレータ装置； ２０８−Ｒ，Ｉ 合成部； ２１０ フェージング信号生成器； ２１２−Ｒ，Ｉ 合成部；
３０２ 第１信号生成部； ３０４ 第２信号生成部； ３０６−Ｒ，Ｉ 合成部； ３３２２−Ｒ，Ｉ ガウス雑音生成器； ３２４−Ｒ，Ｉ 低域通過フィルタ； ３４０−１〜Ｍ ルックアップテーブル； Ａ１Ｉ，１Ｒ〜ＡＭＩ，ＭＲ 振幅調整部；
６１０ フェージング信号生成器； ６０２ 第１信号生成部； ６０４ 第２信号生成部； ６０６−Ｒ，Ｉ 合成部； ６０７−Ｒ，Ｉ 合成部； ６２４−Ｒ，Ｉ 低域通過フィルタ； ６４０−１〜Ｍ ルックアップテーブル；
８００ マルチパスフェージングシミュレータ； ８０２−１〜Ｎ 遅延器； ８０４−１〜Ｎ 減衰器； ８０６−１〜Ｎ フェージングシミュレータ装置； ８０８−Ｒ，Ｉ 合成部； ８１０ フェージング信号生成器； ８１２−Ｒ，Ｉ 合成部； ８１４ ガウス信号生成器； ８１６ 直並列変換部； ８２４−Ｒ，Ｉ 低域通過フィルタ； ８２６−Ｒ，Ｉ 補間器； ８２５ 低域通過フィルタ； ８２７ 補間器； ８２８−Ｒ，Ｉ 合成部
【技術分野】
【０００１】
本発明は、一般に無線通信の技術分野に関し、特に号受信信号におけるフェージングの影響を模擬するフェージングシミュレータ及びマルチパスフェージングシミュレータに関する。
【背景技術】
【０００２】
移動体通信システムで使用される周波数帯域は、今後更に広帯域化しつつある。これに伴い、ドップラー効果に起因するフェージングにより、その周波数帯域内で、ある周波数特性が観測されるようになり、それは受信信号品質にも大きな影響を及ぼす。従って、移動通信システムの設計では、マルチパスフェージングだけでなく、ドップラーシフトによるフェージングに対処することも重要である。
【０００３】
図１は、受信信号の電力スペクトルとドップラーシフトの関係を示す。ある進行方向に移動体が進み、等方的に様々な方向から電波が到来しているものとする。図１左側に示されるように、搬送波の周波数ｆＣを中心として、±ｆＤの範疇にスペクトルが分布している。ｆＤは最大ドップラー周波数であり、移動体の進行方向と電波の到来方向のなす角度αが０である場合に観測される周波数シフト又はドップラーシフトを表す。ｋ（α）は、角度αに依存するパラメータであり、例えば、垂直ホイップアンテナを使用し、一様な到来各を想定する場合には、ｋ（α）＝３／２πとなる。任意の角度αに対する周波数シフトは、ｆＤ×ｃｏｓ（α）で表される。従って、角度αが、所与の値域（例えば、０≦α≦２π）の中で、一定の確率分布に従って変化したとすると、±ｆＤ程度の大きなドップラーシフトを有する到来波が多く発生し、小さなドップラーシフトを有する到来波は少なく発生する。このため、±ｆＤ程度のドップラーシフトを有する受信信号の電力密度が大きくなっている。図中、余弦波のグラフに隣接して描かれている複数の線は、角度αを一定間隔で変化させたときに、ドップラー周波数の周波数間隔に広狭が生じる様子を示す。
【０００４】
このようなフェージングに対する評価は、実際に空間に送信された電波を受信して行なうことに加えて、又はその代りに、フェージングシミュレータを用いて行なわれることが多い。フェージングシミュレータは、フェージングの影響を表すフェージング信号を生成し、そのフェージング信号をフェージングシミュレータに入力された信号に乗算して出力する。この場合において、図１左側に示されるように、無線周波数帯域におけるドップラーシフトの影響を模擬するもの（帯域表現）と、図１右側に示されるように、ベースバンドにて等価的に模擬するもの（等価低域表現）とがある。後者は、無線周波数帯域に対する処理回路を構築せずに、フェージングの影響を模擬できる。このことは、ベースバンド帯域と無線周波数帯域に分けてシステムの性能評価を行なう等の観点から好都合である。また、シミュレーションに高周波回路を要しないので、アナログ高周波素子を含む回路の動作特性の不完全性や特性劣化に起因して、フェージングの評価精度が劣化してしまう懸念も排除される。更に、後者のフェージングシミュレータは、受信信号に与えられる複数の特性劣化原因をその原因毎にモデル化して調査する等の観点からも好都合である。後述の実施例でも、等価低域表現法が使用されるが、本発明は何れの表現法にも適用できる。
【０００５】
図１（特に左側）に示されるようなフェージングの影響を模擬する第１の方法は、多数の正弦波（素波）を重ね合わせることである。この方法では、フェージング信号Ｔ（ｔ）は、
【０００６】
【数１】
で表現され、ここで、ωＤ＝２πｆＤは最大ドップラー角周波数を表し、ｆＤは最大ドップラー周波数を表し、φｎはｎ番目の素波の位相を表し、αｎはｎ番目の素波の到来角（移動体の進行方向及び電波の到来方向のなす角）を表し、ｃｎ又はＥ０ｃｎはｎ番目の素波の振幅を表し、Ｅ０は所与の定数を表し、Ｎは素波の総数を表す。素波の振幅データは、テーブルに格納される。素波の振幅データは、１周期の期間にわたる振幅値、即ち１周期中の全てのサンプリング時点に対する振幅値として、ルックアップテーブル（ＬＵＴ）に格納される。それらの振幅値は、所定のサンプリング周波数に応じて抽出され、（１）式に基づいて合成され、フェージング信号Ｔ（ｔ）として出力される。この種の技術は、例えば特許文献１及び非特許文献１に記載されている。
【０００７】
フェージングの影響を模擬する第２の方法は、白色ガウス雑音（ＷＧＮ：Ｗｈｉｔｅ Ｇａｕｓｓｉａｎ Ｎｏｉｓｅ）信号を、特殊な伝達関数を有する低域通過フィルタ（ＬＰＦ）で整形する。その伝達関数は、図１に示されるような、中心周波数近辺では平坦であるが、そこから偏移するにつれて急峻に大きくなり、最大ドップラー周波数を超えると０になる特性を有する。このようなフェージングシミュレータは、ＪＴＣフェーダーと呼ばれる。ＪＴＣフェーダーについては、例えば特許文献２及び非特許文献２に記載されている。
【特許文献１】特開平６−１４０９５０号公報
【特許文献２】特開２００３−２９８５３６号公報
【非特許文献１】Ｗ．Ｃ．Ｊａｋｅｓ，Ｊｒ．，“Ｍｉｃｒｏｗａｖｅ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”，Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，ｐｐ．６７−７６（１９７４）
【非特許文献２】“Ｔｈｅ ＪＴＣ Ｆａｄｅｒ”，３ＧＰＰ２ ＦＹＩ，Ｎｏｖ．８，２００２，Ｓａｎｄｉｐ Ｓａｒｋｅｒ，Ｑｕａｌｃｏｍｍ
【発明の開示】
【発明が解決しようとする課題】
【０００８】
第１の方法によれば、テーブルに格納される振幅データは、素波の１周期の間に、所定のサンプリング周波数ｆＳで全ての振幅値が抽出されるように用意される。このような振幅データは素波毎に用意する必要がある。例えば、サンプリング周波数ｆＳが３．８ＭＨｚであり、最大ドップラー周波数ｆＤが１００Ｈｚであるとする。ドップラー周波数ｆＤｃｏｓαは、−１００乃至１００Ｈｚの範疇で変化する。この場合に、最大ドップラー周波数１００Ｈｚの素波については、３．８ＭＨｚ／１００Ｈｚ＝３８０００個の振幅値がテーブルに格納される必要がある。１０Ｈｚの素波については、３．８ＭＨｚ／１０Ｈｚ＝３８００００個の振幅値がテーブルに格納される必要がある。更に、１Ｈｚ、０．１Ｈｚ、０．０１Ｈｚの素波については、３．８Ｍ個、３８Ｍ個、３８０Ｍ個の振幅値がテーブルに格納される必要がある。このように、素波の振幅データの量は、周波数が低くなるほど多くなる。フェージング精度を向上させたり、模擬されるフェージングの周期性を長期化するには、多くの素波を用意して模擬することが望ましい。しかし、そのようにすると、極めて大量のデータを事前に用意しなければならなくなり、これは、簡易にフェージングを模擬する等の観点から不都合である。
【０００９】
第２の手法によれば、データ量が著しく増えてしまうような問題はないが、特殊な低域通過フィルタを構築する点で不都合が生じるおそれがある。例えば、そのような伝達特性を有するフィルタが、有限インパルス応答（ＦＩＲ）フィルタで構築される場合には、非常に多くのタップ数が必要とされ、回路規模が大きくなってしまう。無限インパルス応答（ＩＩＲ）フィルタでフィルタが構築される場合には、ＦＩＲフィルタほど大きな回路規模は要しないかもしれないが、タップ係数に対する最適解が発見されにくくなるという別の問題が生じてしまう。更に、±ｆＤを超える周波数のスペクトルは完全に阻止されることが望ましいが、実際に構築される低域通過フィルタでは、その伝達特性の不完全性により、±ｆＤを超える周波数を、僅かではあるが許容してしまう、或いは、±ｆＤ付近の急峻さが劣化してしまう。そのため、フェージングの様子を正確に模擬できなくなり、フェージングの評価精度を劣化させてしまうことが懸念される。
【００１０】
本発明は、上記の問題点の少なくとも１つに対処するようになされたものであり、その課題は、受信信号におけるドップラーシフトの影響を高精度に模擬するフェージングシミュレータ及びマルチパスフェージングシミュレータを得ることである。
【課題を解決するための手段】
【００１１】
本発明では、
ガウス雑音信号を出力する雑音生成手段と、
前記雑音生成手段に接続された低域通過フィルタ手段と、
複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段と、
前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段と
を備えることを特徴とする、ドップラーシフトの影響を模擬するフェージングシミュレータが使用される。
【発明の効果】
【００１２】
本発明によれば、受信信号におけるドップラーシフトの影響を高精度に模擬することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の一態様では、ガウス雑音信号を帯域制限する低域通過フィルタ手段と、複数の所定のドップラー周波数の各々について、１／４周期以上の期間にわたる振幅データを格納するメモリ手段と、前記低域通過フィルタ手段からの第１信号及び前記メモリ手段からの第２信号を合成し、フェージング信号を出力する合成手段とが備えられ、ドップラーシフトの影響が模擬される。
【００１４】
フェージング信号が、第１及び第２信号を合成することで生成されるので、フェージング信号が第１又は第２信号の一方のみによって生成される場合よりも、フェージングの様子を正確に模擬することができる。
【００１５】
本発明の一態様によれば、前記複数の周波数は、前記低域通過フィルタの遷移域に属する周波数である。遷移域より低周波数側の通過域の素波に関する振幅データを用意する必要がないので、記憶すべきデータ量が少なくて済む。また、第１信号は、平坦な通過域付近の信号を表現すればよいので、遷移域の特性をドップラーフェージングに合わせなくてもよい。即ち、低域通過フィルタの特性は、通常の帯域制限フィルタのように台形状に形成すればよいので、低域通過フィルタは、比較的小さな回路規模のディジタルフィルタで簡易に作成できる。
【００１６】
第２信号は、最大ドップラ周波数程度の偏移を有する信号を表現する。本発明の一態様によれば、前記振幅データは、前記低域通過フィルタの特性に応じて信号電力が変化するように設定される。本発明の一態様によれば、前記振幅データは、最大ドップラー周波数に近づくほど最大振幅値が大きくなるように設定される。本発明の一態様によれば、前記複数の周波数は、前記低域通過フィルタの特性に従って周波数間隔が変化するように設定される。本発明の一態様によれば、前記複数の周波数は、最大ドップラー周波数に近づくほど周波数間隔が密になるように設定される。振幅の大きさや周波数間隔等を調整することは、記憶データ量及び回路規模の顕著な増加を必要とせずに、簡易に行なうことができる。
【００１７】
本発明の一態様によれば、前記低域通過フィルタ、前記メモリ手段及び前記合成手段の少なくとも１つに接続されたアップサンプラ手段が備えられる。前記アップサンプラ手段は、所定値を有するデータ点が所定の頻度で入力信号に挿入された信号を出力する。これにより、第１信号及び第２信号を、主信号のサンプリング周波数ｆＳよりも低い周波数で生成することができる。このため、フェージング周期の長期化、記憶データ量の削減等を図ることができる。
【００１８】
本発明の一態様によれば、複数のフェージングシミュレータからの複数の信号の振幅及び位相を調整して合成し、マルチパス伝搬環境におけるドップラーシフトの影響を模擬するマルチパスフェージングシミュレータが使用される。前記複数のフェージングシミュレータの内の１以上は、上記のフェージングシミュレータである。これにより、マルチパスフェージング及びドップラーフェージングの双方の影響を受けた信号を高精度に模擬することができる。
【００１９】
本発明の一態様によれば、前記のマルチパスフェージングシミュレータにおいて、１つの雑音生成手段が、２以上のフェージングシミュレータに共通に使用される。本発明の一態様によれば、１つの雑音生成手段及び１つの低域通過フィルタが、２以上のフェージングシミュレータに共通に使用される。
【実施例１】
【００２０】
図２は、本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。マルチパスフェージングシミュレータ装置２００は、Ｎ個の遅延器２０２−１〜Ｎと、Ｎ個の遅延器にそれぞれ接続された減衰器２０４−１〜Ｎと、Ｎ個の減衰器にそれぞれ接続されたフェージングシミュレータ装置２０６−１〜Ｎと、複素信号の実数成分及び虚数成分をそれぞれ合成する合成部２０８−Ｒ，Ｉとを有する。フェージングシミュレータ装置２０６−１〜Ｎの各々は、フェージング信号生成器２１０及び合成部２１２−Ｒ，Ｉを有する。
【００２１】
遅延器２０２−１〜Ｎの各々は、入力信号を所定の時間τ１，τ２，．．．，τＮだけそれぞれ遅延させる。入力信号は、主信号とも呼ばれ、複素数形式で表現され、実数成分と虚数成分を有する。入力信号の実数成分及び虚数成分は、別々に遅延させられる。以後も同様に、実数成分及び虚数成分は別々に処理される。
【００２２】
減衰器２０４−１〜Ｎの各々は、それらに入力された信号の振幅を、所定の調整量Ｌ１，Ｌ２，．．．，ＬＮに合わせて調整する。上記の遅延量τ１，τ２，．．．，τＮ及び所定の調整量Ｌ１，Ｌ２，．．．，ＬＮは、受信信号のマルチパス伝搬特性を再現するように設定される。想定されるパス数は、Ｎである。
【００２３】
フェージングシミュレータ装置２０６−１〜Ｎは、入出力信号は互いに相違するが、それらは同様な構成及び機能を有するので、フェージングシミュレータ装置２０６−１がそれらを代表して説明される。フェージングシミュレータ装置２０６−１は、遅延器２０２−１及び減衰器２０４−１で適切に振幅及び位相が調整された信号を受ける。また、フェージングシミュレータ装置２０６−１内のフェージング信号生成器２１０は、フェージングの影響を表すフェージング信号を生成する。振幅及び位相の調整された信号と、フェージング信号は、合成部２１２により、実数成分及び虚数成分毎に合成される。
【００２４】
合成部２０８−Ｒ，Ｉは、各フェージングシミュレータ装置２０６−１〜Ｎから出力された信号を、実数成分及び虚数成分毎に合成し、合成後の信号を出力する。この出力信号は、ドップラーシフトによるフェージングの影響を受けた受信信号を表す。以後、この出力信号を用いてシステム設計等が行なわれる。
【００２５】
図３は、フェージングシミュレータ装置２０６−１の詳細図を示す。上述したように、フェージングシミュレータ装置２０６−１には、位相及び振幅の調整された主信号が入力され、それらとフェージング信号を合成することで、主信号にフェージングの影響が反映される。
【００２６】
フェージング信号生成器２１０は、概して、第１信号生成部３０２と、第２信号生成部３０４と、合成部３０６−Ｒ，Ｉとを有する。第１信号生成部３０２は、ガウス雑音生成部３２２−Ｒ，Ｉと、低域通過フィルタ（ＬＰＦ）３２４−Ｒ，Ｉとを有する。第２信号生成部３０４は、Ｍ個の素波の各々に関する振幅データを有するＭ個のルックアップテーブル（ＬＵＴ）３４０−１〜Ｍと、２Ｍ個の振幅調整部Ａ１Ｒ，Ｉ〜ＡＭＲ，Ｉとを有する。
【００２７】
第１信号生成部３０２は、複素信号である第１信号を生成し、出力する。第１信号の実数成分は、ガウス雑音生成器３２２−Ｒからの白色ガウス雑音（ＷＧＮ）信号を、低域通過フィルタ３２４−Ｒで波形整形又は帯域制限することで作成される。同様に、第１信号の虚数成分は、ガウス雑音生成器３２２−Ｉからの出力を、低域通過フィルタ３２４−Ｉで波形整形することで作成される。ガウス雑音生成器３２２−Ｒ，Ｉは同様な構成及び機能を有するので、両者で共通化することも可能である。但し、フェージング周期を長期化し、フェージングの評価精度を向上させる観点からは、実数成分及び虚数成分毎に別々にそれらを用意することが望ましい。
【００２８】
低域通過フィルタ３２４−Ｒ，Ｉは、図４（Ａ）に示されるような、通常の台形状の伝達特性を有する。図４（Ａ）に示されるような伝達特性を有する低域通過フィルタは、比較的少数のタップ数を有する小型のＦＩＲフィルタやＩＩＲフィルタで簡易に構成することができる。従って、本実施例で使用される低域通過フィルタ３２２−Ｒ，Ｉは、図１０に示されるような特殊な伝達特性を有する低域通過フィルタと大きく異なる。
【００２９】
第２信号生成部３０４は、Ｍ個の素波の実数成分及び虚数成分を出力する。本実施例では、サンプリング周波数ｆＳ＝３．８ＭＨｚに従って信号が出力される。各テーブル３０４−１〜Ｍには、それぞれの周波数に対応する正弦波（素波）の振幅値が格納されている。これらの振幅値は、素波の１周期の間に、１周期分の振幅値がサンプリング周波数ｆＳに従って順に出力されるように用意されている。例えば、周波数ｆｉの素波に対しては、ｋｉ＝ｆＳ／ｆｉ個の振幅値が、テーブル３０４−ｉに格納される。但し、ｉ＝１，．．．，Ｍである。個々の素波の周波数ｆｉは、次式で決定される：
ｆｉ＝ｆＤ×ｃｏｓ（αｉ）
ここで、ｆＤは最大ドップラー周波数であり、αｉは移動体の進行方向と電波の到来する方向のなす角度である。便宜上、α１，．．．，αＭの順に角度の値が小さくなってゆくものとする（ドップラー周波数はｆ１，．．．，ｆＭの順に大きくなる。）。格納される振幅値の個数ｋｉ＝ｆＳ／ｆｉは、素波の周波数ｆｉに反比例するので、周波数ｆｉが小さいほど多くの振幅値がテーブル３０４−ｉに格納される必要がある。本実施例では、上位から高々Ｍ個のドップラー周波数ｆＭ，ｆＭ−１，．．．，ｆ１についての振幅値が用意されるに過ぎない。従って、非常に小さなドップラー周波数に対する振幅値をテーブルに用意しなくて済む。後述のように、Ｍ個の素波の周波数は、低域通過フィルタ３２４−Ｒ，Ｉの遷移域に属し、通過域（遷移域より低い周波数帯域）に属する素波のテーブルは不要である。このため、素波毎に用意されるテーブルの規模又は記憶容量は、従来の第１の方法で必要としていたものより少なくて済む。最低周波数ｆ１をどこに設定するかについては、用途に応じて適宜設定可能である。但し、過剰に低周波側に設定すると、テーブルに格納するデータ量が過剰に増えてしまうことに留意を要する。
【００３０】
本実施例では、テーブルに記憶するデータ量を減らす観点から、正弦波と余弦波が互いにπ／２ラジアンだけ位相がずれている性質を利用して、実数成分と虚数成分に共通のテーブルが参照されている。更に、正弦波の対称性を考慮すれば、１／４周期以上の正弦波のデータがテーブルに記憶されていればよい。
【００３１】
振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉは、テーブルに格納された振幅値を適切に調整して出力する。なお、実数成分及び虚数成分に対する調整内容が同じである場合には、各テーブル３４０−１〜Ｍに振幅調整済みの値が記憶されてもよい。そのようにすると、振幅調整部を省略できる。
【００３２】
図４及び図３を参照しながら、本実施例における動作を説明する。一般に、フェージングシミュレータは、主信号のサンプリング周波数ｆＳ以上で動作する必要がある。本実施例では、主信号のサンプリング周波数ｆＳ以上で動作するものとする。第１信号生成部３０２内のガウス雑音生成部３２２−Ｒ，Ｉは、サンプリング周波数ｆＳに合わせて雑音信号をそれぞれ出力する。雑音信号は、±ｆＤを含む周波数範囲の全域にわたって分布する。この雑音信号を、低域通過フィルタ３２４−Ｒ，Ｉで波形整形することで、第１信号が出力され、合成部３０６−Ｒ，Ｉに入力される。第１信号は、図４（Ａ）に示されるような電力スペクトルを有する。
【００３３】
第２信号生成部３０４は、最大ドップラー周波数ｆＤ近辺のＭ個の素波の各々についてのテーブル３４０−１〜Ｍから、サンプリング周波数ｆＳに従って、振幅値を抽出する。抽出された振幅値は、振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉにて適切な値に調整された後に出力され、合成部３０６−Ｒ，Ｉに入力される。振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉにおける調整は、低域通過フィルタ３２４−Ｒ，Ｉの遷移域のフィルタ特性（図４（Ａ））の形状を考慮して調整される。簡略化された図示の例では、遷移域にて直線的に徐々に減少するフィルタ特性（図４（Ａ））に合わせて、Ｍ個の素波の電力が徐々に大きくなるように振幅が調整されている。
【００３４】
第１及び第２信号生成部３０２，３０４からの第１及び第２信号は、合成部３０６−Ｒ，Ｉで合成される。図４（Ｃ）は、合成後の信号の電力スペクトルを示す。これにより、図１に示されるような、中心周波数近辺では平坦であるが、そこから偏移するにつれて急峻に増加し、最大ドップラー周波数を超えると０になる電力スペクトルを有する信号が生成される。このような信号は、ドップラーシフトの影響を正確に模擬するものであり、この信号が、合成部２１２により主信号に影響を及ぼし、ドップラーシフトの影響を受けた信号が出力される。
【００３５】
なお、上記の動作では、第１信号が作成され、第２信号が作成され、第１及び第２信号が合成され、それが主信号に導入されるように説明された。しかしながら、このような動作の順序は必須ではなく、第１及び第２信号を生成する順序は逆であってもよいし、信号生成手順の全部又は一部が同時に行なわれてもよい。また、第１信号、第２信号及び主信号の全部又は一部が同時に合成されてもよい。
【００３６】
図５は、本実施例における別の動作例を説明する。本実施例では、振幅調整部Ａ１Ｒ，Ｉ，．．．，ＡＭＲ，Ｉは必須ではないので、それらは省略されているものとする。図４で説明したのと同様に、第１信号生成部３０２は第１信号を生成する。第２信号生成部３０４は、最大ドップラー周波数ｆＤ近辺の素波の各々について、テーブル３４０−１〜Ｍから振幅値を抽出する。この場合において、低域通過フィルタ３２４−Ｒ，Ｉの遷移域の特性形状（図５（Ａ））に合わせて、合成部３０６にて合成される素波の個数が調整される。即ち、遷移域に属するＭ個の素波ｆ１，．．．，ｆＭの内、Ｍより小さいＰ個の素波の周波数が選択される。或いは、当初からＰ個のテーブルしか準備されていないようにしてもよい。簡略化された図示の例では、遷移域にて直線的に徐々に減少するフィルタ特性に合わせて、素波の個数密度が疎から密へ変わるように、素波が選択されている（図５（Ｂ））。このように、素波の個数を調整しても、第１信号と第２信号を合成した電力密度スペクトラムは、図１右側のように近似することができる。
【実施例２】
【００３７】
図６は、本発明の一実施例によるフェージング信号生成器を示す図である。このフェージング信号生成器６１０は、図３のフェージング信号生成器２１０の代わりに使用されてもよい。フェージング信号生成器６１０は、概して、第１信号生成部６０２と、第２信号生成部６０４と、加算部６０６−Ｒ，Ｉとを有する。第１信号生成部６０２は、ガウス雑音生成部６２２−Ｒ，Ｉと、低域通過フィルタ（ＬＰＦ＿Ｌ０）６２４−Ｒ，Ｉとを有する。第２信号生成部６０４は、Ｍ個の素波の各々に関する振幅データを有するＭ個のテーブル６４０−１〜Ｍと、２Ｍ個の振幅調整部Ａ１Ｒ，Ｉ〜ＡＭＲ，Ｉとを有する。これらの要素については、実施例１にて説明済みであるので、更には説明されない。
【００３８】
本実施例における第１信号生成部６０２には、実数成分及び虚数成分の各々について、Ｌ個の補間器が設けられ、その補間器の各々は、アップサンプラＵＲＬｉ及び補間処理用の低域通過フィルタＬＰＦ＿Ｌｉより成る。但し、ｉ＝１，．．．，Ｌである。同様に、第２信号生成部６０４にも、実数成分及び虚数成分の各々について、Ｈ個の補間器が設けられ、その補間器の各々は、アップサンプラＵＲＬｊ及び補間処理用の低域通過フィルタＬＰＦ＿Ｌｊより成る。但し、ｊ＝１，．．．，Ｈである。更に、加算器６０６−Ｒ，Ｉの後段にも、実数成分及び虚数成分の各々について、Ｔ個の補間器が設けられ、その補間器の各々は、アップサンプラＵＲＬｋ及び補間処理用の低域通過フィルタＬＰＦ＿Ｌｋより成る。但し、ｋ＝１，．．．，Ｔである。これらの補間器は、何れも同様な構成及び機能を有するので、第１信号生成手段６０２内の補間器のうち、アップサンプラＵＲＬ１及び低域通過フィルタＬＰＦ＿Ｌ１を有する補間器が、それらを代表して説明される。
【００３９】
補間器は、概して、そこに入力された信号のサンプリングデータ数を増やし、適切に帯域制限しながら、より高い周波数ＲＬ１×ｆＳＬでサンプリングされた信号に等価な信号を出力する。低域通過フィルタ６２４−Ｉ（ＬＰＦ＿０）に接続されるアップサンプラＵＲＬ１は、入力された信号を表す一連のサンプリングデータ１つにつき、（ＲＬ１−１）個の“０”を付加することで、サンプリングデータ数を増やす。入力された信号のサンプリング周波数をｆＳＬとすると、アップサンプリング後の周波数は、ＲＬ１×ｆＳＬである。低域通過フィルタＬＰＦ＿Ｌ１は、ｆＳＬ／２より大きく且つ（ＲＬ１−１／２）ｆＳＬより小さい周波数成分を除去するように機能する。
【００４０】
図７は、補間器の動作を説明するための説明図である（負の領域は省略されている。）。仮に、最大ドップラー周波数ｆＤが１００Ｈｚであり、サンプリング周波数ｆＳＬが４００Ｈｚであり、分周比ＲＬ１が２であるとする。ガウス雑音生成器６２２−Ｉから生成され、ＬＰＲ＿ＬＯで濾波された信号は、高々１００Ｈｚまでの周波数成分を有する。この信号を、４００Ｈｚのサンプリング周波数ｆＳＬでサンプリングして再現すると、サンプリング周波数ｆＳＬ毎に同様な電力スペクトルが生じる。アップサンプラＵＲＬ１を用いて、２つのサンプリングデータの間に１つの“０”を付加することで、サンプリングデータ数は２倍に引き上げられる。そして、補間処理用の低域通過フィルタＬＰＦ＿Ｌ１により、サンプリング周波数ｆＳＬ＝４００Ｈｚの奇数倍で生じる側波帯又はイメージが除去される。低域通過フィルタが、ｆＳＬ／２＝２００より大きく且つ（ＲＬ１−１／２）ｆＳＬ＝６００Ｈｚより小さい周波数成分を除去すると、図７下側に示されるような電力スペクトルが得られる。この電力スペクトルは、ドップラーシフトに関する信号を、ＲＬ１×ｆＳＬ＝２×４００＝８００Ｈｚの周波数でサンプリングしたときに得られるものと等価である。このように動作する補間器の段数を更に増やすことで、より高い周波数でサンプリングしたときに得られる信号と等価な信号を生成することができる。
【００４１】
図６の第１信号生成部６０２では、低域通過フィルタ６２４−Ｒ，Ｉの出力は、上述したような補間器Ｌ個によって、サンプリング周波数が、ｆＳＬからｆＳＴに引き上げられ、最終段の補間器の出力は、合成部６０６−Ｉ，Ｒにそれぞれ入力される。個々の補間器での分周比をＲＬ１，ＲＬ２，．．．，ＲＬＬとすると、
ｆＳＴ＝ＲＬ１×ＲＬ２×・・・×ＲＬＬ×ｆＳＬ
である。第２信号生成部６０４では、周波数ｆＳＨで各テーブル６４０−１〜Ｍから振幅値がサンプリングされる。合成部６０７−Ｒ，Ｉの出力も、上述したような補間器Ｈ個によって、サンプリング周波数が、ｆＳＨからｆＳＴに引き上げられ、最終段の補間器の出力は、合成部６０６−Ｉ，Ｒにそれぞれ入力される。個々の補間器での分周比をＲＨ１，ＲＨ２，．．．，ＲＨＨとすると、
ｆＳＴ＝ＲＨ１×ＲＨ２×・・・×ＲＨＨ×ｆＨＬ
である。従って、合成部６０６−Ｒ，Ｉでは、周波数ｆＳＴでサンプリングされた信号同士が合成されることになる。更に、合成部６０６−Ｒ，Ｉの出力にも、上述したような補間器Ｔ個によって、サンプリング周波数が、ｆＳＴからｆＳに引き上げられ、最終段の補間器の出力は、フェージング信号として出力される。個々の補間器での分周比をＲＴ１，ＲＴ２，．．．，ＲＴＨとすると、
ｆＳ＝ＲＴ１×ＲＴ２×・・・×ＲＴＴ×ｆＳＴ
である。当初のサンプリング周波数ｆＳＬ，ｆＳＨ、分周比の値、補間器の段数は任意に設定できる。あるサンプリング周波数の整数倍近辺の帯域を阻止するような低域通過フィルタを構成することは、困難ではない。従って、第１信号に関しては、補間器の段数を適切に設定することで、ガウス雑音生成器６２２−Ｒ，Ｉを低い周波数で動作せることができる。これは、フェージング周期の長期化に寄与できることを意味する。第２信号に関しては、サンプリング周波数ｆＳＨが低くなることで、テーブル６４０−１〜Ｍに格納すべきデータ量を節約することができる。なぜなら、ある周波数ｆｉの正弦波を構築するのに必要なデータ量は、（サンプリング周波数ｆＳＨ）／（その周波数ｆｉ）個になるからである。分周比の値は、任意の値にしてもよいが、構成を簡易化する観点からは、分周比の全てが２に設定されてもよい。
【実施例３】
【００４２】
図８は、本発明の一実施例によるマルチパスフェージングシミュレータを示す。マルチパスフェージングシミュレータ８００は、Ｎ個の遅延器８０２−１〜Ｎと、Ｎ個の遅延器にそれぞれ接続された減衰器８０４−１〜Ｎと、Ｎ個の減衰器にそれぞれ接続されたフェージングシミュレータ装置８０６−１〜Ｎと、合成部８０８−Ｒ，Ｉとを有する。フェージングシミュレータ８０６−１〜Ｎの各々は、フェージング信号生成器８１０及び合成部８１２−Ｒ，Ｉを有する。本実施例では、Ｎ個のフェージングシミュレータ装置に使用される１つのガウス雑音生成器８１４と、直並列変換器（Ｓ／Ｐ）８１６とが設けられている。第１信号生成部には、低域通過フィルタ８２４−Ｒ，Ｉと、補間器８２６−Ｒ，Ｉとが設けられている。第１及び第２信号生成部からの第１及び第２信号は、合成部８２８−Ｒ，Ｉで合成された後に、合成部８１８−Ｒ，Ｉにて主信号に反映される。
【００４３】
遅延器８０２−１〜Ｎの各々は、入力信号を所定の時間τ１，τ２，．．．，τＮだけそれぞれ遅延させる。減衰器８０４−１〜Ｎの各々は、それら入力された信号の振幅を、所定の調整量Ｌ１，Ｌ２，．．．，ＬＮに合わせて調整する。上記の遅延量τ１，τ２，．．．，τＮ及び所定の調整量Ｌ１，Ｌ２，．．．，ＬＮは、受信信号のマルチパス伝搬特性を再現するように設定される。想定されるパス数は、Ｎである。
【００４４】
フェージングシミュレータ装置８０６−１〜Ｎは、入出力信号は互いに相違するが、それらは同様な構成及び機能を有するので、フェージングシミュレータ装置８０６−１がそれらを代表して説明される。フェージングシミュレータ装置８０６−１は、遅延器８０２−１及び減衰器８０４−１で適切に振幅及び位相が調整された信号を受ける。また、フェージングシミュレータ装置８０６−１内のフェージング信号生成器８１０は、フェージングの影響を表すフェージング信号を生成する。振幅及び位相の調整された信号と、フェージング信号は、合成部８１２−Ｒ，Ｉにより、実数成分及び虚数成分毎に合成される。
【００４５】
合成部８０８−Ｒ，Ｉは、各フェージングシミュレータ装置８０６−１〜Ｎから出力された信号を、実数成分及び虚数成分毎に合成し、合成後の信号を出力する。
【００４６】
ガウス雑音生成器８１４は、所定の周波数ｆＳＬの２Ｎ倍のサンプリング周波数を用いて、白色ガウス雑音信号を生成する。
【００４７】
直並列変換器８１６は、ガウス雑音生成器８１４及びＮ個のフェージングシミュレータ装置８０６−１〜Ｎの間に設けられる。直並列変換器８１６は、そこに入力された直列的な信号を、２Ｎ個の並列的な信号に変換し、その並列的な信号を２つずつ、フェージングシミュレータ装置８０６−１〜Ｎにそれぞれ与える。
【００４８】
本実施例でも、図３のマルチパスフェージングシミュレータと同様に、第１信号及び第２信号が生成され、それらが主信号に導入されることで、フェージングの影響を受けた信号を模擬することができる。第１信号を生成する場合に使用されるガウス雑音生成器８１４は、Ｎ個のフェージング信号生成器８１０に共通に使用されている。但し、異なるフェージングシミュレータ装置（更には、第１信号生成部の実数及び虚数成分側）に与えるガウス雑音信号の独立性又は非相関性を確保するために、ガウス雑音信号を高いサンプリング周波数で生成し、それらを各フェージングシミュレータ装置に分配している。ガウス雑音信号生成器は、２Ｎ×ｆＳＬのサンプリング周波数で信号を生成するので、第１信号生成部の低域通過フィルタ８２４−Ｒ，Ｉに与えられる信号のサンプリング周波数は、それぞれｆＳＬになる。低域通過フィルタ８２４−Ｒ，Ｉは、帯域制限を行ない、出力を補間器８２６−Ｒ，Ｉに与える。補間器８２６−Ｒ，Ｉは、図６に関して説明された補間器の１以上として機能する。従って、低域通過フィルタ８２４−Ｒ，Ｉの出力信号のサンプリング周波数ｆＳＬが、補間器８２６−Ｒ，Ｉにより適切に引き上げられる。なお、サンプリング周波数ｆＳＬが、主信号のサンプリング周波数ｆＳに等しい場合は、補間器８２６−Ｒ，Ｉは省略される。補間器８２６−Ｒ，Ｉの出力は、合成部８２８−Ｒ，Ｉにより、第２信号生成部からの出力信号と合成され、更に合成部８１２によって主信号と合成される。
【００４９】
図９は、本発明の一実施例によるマルチパスフェージングシミュレータを示す。図示の例では、第１信号生成部に相当する要素が、Ｎ個のフェージング信号生成器に共通に使用される。このマルチパスフェージングシミュレータ９００は、Ｎ個の遅延器８０２−１〜Ｎと、Ｎ個の遅延器にそれぞれ接続された減衰器８０４−１〜Ｎと、Ｎ個の減衰器にそれぞれ接続されたフェージングシミュレータ装置８０６−１〜Ｎと、複素信号の実数成分及び虚数成分をそれぞれ合成する合成部８０８−Ｒ，Ｉとを有する。フェージングシミュレータ８０６−１〜Ｎの各々は、フェージング信号生成器８１０及び合成部８１２を有する。本実施例では、ガウス雑音生成器８１４と、低域通過フィルタ（ＬＰＦ）８２５と、補間器８２７と、直並列変換器（Ｓ／Ｐ）８１６とが、Ｎ個のフェージングシミュレータ装置に共通に使用される。
【００５０】
ガウス雑音生成器８１４は、２Ｎ×ｆＳＬのサンプリング周波数で信号を出力する。低域通過フィルタ８２５は、入力された信号を帯域制限し、その出力を補間器８２７に与える。低域通過フィルタ８２５は、例えば図１０に示されるような、ＦＩＲフィルタで構成することができる。図１０にて、ＤＣＨはクロックＣＨ個の遅延を実現する遅延素子を表し、ｋ０，．．．，ｋＱ−１は、タップ係数を表す。補間器８２７には、２Ｎ×ｆＳＬの周波数でサンプリングされた信号が入力され、Ｒ×２Ｎ×ｆＳでサンプリングされた信号に等価な信号がそこから出力される。Ｒは補間器で行なわれるアップサンプリングの分周比を示す（Ｒ＝ｆＳ／ｆＳＬ）。
【００５１】
一例として、図１１に示されるようなＡｉ，Ｂｉ（ｉ＝１，２，．．．）２系列又は２チャネルの信号が補間器８２７に入力され、Ｒ＝３倍にアップサンプリングされるものとする。チャネル数及び分周比は任意に設定可能である。補間器８２７では、図１２に示されるように、（チャネル数）×（Ｒ−１）＝２×（３−１）＝４個の“０”点が、信号Ａｉ，Ｂｉの後にそれぞれ配置される。信号Ａｉ及び信号Ｂｉの間の時間間隔も狭められていることに留意を要する。この信号は、適切に帯域制限された後に、直並列変換器８１６を経て各フェージング信号生成器８１０に与えられる。以上により、Ｒ×２Ｎ×ｆＳＬ＝６Ｎ×ｆＳＬの周波数でサンプリングされた信号と等価な信号が形成される。フェージング信号生成器８１０では、周波数ｆＳでサンプリングされた信号に等価な信号が、合成部８２８−Ｒ，Ｉにて第２信号と合成され、合成後の信号は、フェージングシミュレータ装置の合成部８１２にて主信号と合成される。フェージングシミュレータ装置の各出力は、パス毎のフェージングの影響を表し、それらは合成部８０８−Ｒ，Ｉにて合成され、最終的に、フェージングの影響を受けた受信信号が出力される。
【００５２】
以下、本発明により教示される手段を例示的に列挙する。
【００５３】
（付記１）
ガウス雑音信号を出力する雑音生成手段と、
前記雑音生成手段に接続された低域通過フィルタ手段と、
複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段と、
前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段と
を備えることを特徴とする、ドップラーシフトの影響を模擬するフェージングシミュレータ。
【００５４】
（付記２）
前記複数の周波数は、前記低域通過フィルタの遷移域に属する周波数である
ことを特徴とする付記１記載のフェージングシミュレータ。
【００５５】
（付記３）
前記振幅データは、前記低域通過フィルタの特性に応じて信号電力が変化するように設定される
ことを特徴とする付記１記載のフェージングシミュレータ。
【００５６】
（付記４）
前記振幅データは、最大ドップラー周波数に近づくほど最大振幅値が大きくなるように設定される
ことを特徴とする付記３記載のフェージングシミュレータ。
【００５７】
（付記５）
前記複数の周波数は、前記低域通過フィルタの特性に従って周波数間隔が変化するように設定される
ことを特徴とする付記１記載のフェージングシミュレータ。
【００５８】
（付記６）
前記複数の周波数は、最大ドップラー周波数に近づくほど周波数間隔が密になるように設定される
ことを特徴とする付記５記載のフェージングシミュレータ。
【００５９】
（付記７）
前記低域通過フィルタ、前記メモリ手段及び前記合成手段の少なくとも１つに接続されたアップサンプラ手段が備えられ、前記アップサンプラ手段は、
所定値を有するデータ点が所定の頻度で入力信号に挿入された信号を出力する
ことを特徴とする付記１記載のフェージングシミュレータ。
【００６０】
（付記８）
複数のフェージングシミュレータからの複数の信号の振幅及び位相を調整して合成し、マルチパス伝搬環境におけるドップラーシフトの影響を模擬するマルチパスフェージングシミュレータであって、
前記複数のフェージングシミュレータの内の１以上が、付記１記載のフェージングシミュレータである
ことを特徴とするマルチパスフェージングシミュレータ。
【００６１】
（付記９）
１つの雑音生成手段が、２以上のフェージングシミュレータに共通に使用される
ことを特徴とする付記８記載のマルチパスフェージングシミュレータ。
【００６２】
（付記１０）
１つの雑音生成手段及び１つの低域通過フィルタが、２以上のフェージングシミュレータに共通に使用される
ことを特徴とする付記８記載のマルチパスフェージングシミュレータ。
【図面の簡単な説明】
【００６３】
【図１】ドップラーシフトによるフェージングの影響を示す図である。
【図２】本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。
【図３】本発明の一実施例によるフェージングシミュレータ装置を示す図である。
【図４】本実施例における動作を説明するための説明図である。
【図５】本実施例における別の動作を説明するための説明図である。
【図６】本発明の一実施例によるフェージング信号生成器を示す図である。
【図７】補間器の動作を説明するための説明図である。
【図８】本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。
【図９】本発明の一実施例によるマルチパスフェージングシミュレータの全体図を示す。
【図１０】低域通過フィルタを構成するＦＩＲフィルタを示す図である。
【図１１】アップサンプリングされる前の信号系列を示す図である。
【図１２】アップサンプリングされた後の信号系列を示す図である。
【符号の説明】
【００６４】
２００ マルチパスフェージングシミュレータ； ２０２−１〜Ｎ 遅延器； ２０４−１〜Ｎ 減衰器； ２０６−１〜Ｎ フェージングシミュレータ装置； ２０８−Ｒ，Ｉ 合成部； ２１０ フェージング信号生成器； ２１２−Ｒ，Ｉ 合成部；
３０２ 第１信号生成部； ３０４ 第２信号生成部； ３０６−Ｒ，Ｉ 合成部； ３３２２−Ｒ，Ｉ ガウス雑音生成器； ３２４−Ｒ，Ｉ 低域通過フィルタ； ３４０−１〜Ｍ ルックアップテーブル； Ａ１Ｉ，１Ｒ〜ＡＭＩ，ＭＲ 振幅調整部；
６１０ フェージング信号生成器； ６０２ 第１信号生成部； ６０４ 第２信号生成部； ６０６−Ｒ，Ｉ 合成部； ６０７−Ｒ，Ｉ 合成部； ６２４−Ｒ，Ｉ 低域通過フィルタ； ６４０−１〜Ｍ ルックアップテーブル；
８００ マルチパスフェージングシミュレータ； ８０２−１〜Ｎ 遅延器； ８０４−１〜Ｎ 減衰器； ８０６−１〜Ｎ フェージングシミュレータ装置； ８０８−Ｒ，Ｉ 合成部； ８１０ フェージング信号生成器； ８１２−Ｒ，Ｉ 合成部； ８１４ ガウス信号生成器； ８１６ 直並列変換部； ８２４−Ｒ，Ｉ 低域通過フィルタ； ８２６−Ｒ，Ｉ 補間器； ８２５ 低域通過フィルタ； ８２７ 補間器； ８２８−Ｒ，Ｉ 合成部
【特許請求の範囲】
【請求項１】
ガウス雑音信号を出力する雑音生成手段と、
前記雑音生成手段に接続された低域通過フィルタ手段と、
複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段と、
前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段と
を備えることを特徴とする、ドップラーシフトの影響を模擬するフェージングシミュレータ。
【請求項２】
前記複数の周波数は、前記低域通過フィルタの遷移域に属する周波数である
ことを特徴とする請求項１記載のフェージングシミュレータ。
【請求項３】
前記振幅データは、前記低域通過フィルタの特性に応じて信号電力が変化するように設定される
ことを特徴とする請求項１記載のフェージングシミュレータ。
【請求項４】
前記低域通過フィルタ、前記メモリ手段及び前記合成手段の少なくとも１つに接続されたアップサンプラ手段が備えられ、前記アップサンプラ手段は、
所定値を有するデータ点が所定の頻度で入力信号に挿入された信号を出力する
ことを特徴とする請求項１記載のフェージングシミュレータ。
【請求項５】
複数のフェージングシミュレータからの複数の信号の振幅及び位相を調整して合成し、マルチパス伝搬環境におけるドップラーシフトの影響を模擬するマルチパスフェージングシミュレータであって、
前記複数のフェージングシミュレータの内の１以上が、請求項１記載のフェージングシミュレータである
ことを特徴とするマルチパスフェージングシミュレータ。
【請求項１】
ガウス雑音信号を出力する雑音生成手段と、
前記雑音生成手段に接続された低域通過フィルタ手段と、
複数の所定の周波数の各々について、所定の期間にわたる振幅データを格納するメモリ手段と、
前記低域通過フィルタ手段からの信号及び前記メモリ手段から抽出された信号を合成し、フェージング信号を出力する合成手段と
を備えることを特徴とする、ドップラーシフトの影響を模擬するフェージングシミュレータ。
【請求項２】
前記複数の周波数は、前記低域通過フィルタの遷移域に属する周波数である
ことを特徴とする請求項１記載のフェージングシミュレータ。
【請求項３】
前記振幅データは、前記低域通過フィルタの特性に応じて信号電力が変化するように設定される
ことを特徴とする請求項１記載のフェージングシミュレータ。
【請求項４】
前記低域通過フィルタ、前記メモリ手段及び前記合成手段の少なくとも１つに接続されたアップサンプラ手段が備えられ、前記アップサンプラ手段は、
所定値を有するデータ点が所定の頻度で入力信号に挿入された信号を出力する
ことを特徴とする請求項１記載のフェージングシミュレータ。
【請求項５】
複数のフェージングシミュレータからの複数の信号の振幅及び位相を調整して合成し、マルチパス伝搬環境におけるドップラーシフトの影響を模擬するマルチパスフェージングシミュレータであって、
前記複数のフェージングシミュレータの内の１以上が、請求項１記載のフェージングシミュレータである
ことを特徴とするマルチパスフェージングシミュレータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−８６９９２（Ｐ２００６−８６９９２Ａ）
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願番号】特願２００４−２７１９０９（Ｐ２００４−２７１９０９）
【出願日】平成１６年９月１７日（２００４．９．１７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願日】平成１６年９月１７日（２００４．９．１７）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]