フリップフロップ回路
【課題】遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路を提供する。
【解決手段】フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第1の信号及び第2の信号と互いに相補関係にある第3の信号及び第4の信号とを出力するマスターラッチであるクロックドアンプと、第1乃至第4の信号に応じて2つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。
【解決手段】フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第1の信号及び第2の信号と互いに相補関係にある第3の信号及び第4の信号とを出力するマスターラッチであるクロックドアンプと、第1乃至第4の信号に応じて2つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本願の開示は、一般に電子回路に関し、詳しくはフリップフロップ回路に関する。
【背景技術】
【0002】
フリップフロップ回路の種類は、大きく分けてスタティック型、ダイナミック型、及びCML(電流モード論理)型の3つに分けることができる。スタティック型のフリップフロップは、静的な電流を消費することなくまた動作マージンも広いことから幅広く使われているが、上記の3種類のフリップフロップの中で動作速度が最も遅いという問題点がある。
【0003】
スタティック型のフリップフロップとしては、CMOSを用いた非常に多くの回路形態が提案されている。そのうち最も高速な動作が可能な種類のフリップフロップとして、センスアンプ型フリップフロップが知られている。
【0004】
図1は、センスアンプ型フリップフロップの構成の一例を示す図である。図1のセンスアンプ型フリップフロップは、マスターラッチ10とスレーブラッチ24とを含む。マスターラッチ10は、PMOSトランジスタ11乃至16及びNMOSトランジスタ17乃至21を含む。スレーブラッチ24は、NAND回路22及び23を含む。
【0005】
マスターラッチ10はクロックドアンプであり、NMOSトランジスタ19乃至21を基本部分として差動増幅器が構成されている。差動増幅器の定電流源として機能するNMOSトランジスタ21のゲート端にクロック信号CLKが印加されている。クロック信号CLKがHIGHになると、NMOSトランジスタ21が導通して定電流源として機能し、NMOSトランジスタ19及び20のゲートに入力される差動入力信号IN及びINBに応じて、出力信号SB及びRBが差動信号として出力される。クロック信号CLKがLOWのときには、PMOSトランジスタ11及び14が導通状態となることにより、出力信号SB及びRBは共にHIGHとなる。
【0006】
スレーブラッチ24において、2入力のNAND回路22及び23の各々の出力は、他方の入力の一方に供給されている。NAND回路22及び23の他方の入力には、マスターラッチ10からの出力信号SB及びRBが供給される。NAND回路22及び23の各出力が、スレーブラッチ24の出力信号Q及びQBとなる。
【0007】
クロック信号CLKがLOWの場合、信号SB及びRBが共にHIGHであるのでスレーブラッチ24はデータ保持状態にあり、出力信号Q及びQBの論理レベルを保持する。このとき入力信号IN及びINBは遮断された状態にある。クロック信号CLKがHIGHになると、入力信号IN及びINBに応じた差動信号出力が、信号SB及びRBとしてマスターラッチ10からスレーブラッチ24に供給される。この一方がHIGHで他方がLOWの信号SB及びRBに応じて、NAND回路22及び23が構成するラッチが、入力信号IN及びINBに応じた新たなデータをラッチする。その後クロック信号CLKがLOWになると、信号SB及びRBが共にHIGHになり、スレーブラッチ24はデータ保持状態となり、出力信号Q及びQBの論理レベルを保持する。
【0008】
図1のセンスアンプ型フリップフロップは、クロックドアンプであるマスターラッチ10の動作速度が高速であるという利点がある。しかしながら、入力信号IN及びINBの値に応じて、出力信号Q及びQBの信号変化のタイミングが異なってしまうという問題がある。
【0009】
例えば出力信号QがHIGHで出力信号QBがLOWである状態において、信号SB及びRBが共にHIGHである第1の状態から、信号SB及びRBがそれぞれHIGH及びLOWである第2の状態に変化したとする。この場合、まず出力信号QBがHIGHに変化し、そのHIGHの出力信号QBがNAND回路22に入力されることにより、出力信号QがLOWになる。従って、出力信号Qの方が出力信号QBよりも遷移が起きる時間が遅いことになる。遅い方の信号は、マスターラッチ10をゲート1段と数えると、入力信号IN及びINBの取り込みからゲート3段分遅れることになる。
【0010】
また例えば出力信号QがLOWで出力信号QBがHIGHである状態において、信号SB及びRBが共にHIGHである第1の状態から、信号SB及びRBがそれぞれLOW及びHIGHである第2の状態に変化したとする。この場合、まず出力信号QがHIGHに変化し、そのHIGHの出力信号QがNAND回路23に入力されることにより、出力信号QBがLOWになる。従って、出力信号QBの方が出力信号Qよりも遷移が起きる時間が遅いことになる。遅い方の信号は、マスターラッチ10をゲート1段と数えると、入力信号IN及びINBの取り込みからゲート3段分遅れることになる。
【0011】
上記のような出力信号Q及びQBの信号変化のタイミングが異なってしまうという問題を解決する回路構成として、シンメトリックスレーブラッチを図1のスレーブラッチ24の代わりに用いるものがある。図2は、シンメトリックスレーブラッチの構成の一例を示す図である。
【0012】
図2のシンメトリックスレーブラッチは、キーパー回路25及びドライブ回路26を含む。キーパー回路25は、PMOSトランジスタ31乃至34及びNMOSトランジスタ35乃至38を含む。またドライブ回路26は、PMOSトランジスタ39及び40と、NMOSトランジスタ41及び42とを含む。シンメトリックスレーブラッチに入力される信号SB及びRBは、図1に示すマスターラッチ10の出力である。また信号Sは信号SBの反転信号であり、インバータ43により生成される。更に、信号Rは信号RBの反転信号であり、インバータ44により生成される。
【0013】
シンメトリックスレーブラッチでは、PMOSトランジスタ32及びNMOSトランジスタ35で構成されるインバータとPMOSトランジスタ34及びNMOSトランジスタ37で構成されるインバータとが、クロスカップルされてラッチを構成している。このラッチにより、キーパー回路25のデータ保持機能を実現している。信号SB及びRBが両方共にHIGHの場合、PMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38が全て導通状態となり、上記ラッチがデータ保持機能を発揮する。このときドライブ回路26において、PMOSトランジスタ39、PMOSトランジスタ40、NMOSトランジスタ41、及びNMOSトランジスタ42が全て非導通状態となっており、ドライブ回路26は出力信号Q及びQBに影響しない。
【0014】
信号SB及びRBが共にHIGHである第1の状態から、例えば信号SB及びRBがそれぞれHIGH及びLOWである第2の状態に変化したとする。この場合、ドライブ回路26において、PMOSトランジスタ39が非導通状態、PMOSトランジスタ40が導通状態、NMOSトランジスタ41が導通状態、NMOSトランジスタ42が非導通状態となる。従って、ドライブ回路26による信号駆動力により、出力信号QがLOWになり且つ出力信号QBがHIGHになる。ドライブ回路26の各トランジスタにより出力信号Q及びQBを同時に駆動しているので、出力信号Q及びQBの状態遷移は同時に起こる。またこのとき、信号RBがLOWであるので、PMOSトランジスタ31及びNMOSトランジスタ38が両方共に非導通となる。従って、ドライブ回路26による信号駆動力により出力信号Q及び出力信号QBをそれぞれLOW及びHIGHに設定する際に、キーパー回路25はその信号変化に抗うことはない。
【0015】
信号SB及びRBが共にHIGHである第1の状態から、信号SB及びRBがそれぞれLOW及びHIGHである第2の状態に変化する場合も同様である。この場合には、ドライブ回路26による信号駆動力により、出力信号QがHIGHになり且つ出力信号QBがLOWになる。この信号遷移の際、キーパー回路25はその信号変化に抗うことはない。
【0016】
このように、キーパー回路25においては、2つのインバータの各々の出力が他方の入力に接続されるようにクロスカップルされてラッチ回路を形成し、ラッチ回路の2つのインバータの出力がキーパー回路25の2つの出力となっている。また2つの入力信号に応じたドライブ回路26の信号駆動力により、キーパー回路25の2つの出力を同時に遷移させる。2つの入力がHIGHであるときには、キーパー回路25のラッチ機能が有効となりデータを保持する。また2つの入力の一方がLOWで他方がHIGHであるときには、ドライブ回路26によりキーパー回路25の2つの出力を変化させる。この際、キーパー回路25は、ドライブ回路26による信号変化に抗う保持力を発揮しない。
【0017】
上記のように、図2のシンメトリックスレーブラッチにおいては、2つの出力の遷移が起きる時間が同時である。また一方の出力に着目したときに、HIGHからLOWへ遷移する場合の遅延時間とLOWからHIGHへ遷移する場合の遅延時間とは等しくなる。このように遅延時間の非対称性については図2の回路構成により無くすことができるが、入力取り込みから出力までの遅延時間については、図1の回路と比較して特に改善されていない。マスターラッチ10をゲート1段と数えると、シンメトリックスレーブラッチの出力信号Q及びQBは、入力信号IN及びINBの取り込みからゲート3段分遅れることになる。即ち、マスターラッチ10で1段分遅れ、インバータ43及び44で1段分遅れ、更にドライブ回路26で1段分遅れることになる。
【特許文献1】特開2004−48757号公報
【特許文献2】特表2003−512752号公報
【発明の開示】
【発明が解決しようとする課題】
【0018】
以上を鑑みて、遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路が望まれる。
【課題を解決するための手段】
【0019】
フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第1の信号及び第2の信号と互いに相補関係にある第3の信号及び第4の信号とを出力するマスターラッチであるクロックドアンプと、前記第1乃至第4の信号に応じて2つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。
【発明の効果】
【0020】
少なくとも1つの実施例によれば、差動入力信号の取り込みタイミングから出力信号の遷移までの遅延を抑制することができる。
【発明を実施するための最良の形態】
【0021】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【0022】
図3は、遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路の原理構成を示す図である。図3(a)には遅延時間の長い従来のセンスアンプ型フリップフロップ回路50が示され、図3(b)には遅延時間を短縮したセンスアンプ型フリップフロップ回路51が示される。図3において、図1及び図2と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0023】
図3(a)に示すセンスアンプ型フリップフロップ回路50は、クロックドアンプ10、インバータ43、インバータ44、及びシンメトリックスレーブラッチ27を含む。クロックドアンプ10は図1に示すマスターラッチ10と同一の構成である。シンメトリックスレーブラッチ27は、図2に示すシンメトリックスレーブラッチ27であり、キーパー回路25及びドライブ回路26を含む。また図3に示すインバータ43及び44は、図2に示すインバータ43及び44である。
【0024】
センスアンプ型フリップフロップ回路50の構成及び動作は、図1及び図2を参照して前述した通りである。このセンスアンプ型フリップフロップ回路50では、遅延時間の非対称性については解消されているが、入力信号IN及びINBの取り込みから出力信号Q及びQBまでにはゲート3段分の遅延時間が存在する。この3段分の遅延時間のうち、インバータ43及び44が1段分の遅れをもたらしている。
【0025】
図3(b)に示すセンスアンプ型フリップフロップ回路51は、クロックドアンプ53及びシンメトリックスレーブラッチ27を含む。シンメトリックスレーブラッチ27は、図2に示すキーパー回路25及びドライブ回路26を含む。クロックドアンプ53は、差動入力信号IN及びINB及び差動クロック信号CLK及びCLKXに応じて互いに相補関係にある第1の信号SBH及び第2の信号SBLと互いに相補関係にある第3の信号RBH及び第4の信号RBLとを出力するマスターラッチである。またシンメトリックスレーブラッチ27は、これら第1乃至第4の信号に応じて2つの出力信号Q及びQBを出力するシンメトリックスレーブラッチである。図3(a)の構成と異なり、クロックドアンプ53が4つの信号を出力するよう構成され、インバータ43及び44は用いられていない。
【0026】
図4は、センスアンプ型フリップフロップ回路51の回路構成の一例を示す図である。図4において、図2及び図3と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0027】
クロックドアンプ53は、差動クロック信号の第1のクロック信号CLKに同期して動作し第1の信号SBH及び第3の信号RBHを出力する第1のクロックドアンプ55を含む。またクロックドアンプ53は、差動クロック信号の第2のクロック信号CLKXに同期して動作し第2の信号SBL及び第4の信号RBLを出力する第2のクロックドアンプ56を含む。
【0028】
クロックドアンプ55の回路構成は、図1に示すマスターラッチ10の回路構成と同一である。クロックドアンプ55は、PMOSトランジスタ61乃至66及びNMOSトランジスタ67乃至71を含む。クロックドアンプ55においては、NMOSトランジスタ69乃至71を基本部分として差動増幅器が構成されている。差動増幅器の定電流源として機能するNMOSトランジスタ71のゲート端にクロック信号CLKが印加されている。クロック信号CLKがHIGHになると、NMOSトランジスタ71が導通して定電流源として機能し、NMOSトランジスタ69及び70のゲートに入力される差動入力信号IN及びINBに応じて、出力信号SBH及びRBHが差動信号として出力される。クロック信号CLKがLOWのときには、PMOSトランジスタ61及び64が導通状態となることにより、出力信号SBH及びRBHは共にHIGHとなる。
【0029】
クロックドアンプ56の回路構成は、クロックドアンプ55の回路構成においてNMOSトランジスタ及びPMOSトランジスタをそれぞれPMOSトランジスタ及びNMOSトランジスタで置き換えたものに相当する。クロックドアンプ56は、NMOSトランジスタ81乃至86及びPMOSトランジスタ87乃至91を含む。クロックドアンプ56においては、PMOSトランジスタ89乃至91を基本部分として差動増幅器が構成されている。差動増幅器の定電流源として機能するPMOSトランジスタ91のゲート端にクロック信号CLKが印加されている。クロック信号CLKXがLOWになると、PMOSトランジスタ91が導通して定電流源として機能し、PMOSトランジスタ89及び00のゲートに入力される差動入力信号IN及びINBに応じて、出力信号SBL及びRBLが差動信号として出力される。クロック信号CLKXがHIGHのときには、NMOSトランジスタ81及び84が導通状態となることにより、出力信号SBH及びRBHは共にLOWとなる。
【0030】
上記の構成により、クロックドアンプ53により、第1乃至第4の信号SBH、SBL、RBH、及びRBLを生成する。ここで信号SBHと信号SBLとは互いに相補関係にあり、信号SBLは信号SBHの反転信号である。また信号RBHと信号RBLとは互いに相補関係にあり、信号RBLは信号RBHの反転信号である。これらの反転信号は、図3(a)のセンスアンプ型フリップフロップ回路50の場合のようにインバータにより生成されるのではなく、クロックドアンプ53により直接生成される。従って、第1乃至第4の信号SBH、SBL、RBH、及びRBLは全て、入力信号IN及びINBの取り込みからゲート1段分遅れた信号となっている。
【0031】
シンメトリックスレーブラッチ27は、第1乃至第4の信号SBH、SBL、RBH、及びRBLを入力として2つの出力信号Q及びQBを出力するキーパー回路25を含む。またシンメトリックスレーブラッチ27は、第1乃至第4の信号SBH、SBL、RBH、及びRBLに応じて2つの出力信号Q及びQBを同時に信号遷移させるドライブ回路26を含む。
【0032】
信号SBH及びRBHが両方共にHIGHの場合、PMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38が全て導通状態となり、キーパー回路25のラッチがデータ保持機能を発揮する。このときドライブ回路26において、PMOSトランジスタ39、PMOSトランジスタ40、NMOSトランジスタ41、及びNMOSトランジスタ42が全て非導通状態となっており、ドライブ回路26は出力信号Q及びQBに影響しない。
【0033】
信号SBH及びRBHが共にHIGHである第1の状態から、例えば信号SBH及びRBHがそれぞれHIGH及びLOWである第2の状態に変化したとする。この場合、ドライブ回路26において、PMOSトランジスタ39が非導通状態、PMOSトランジスタ40が導通状態、NMOSトランジスタ41が導通状態、NMOSトランジスタ42が非導通状態となる。従って、ドライブ回路26による信号駆動力により、出力信号QがLOWになり且つ出力信号QBがHIGHになる。ドライブ回路26の各トランジスタにより出力信号Q及びQBを同時に駆動しているので、出力信号Q及びQBの状態遷移は同時に起こる。またこのとき、信号RBHがLOWであるので、PMOSトランジスタ31及びNMOSトランジスタ38が両方共に非導通となる。従って、ドライブ回路26による信号駆動力により出力信号Q及び出力信号QBをそれぞれLOW及びHIGHに設定する際に、キーパー回路25はその信号変化に抗うことはない。
【0034】
信号SBH及びRBHが共にHIGHである第1の状態から、信号SBH及びRBHがそれぞれLOW及びHIGHである第2の状態に変化する場合も同様である。この場合には、ドライブ回路26による信号駆動力により、出力信号QがHIGHになり且つ出力信号QBがLOWになる。この信号遷移の際、キーパー回路25はその信号変化に抗うことはない。
【0035】
上記のように、クロックドアンプ53は、差動クロック信号の第1の状態(CLK=LOW、CLKX=HIGH)において、差動入力信号IN及びINBの信号値に関わらず第1の信号SBHと第3の信号RBHとを共に第1レベル(HIGH)に設定する。また差動クロック信号の第2の状態(CLK=HIGH、CLKX=LOW)において、差動入力信号IN及びINBの信号値に応じて第1の信号SBHと第3の信号RBHとの一方を第1レベル(例えばHIGH)に設定し他方を第2レベル(例えばLOW)に設定する。シンメトリックスレーブラッチ27は、第1の信号SBHと第3の信号RBHとが共に第1レベル(HIGH)のときに2つの出力信号Q及びQBの論理状態を保持する。またシンメトリックスレーブラッチ27は、第1の信号SBHと第3の信号RBHとの一方が第1レベル(HIGH)で他方が第2レベル(LOW)のときに、2つの出力信号Q及びQBを第1の信号SBHと第3の信号RBHとに応じたレベルに設定する。またキーパー回路25はラッチ回路を含み、ドライブ回路26が2つの出力信号Q及びQBを同時に信号遷移させる際に、このラッチ回路は信号の変化を妨げるような保持力を発揮しない。
【0036】
図5は、図3(a)のセンスアンプ型フリップフロップ回路50の各信号の変化タイミングを示すタイミング図である。図6は、図3(b)のセンスアンプ型フリップフロップ回路51の各信号の変化タイミングを示すタイミング図である。
【0037】
図5において、クロック信号CLKの立ち上がりのタイミングで入力信号IN及びINBが取り込まれ、そのタイミングからT1時間後に、クロックドアンプ10の出力である信号SB及びRBが遷移する。また信号SB及びRBの遷移タイミングからT2時間後に信号S及びRが遷移する。更に、信号S及びRの遷移タイミングからT3時間後に出力信号Q及びQBが遷移する。T1はクロックドアンプ10によるゲート1段分の遅れ、T2はインバータ43及び44によるゲート1段分の遅れ、T3はシンメトリックスレーブラッチ27によるゲート1段分の遅れである。
【0038】
図6において、クロック信号CLKの立ち上がりのタイミングで入力信号IN及びINBが取り込まれ、そのタイミングからT1時間後に、クロックドアンプ53の出力である信号SBH及びRBHが遷移する。また信号SBH及びRBHの遷移タイミングと殆ど同時に信号SBL及びRBLが遷移する。更に、信号SBH、RBH、SBL、及びRBLの遷移タイミングからT3時間後に出力信号Q及びQBが遷移する。T1はクロックドアンプ10によるゲート1段分の遅れ、T3はシンメトリックスレーブラッチ27によるゲート1段分の遅れである。このように図3(b)に示すセンスアンプ型フリップフロップ回路51の場合には、入力信号IN及びINBの取り込みタイミングから出力信号Q及びQBの遷移までにはゲート2段分の遅れしかない。
【0039】
なおクロックドアンプ53でのNMOSトランジスタとPMOSトランジスタとの閾値設定が、両者の応答速度が同一となるように設定されているとすると、信号SBH及びRBHの遷移タイミングと信号SBL及びRBLの遷移タイミングとは殆ど同時となる。しかしながらNMOSトランジスタとPMOSトランジスタとの閾値設定がそのようになっていない場合、信号SBH及びRBHの遷移タイミングと信号SBL及びRBLの遷移タイミングとは若干異なることになる。しかしながらクロックドアンプ53において、入力信号IN及びINBの取り込みタイミングから信号SBH、RBH、SBL、及びRBLの遷移タイミングまでは、ゲート1段分の遅れであることに変わりはない。
【0040】
図7は、図3(a)のセンスアンプ型フリップフロップ回路50と図3(b)のセンスアンプ型フリップフロップ回路51との動作速度の違いを示すシミュレーション結果の図である。図7において横軸は時間(ピコ秒)であり、縦軸は電圧(ミリボルト)である。クロック波形101は、周波数が4GHzのクロック信号の波形を示している。信号波形102は、センスアンプ型フリップフロップ回路51の出力信号Qの遷移を示す波形である。また信号波形103は、センスアンプ型フリップフロップ回路50の出力信号Qの遷移を示す波形である。なお入力信号IN及びINBの取り込みは、クロック波形101の立ち上がりのタイミングで行なわれる。図7から分かるように、センスアンプ型フリップフロップ回路51ではセンスアンプ型フリップフロップ回路50に比較して、このシミュレーションの場合には約13ピコ秒もの応答速度の改善が見られている。
【0041】
図8は、シンメトリックスレーブラッチの変形例を示す図である。図8において、図4と同一の構成要素は同一の番号で参照し、その説明は省略する。図8に示すシンメトリックスレーブラッチ27Aは、図4に示されるシンメトリックスレーブラッチ27と回路構成は同一である。但し、PMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38のゲート端へ印加される信号が、図4の場合と異なる。
【0042】
シンメトリックスレーブラッチ27Aでは、PMOSトランジスタ31及びPMOSトランジスタ33のゲート端にクロック信号CLKが印加され、NMOSトランジスタ36及びNMOSトランジスタ38のゲート端にクロック信号CLKXが印加される。これにより、クロック信号CLKがLOW(CLKX=HIGH)の時には、キーパー回路25のデータ保持機能が有効となり、クロック信号CLKがHIGH(CLKX=LOW)の時には、キーパー回路25のデータ保持機能が無効となる。これにより、シンメトリックスレーブラッチ27と同様に、適切なデータ保持動作及びデータ書き替え動作を実現することができる。
【0043】
このシンメトリックスレーブラッチ27Aの構成では、クロックドアンプ53(図3(b)参照)の出力信号が遷移する前に、クロック信号によりキーパー回路25のデータ保持機能を無効化できる。従って、より高速な動作を実現することができる。
【0044】
図9は、シンメトリックスレーブラッチの変形例を示す図である。図9において、図4と同一の構成要素は同一の番号で参照し、その説明は省略する。図9に示すシンメトリックスレーブラッチ27Bは、図4に示されるシンメトリックスレーブラッチ27のPMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38を取り除いてある。また更に、シンメトリックスレーブラッチ27Bは、トランスミッションゲート111及び112を含む。このトランスミッションゲート111及び112により、ラッチ部分回路113とドライブ回路26との間を接続している。
【0045】
トランスミッションゲート111及び112の各々は、PMOSトランジスタとNMOSトランジスタの並列接続により構成される。PMOSトランジスタのゲート端にはクロック信号CLKが印加され、NMOSトランジスタのゲート端にはクロック信号CLKXが印加される。これにより、クロック信号CLKがLOW(CLKX=HIGH)の時には、トランスミッションゲート111及び112が導通して、ラッチ部分回路113のクロスカップル接続が確立しデータ保持機能が有効となる。またクロック信号CLKがHIGH(CLKX=LOW)の時には、トランスミッションゲート111及び112が非導通となり、ラッチ部分回路113のクロスカップル接続が遮断されデータ保持機能が無効となる。これにより、シンメトリックスレーブラッチ27と同様に、適切なデータ保持動作及びデータ書き替え動作を実現することができる。
【0046】
このシンメトリックスレーブラッチ27Bの構成では、クロックドアンプ53(図3(b)参照)の出力信号が遷移する前に、クロック信号によりラッチ部分回路113のデータ保持機能を無効化できる。従って、より高速な動作を実現することができる。
【0047】
以上の説明にあるように、図3(b)に示すセンスアンプ型フリップフロップ回路51においては、差動クロック信号CLK及びCLKXを利用することにより、第1乃至第4の信号SBH、SBL、RBH、及びRBLを生成している。一般に、数GHz〜10GHz以上の高速のクロック周波数で動作する回路の場合、回路を差動構成で構成することが普通である。差動構成の回路とした場合、単相構成の回路と比較して、雑音に強い安定した動作を実現できる。従って、高いクロック周波数で動作する高速動作回路においては、クロック信号CLKとその相補信号CLKXとが用意されているのが、通常の回路構成である。
【0048】
図10は、高速動作回路の構成の一例を示す図である。図10の構成では、VCO(Voltage Controlled Oscillator)回路121により、例えば20GHzの差動クロック信号を生成する。高周波数で発振するVCO回路は差動回路で構成されるのが一般的であり、既にクロック信号源であるVCO回路121において差動構成となっている。VCO回路121で生成した差動クロック信号を、分周器122乃至124により順次1/2の周波数に分周する。これにより、10GHzの差動クロック信号や5GHZの差動クロック信号が生成される。これらの差動クロック信号はマルチプレクサ125乃至127に供給される。マルチプレクサ125乃至127は、供給された差動クロック信号に同期して動作して差動データ信号を多重化することにより、元の差動データ信号の16倍の周波数の差動データ信号を生成する。
【0049】
図11は、1/2分周器の構成の一例を示す図である。1/2分周器122は、フリップフロップ131及び132を含む。各フリップフロップ131及び132は、差動クロック信号CLK及びCLKXに同期して差動データ信号D及び/Dを内部に取り込み保持する。フリップフロップ131及び132を縦続接続して、フリップフロップ132の出力をフリップフロップ131の入力に戻すことにより、1/2分周回路を構成することができる。
【0050】
図12は、図10に示すマルチプレクサの構成の一例を示す図である。図12において、クロック信号CLK、データ信号DIN1、及びデータ信号DIN2は、図示を簡単にするために一本の信号線で示してあるが、何れも2本の信号線を伝搬する一対の差動信号である。2:1マルチプレクサ127は、2:1セレクタ141及びラッチ回路142乃至146を含む。ラッチ回路142乃至144が縦続接続され、差動データ信号DIN1を2クロックサイクル遅延させる。ラッチ回路145及び146が縦続接続され、差動データ信号DIN2を1クロックサイクル遅延させる。これらの遅延後の差動データ信号DIN1及び差動データ信号DIN2を、差動クロック信号に同期して動作する2:1セレクタ141により、クロックサイクル毎に交互に選択することにより、2:1の多重化が行なわれる。
【0051】
図10乃至12に示されるような高速動作回路の構成において、図3(b)に示すセンスアンプ型フリップフロップ51を用いることができる。例えば図11のフリップフロップ131及び132にセンスアンプ型フリップフロップ51を用いることができる。また図12において、ラッチ回路142及び143に相当する部分のフリップフロップ147並びにラッチ回路145及び146に相当する部分のフリップフロップ148に、センスアンプ型フリップフロップ51を用いることができる。
【0052】
上記のように、高い周波数で動作する回路、即ち、高い周波数のクロック信号を分周する分周器や高い周波数のクロック信号で動作するマルチプレクサ回路については、全て差動回路として構成するのが一般的である。このような構成においては、図3(b)に示すセンスアンプ型フリップフロップ51のクロックドアンプ53のように、差動クロック信号を利用する回路構成とすることに何ら支障はない。
【0053】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【0054】
【図1】センスアンプ型フリップフロップの構成の一例を示す図である。
【図2】シンメトリックスレーブラッチの構成の一例を示す図である。
【図3】遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路の原理構成を示す図である。
【図4】センスアンプ型フリップフロップ回路の回路構成の一例を示す図である。
【図5】図3(a)のセンスアンプ型フリップフロップ回路の各信号の変化タイミングを示すタイミング図である。
【図6】図3(b)のセンスアンプ型フリップフロップ回路の各信号の変化タイミングを示すタイミング図である。
【図7】図3(a)のセンスアンプ型フリップフロップと図3(b)のセンスアンプ型フリップフロップ回路との動作速度の違いを示すシミュレーション結果の図である。
【図8】シンメトリックスレーブラッチの変形例を示す図である。
【図9】シンメトリックスレーブラッチの変形例を示す図である。
【図10】高速動作回路の構成の一例を示す図である。
【図11】1/2分周器の構成の一例を示す図である。
【図12】マルチプレクサの構成の一例を示す図である。
【符号の説明】
【0055】
10 クロックドアンプ
25 キーパー回路
26 ドライブ回路
27 シンメトリックスレーブラッチ
50 センスアンプ型フリップフロップ回路
51 センスアンプ型フリップフロップ回路
53 クロックドアンプ
【技術分野】
【0001】
本願の開示は、一般に電子回路に関し、詳しくはフリップフロップ回路に関する。
【背景技術】
【0002】
フリップフロップ回路の種類は、大きく分けてスタティック型、ダイナミック型、及びCML(電流モード論理)型の3つに分けることができる。スタティック型のフリップフロップは、静的な電流を消費することなくまた動作マージンも広いことから幅広く使われているが、上記の3種類のフリップフロップの中で動作速度が最も遅いという問題点がある。
【0003】
スタティック型のフリップフロップとしては、CMOSを用いた非常に多くの回路形態が提案されている。そのうち最も高速な動作が可能な種類のフリップフロップとして、センスアンプ型フリップフロップが知られている。
【0004】
図1は、センスアンプ型フリップフロップの構成の一例を示す図である。図1のセンスアンプ型フリップフロップは、マスターラッチ10とスレーブラッチ24とを含む。マスターラッチ10は、PMOSトランジスタ11乃至16及びNMOSトランジスタ17乃至21を含む。スレーブラッチ24は、NAND回路22及び23を含む。
【0005】
マスターラッチ10はクロックドアンプであり、NMOSトランジスタ19乃至21を基本部分として差動増幅器が構成されている。差動増幅器の定電流源として機能するNMOSトランジスタ21のゲート端にクロック信号CLKが印加されている。クロック信号CLKがHIGHになると、NMOSトランジスタ21が導通して定電流源として機能し、NMOSトランジスタ19及び20のゲートに入力される差動入力信号IN及びINBに応じて、出力信号SB及びRBが差動信号として出力される。クロック信号CLKがLOWのときには、PMOSトランジスタ11及び14が導通状態となることにより、出力信号SB及びRBは共にHIGHとなる。
【0006】
スレーブラッチ24において、2入力のNAND回路22及び23の各々の出力は、他方の入力の一方に供給されている。NAND回路22及び23の他方の入力には、マスターラッチ10からの出力信号SB及びRBが供給される。NAND回路22及び23の各出力が、スレーブラッチ24の出力信号Q及びQBとなる。
【0007】
クロック信号CLKがLOWの場合、信号SB及びRBが共にHIGHであるのでスレーブラッチ24はデータ保持状態にあり、出力信号Q及びQBの論理レベルを保持する。このとき入力信号IN及びINBは遮断された状態にある。クロック信号CLKがHIGHになると、入力信号IN及びINBに応じた差動信号出力が、信号SB及びRBとしてマスターラッチ10からスレーブラッチ24に供給される。この一方がHIGHで他方がLOWの信号SB及びRBに応じて、NAND回路22及び23が構成するラッチが、入力信号IN及びINBに応じた新たなデータをラッチする。その後クロック信号CLKがLOWになると、信号SB及びRBが共にHIGHになり、スレーブラッチ24はデータ保持状態となり、出力信号Q及びQBの論理レベルを保持する。
【0008】
図1のセンスアンプ型フリップフロップは、クロックドアンプであるマスターラッチ10の動作速度が高速であるという利点がある。しかしながら、入力信号IN及びINBの値に応じて、出力信号Q及びQBの信号変化のタイミングが異なってしまうという問題がある。
【0009】
例えば出力信号QがHIGHで出力信号QBがLOWである状態において、信号SB及びRBが共にHIGHである第1の状態から、信号SB及びRBがそれぞれHIGH及びLOWである第2の状態に変化したとする。この場合、まず出力信号QBがHIGHに変化し、そのHIGHの出力信号QBがNAND回路22に入力されることにより、出力信号QがLOWになる。従って、出力信号Qの方が出力信号QBよりも遷移が起きる時間が遅いことになる。遅い方の信号は、マスターラッチ10をゲート1段と数えると、入力信号IN及びINBの取り込みからゲート3段分遅れることになる。
【0010】
また例えば出力信号QがLOWで出力信号QBがHIGHである状態において、信号SB及びRBが共にHIGHである第1の状態から、信号SB及びRBがそれぞれLOW及びHIGHである第2の状態に変化したとする。この場合、まず出力信号QがHIGHに変化し、そのHIGHの出力信号QがNAND回路23に入力されることにより、出力信号QBがLOWになる。従って、出力信号QBの方が出力信号Qよりも遷移が起きる時間が遅いことになる。遅い方の信号は、マスターラッチ10をゲート1段と数えると、入力信号IN及びINBの取り込みからゲート3段分遅れることになる。
【0011】
上記のような出力信号Q及びQBの信号変化のタイミングが異なってしまうという問題を解決する回路構成として、シンメトリックスレーブラッチを図1のスレーブラッチ24の代わりに用いるものがある。図2は、シンメトリックスレーブラッチの構成の一例を示す図である。
【0012】
図2のシンメトリックスレーブラッチは、キーパー回路25及びドライブ回路26を含む。キーパー回路25は、PMOSトランジスタ31乃至34及びNMOSトランジスタ35乃至38を含む。またドライブ回路26は、PMOSトランジスタ39及び40と、NMOSトランジスタ41及び42とを含む。シンメトリックスレーブラッチに入力される信号SB及びRBは、図1に示すマスターラッチ10の出力である。また信号Sは信号SBの反転信号であり、インバータ43により生成される。更に、信号Rは信号RBの反転信号であり、インバータ44により生成される。
【0013】
シンメトリックスレーブラッチでは、PMOSトランジスタ32及びNMOSトランジスタ35で構成されるインバータとPMOSトランジスタ34及びNMOSトランジスタ37で構成されるインバータとが、クロスカップルされてラッチを構成している。このラッチにより、キーパー回路25のデータ保持機能を実現している。信号SB及びRBが両方共にHIGHの場合、PMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38が全て導通状態となり、上記ラッチがデータ保持機能を発揮する。このときドライブ回路26において、PMOSトランジスタ39、PMOSトランジスタ40、NMOSトランジスタ41、及びNMOSトランジスタ42が全て非導通状態となっており、ドライブ回路26は出力信号Q及びQBに影響しない。
【0014】
信号SB及びRBが共にHIGHである第1の状態から、例えば信号SB及びRBがそれぞれHIGH及びLOWである第2の状態に変化したとする。この場合、ドライブ回路26において、PMOSトランジスタ39が非導通状態、PMOSトランジスタ40が導通状態、NMOSトランジスタ41が導通状態、NMOSトランジスタ42が非導通状態となる。従って、ドライブ回路26による信号駆動力により、出力信号QがLOWになり且つ出力信号QBがHIGHになる。ドライブ回路26の各トランジスタにより出力信号Q及びQBを同時に駆動しているので、出力信号Q及びQBの状態遷移は同時に起こる。またこのとき、信号RBがLOWであるので、PMOSトランジスタ31及びNMOSトランジスタ38が両方共に非導通となる。従って、ドライブ回路26による信号駆動力により出力信号Q及び出力信号QBをそれぞれLOW及びHIGHに設定する際に、キーパー回路25はその信号変化に抗うことはない。
【0015】
信号SB及びRBが共にHIGHである第1の状態から、信号SB及びRBがそれぞれLOW及びHIGHである第2の状態に変化する場合も同様である。この場合には、ドライブ回路26による信号駆動力により、出力信号QがHIGHになり且つ出力信号QBがLOWになる。この信号遷移の際、キーパー回路25はその信号変化に抗うことはない。
【0016】
このように、キーパー回路25においては、2つのインバータの各々の出力が他方の入力に接続されるようにクロスカップルされてラッチ回路を形成し、ラッチ回路の2つのインバータの出力がキーパー回路25の2つの出力となっている。また2つの入力信号に応じたドライブ回路26の信号駆動力により、キーパー回路25の2つの出力を同時に遷移させる。2つの入力がHIGHであるときには、キーパー回路25のラッチ機能が有効となりデータを保持する。また2つの入力の一方がLOWで他方がHIGHであるときには、ドライブ回路26によりキーパー回路25の2つの出力を変化させる。この際、キーパー回路25は、ドライブ回路26による信号変化に抗う保持力を発揮しない。
【0017】
上記のように、図2のシンメトリックスレーブラッチにおいては、2つの出力の遷移が起きる時間が同時である。また一方の出力に着目したときに、HIGHからLOWへ遷移する場合の遅延時間とLOWからHIGHへ遷移する場合の遅延時間とは等しくなる。このように遅延時間の非対称性については図2の回路構成により無くすことができるが、入力取り込みから出力までの遅延時間については、図1の回路と比較して特に改善されていない。マスターラッチ10をゲート1段と数えると、シンメトリックスレーブラッチの出力信号Q及びQBは、入力信号IN及びINBの取り込みからゲート3段分遅れることになる。即ち、マスターラッチ10で1段分遅れ、インバータ43及び44で1段分遅れ、更にドライブ回路26で1段分遅れることになる。
【特許文献1】特開2004−48757号公報
【特許文献2】特表2003−512752号公報
【発明の開示】
【発明が解決しようとする課題】
【0018】
以上を鑑みて、遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路が望まれる。
【課題を解決するための手段】
【0019】
フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第1の信号及び第2の信号と互いに相補関係にある第3の信号及び第4の信号とを出力するマスターラッチであるクロックドアンプと、前記第1乃至第4の信号に応じて2つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。
【発明の効果】
【0020】
少なくとも1つの実施例によれば、差動入力信号の取り込みタイミングから出力信号の遷移までの遅延を抑制することができる。
【発明を実施するための最良の形態】
【0021】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【0022】
図3は、遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路の原理構成を示す図である。図3(a)には遅延時間の長い従来のセンスアンプ型フリップフロップ回路50が示され、図3(b)には遅延時間を短縮したセンスアンプ型フリップフロップ回路51が示される。図3において、図1及び図2と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0023】
図3(a)に示すセンスアンプ型フリップフロップ回路50は、クロックドアンプ10、インバータ43、インバータ44、及びシンメトリックスレーブラッチ27を含む。クロックドアンプ10は図1に示すマスターラッチ10と同一の構成である。シンメトリックスレーブラッチ27は、図2に示すシンメトリックスレーブラッチ27であり、キーパー回路25及びドライブ回路26を含む。また図3に示すインバータ43及び44は、図2に示すインバータ43及び44である。
【0024】
センスアンプ型フリップフロップ回路50の構成及び動作は、図1及び図2を参照して前述した通りである。このセンスアンプ型フリップフロップ回路50では、遅延時間の非対称性については解消されているが、入力信号IN及びINBの取り込みから出力信号Q及びQBまでにはゲート3段分の遅延時間が存在する。この3段分の遅延時間のうち、インバータ43及び44が1段分の遅れをもたらしている。
【0025】
図3(b)に示すセンスアンプ型フリップフロップ回路51は、クロックドアンプ53及びシンメトリックスレーブラッチ27を含む。シンメトリックスレーブラッチ27は、図2に示すキーパー回路25及びドライブ回路26を含む。クロックドアンプ53は、差動入力信号IN及びINB及び差動クロック信号CLK及びCLKXに応じて互いに相補関係にある第1の信号SBH及び第2の信号SBLと互いに相補関係にある第3の信号RBH及び第4の信号RBLとを出力するマスターラッチである。またシンメトリックスレーブラッチ27は、これら第1乃至第4の信号に応じて2つの出力信号Q及びQBを出力するシンメトリックスレーブラッチである。図3(a)の構成と異なり、クロックドアンプ53が4つの信号を出力するよう構成され、インバータ43及び44は用いられていない。
【0026】
図4は、センスアンプ型フリップフロップ回路51の回路構成の一例を示す図である。図4において、図2及び図3と同一の構成要素は同一の番号で参照し、その説明は省略する。
【0027】
クロックドアンプ53は、差動クロック信号の第1のクロック信号CLKに同期して動作し第1の信号SBH及び第3の信号RBHを出力する第1のクロックドアンプ55を含む。またクロックドアンプ53は、差動クロック信号の第2のクロック信号CLKXに同期して動作し第2の信号SBL及び第4の信号RBLを出力する第2のクロックドアンプ56を含む。
【0028】
クロックドアンプ55の回路構成は、図1に示すマスターラッチ10の回路構成と同一である。クロックドアンプ55は、PMOSトランジスタ61乃至66及びNMOSトランジスタ67乃至71を含む。クロックドアンプ55においては、NMOSトランジスタ69乃至71を基本部分として差動増幅器が構成されている。差動増幅器の定電流源として機能するNMOSトランジスタ71のゲート端にクロック信号CLKが印加されている。クロック信号CLKがHIGHになると、NMOSトランジスタ71が導通して定電流源として機能し、NMOSトランジスタ69及び70のゲートに入力される差動入力信号IN及びINBに応じて、出力信号SBH及びRBHが差動信号として出力される。クロック信号CLKがLOWのときには、PMOSトランジスタ61及び64が導通状態となることにより、出力信号SBH及びRBHは共にHIGHとなる。
【0029】
クロックドアンプ56の回路構成は、クロックドアンプ55の回路構成においてNMOSトランジスタ及びPMOSトランジスタをそれぞれPMOSトランジスタ及びNMOSトランジスタで置き換えたものに相当する。クロックドアンプ56は、NMOSトランジスタ81乃至86及びPMOSトランジスタ87乃至91を含む。クロックドアンプ56においては、PMOSトランジスタ89乃至91を基本部分として差動増幅器が構成されている。差動増幅器の定電流源として機能するPMOSトランジスタ91のゲート端にクロック信号CLKが印加されている。クロック信号CLKXがLOWになると、PMOSトランジスタ91が導通して定電流源として機能し、PMOSトランジスタ89及び00のゲートに入力される差動入力信号IN及びINBに応じて、出力信号SBL及びRBLが差動信号として出力される。クロック信号CLKXがHIGHのときには、NMOSトランジスタ81及び84が導通状態となることにより、出力信号SBH及びRBHは共にLOWとなる。
【0030】
上記の構成により、クロックドアンプ53により、第1乃至第4の信号SBH、SBL、RBH、及びRBLを生成する。ここで信号SBHと信号SBLとは互いに相補関係にあり、信号SBLは信号SBHの反転信号である。また信号RBHと信号RBLとは互いに相補関係にあり、信号RBLは信号RBHの反転信号である。これらの反転信号は、図3(a)のセンスアンプ型フリップフロップ回路50の場合のようにインバータにより生成されるのではなく、クロックドアンプ53により直接生成される。従って、第1乃至第4の信号SBH、SBL、RBH、及びRBLは全て、入力信号IN及びINBの取り込みからゲート1段分遅れた信号となっている。
【0031】
シンメトリックスレーブラッチ27は、第1乃至第4の信号SBH、SBL、RBH、及びRBLを入力として2つの出力信号Q及びQBを出力するキーパー回路25を含む。またシンメトリックスレーブラッチ27は、第1乃至第4の信号SBH、SBL、RBH、及びRBLに応じて2つの出力信号Q及びQBを同時に信号遷移させるドライブ回路26を含む。
【0032】
信号SBH及びRBHが両方共にHIGHの場合、PMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38が全て導通状態となり、キーパー回路25のラッチがデータ保持機能を発揮する。このときドライブ回路26において、PMOSトランジスタ39、PMOSトランジスタ40、NMOSトランジスタ41、及びNMOSトランジスタ42が全て非導通状態となっており、ドライブ回路26は出力信号Q及びQBに影響しない。
【0033】
信号SBH及びRBHが共にHIGHである第1の状態から、例えば信号SBH及びRBHがそれぞれHIGH及びLOWである第2の状態に変化したとする。この場合、ドライブ回路26において、PMOSトランジスタ39が非導通状態、PMOSトランジスタ40が導通状態、NMOSトランジスタ41が導通状態、NMOSトランジスタ42が非導通状態となる。従って、ドライブ回路26による信号駆動力により、出力信号QがLOWになり且つ出力信号QBがHIGHになる。ドライブ回路26の各トランジスタにより出力信号Q及びQBを同時に駆動しているので、出力信号Q及びQBの状態遷移は同時に起こる。またこのとき、信号RBHがLOWであるので、PMOSトランジスタ31及びNMOSトランジスタ38が両方共に非導通となる。従って、ドライブ回路26による信号駆動力により出力信号Q及び出力信号QBをそれぞれLOW及びHIGHに設定する際に、キーパー回路25はその信号変化に抗うことはない。
【0034】
信号SBH及びRBHが共にHIGHである第1の状態から、信号SBH及びRBHがそれぞれLOW及びHIGHである第2の状態に変化する場合も同様である。この場合には、ドライブ回路26による信号駆動力により、出力信号QがHIGHになり且つ出力信号QBがLOWになる。この信号遷移の際、キーパー回路25はその信号変化に抗うことはない。
【0035】
上記のように、クロックドアンプ53は、差動クロック信号の第1の状態(CLK=LOW、CLKX=HIGH)において、差動入力信号IN及びINBの信号値に関わらず第1の信号SBHと第3の信号RBHとを共に第1レベル(HIGH)に設定する。また差動クロック信号の第2の状態(CLK=HIGH、CLKX=LOW)において、差動入力信号IN及びINBの信号値に応じて第1の信号SBHと第3の信号RBHとの一方を第1レベル(例えばHIGH)に設定し他方を第2レベル(例えばLOW)に設定する。シンメトリックスレーブラッチ27は、第1の信号SBHと第3の信号RBHとが共に第1レベル(HIGH)のときに2つの出力信号Q及びQBの論理状態を保持する。またシンメトリックスレーブラッチ27は、第1の信号SBHと第3の信号RBHとの一方が第1レベル(HIGH)で他方が第2レベル(LOW)のときに、2つの出力信号Q及びQBを第1の信号SBHと第3の信号RBHとに応じたレベルに設定する。またキーパー回路25はラッチ回路を含み、ドライブ回路26が2つの出力信号Q及びQBを同時に信号遷移させる際に、このラッチ回路は信号の変化を妨げるような保持力を発揮しない。
【0036】
図5は、図3(a)のセンスアンプ型フリップフロップ回路50の各信号の変化タイミングを示すタイミング図である。図6は、図3(b)のセンスアンプ型フリップフロップ回路51の各信号の変化タイミングを示すタイミング図である。
【0037】
図5において、クロック信号CLKの立ち上がりのタイミングで入力信号IN及びINBが取り込まれ、そのタイミングからT1時間後に、クロックドアンプ10の出力である信号SB及びRBが遷移する。また信号SB及びRBの遷移タイミングからT2時間後に信号S及びRが遷移する。更に、信号S及びRの遷移タイミングからT3時間後に出力信号Q及びQBが遷移する。T1はクロックドアンプ10によるゲート1段分の遅れ、T2はインバータ43及び44によるゲート1段分の遅れ、T3はシンメトリックスレーブラッチ27によるゲート1段分の遅れである。
【0038】
図6において、クロック信号CLKの立ち上がりのタイミングで入力信号IN及びINBが取り込まれ、そのタイミングからT1時間後に、クロックドアンプ53の出力である信号SBH及びRBHが遷移する。また信号SBH及びRBHの遷移タイミングと殆ど同時に信号SBL及びRBLが遷移する。更に、信号SBH、RBH、SBL、及びRBLの遷移タイミングからT3時間後に出力信号Q及びQBが遷移する。T1はクロックドアンプ10によるゲート1段分の遅れ、T3はシンメトリックスレーブラッチ27によるゲート1段分の遅れである。このように図3(b)に示すセンスアンプ型フリップフロップ回路51の場合には、入力信号IN及びINBの取り込みタイミングから出力信号Q及びQBの遷移までにはゲート2段分の遅れしかない。
【0039】
なおクロックドアンプ53でのNMOSトランジスタとPMOSトランジスタとの閾値設定が、両者の応答速度が同一となるように設定されているとすると、信号SBH及びRBHの遷移タイミングと信号SBL及びRBLの遷移タイミングとは殆ど同時となる。しかしながらNMOSトランジスタとPMOSトランジスタとの閾値設定がそのようになっていない場合、信号SBH及びRBHの遷移タイミングと信号SBL及びRBLの遷移タイミングとは若干異なることになる。しかしながらクロックドアンプ53において、入力信号IN及びINBの取り込みタイミングから信号SBH、RBH、SBL、及びRBLの遷移タイミングまでは、ゲート1段分の遅れであることに変わりはない。
【0040】
図7は、図3(a)のセンスアンプ型フリップフロップ回路50と図3(b)のセンスアンプ型フリップフロップ回路51との動作速度の違いを示すシミュレーション結果の図である。図7において横軸は時間(ピコ秒)であり、縦軸は電圧(ミリボルト)である。クロック波形101は、周波数が4GHzのクロック信号の波形を示している。信号波形102は、センスアンプ型フリップフロップ回路51の出力信号Qの遷移を示す波形である。また信号波形103は、センスアンプ型フリップフロップ回路50の出力信号Qの遷移を示す波形である。なお入力信号IN及びINBの取り込みは、クロック波形101の立ち上がりのタイミングで行なわれる。図7から分かるように、センスアンプ型フリップフロップ回路51ではセンスアンプ型フリップフロップ回路50に比較して、このシミュレーションの場合には約13ピコ秒もの応答速度の改善が見られている。
【0041】
図8は、シンメトリックスレーブラッチの変形例を示す図である。図8において、図4と同一の構成要素は同一の番号で参照し、その説明は省略する。図8に示すシンメトリックスレーブラッチ27Aは、図4に示されるシンメトリックスレーブラッチ27と回路構成は同一である。但し、PMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38のゲート端へ印加される信号が、図4の場合と異なる。
【0042】
シンメトリックスレーブラッチ27Aでは、PMOSトランジスタ31及びPMOSトランジスタ33のゲート端にクロック信号CLKが印加され、NMOSトランジスタ36及びNMOSトランジスタ38のゲート端にクロック信号CLKXが印加される。これにより、クロック信号CLKがLOW(CLKX=HIGH)の時には、キーパー回路25のデータ保持機能が有効となり、クロック信号CLKがHIGH(CLKX=LOW)の時には、キーパー回路25のデータ保持機能が無効となる。これにより、シンメトリックスレーブラッチ27と同様に、適切なデータ保持動作及びデータ書き替え動作を実現することができる。
【0043】
このシンメトリックスレーブラッチ27Aの構成では、クロックドアンプ53(図3(b)参照)の出力信号が遷移する前に、クロック信号によりキーパー回路25のデータ保持機能を無効化できる。従って、より高速な動作を実現することができる。
【0044】
図9は、シンメトリックスレーブラッチの変形例を示す図である。図9において、図4と同一の構成要素は同一の番号で参照し、その説明は省略する。図9に示すシンメトリックスレーブラッチ27Bは、図4に示されるシンメトリックスレーブラッチ27のPMOSトランジスタ31、PMOSトランジスタ33、NMOSトランジスタ36、及びNMOSトランジスタ38を取り除いてある。また更に、シンメトリックスレーブラッチ27Bは、トランスミッションゲート111及び112を含む。このトランスミッションゲート111及び112により、ラッチ部分回路113とドライブ回路26との間を接続している。
【0045】
トランスミッションゲート111及び112の各々は、PMOSトランジスタとNMOSトランジスタの並列接続により構成される。PMOSトランジスタのゲート端にはクロック信号CLKが印加され、NMOSトランジスタのゲート端にはクロック信号CLKXが印加される。これにより、クロック信号CLKがLOW(CLKX=HIGH)の時には、トランスミッションゲート111及び112が導通して、ラッチ部分回路113のクロスカップル接続が確立しデータ保持機能が有効となる。またクロック信号CLKがHIGH(CLKX=LOW)の時には、トランスミッションゲート111及び112が非導通となり、ラッチ部分回路113のクロスカップル接続が遮断されデータ保持機能が無効となる。これにより、シンメトリックスレーブラッチ27と同様に、適切なデータ保持動作及びデータ書き替え動作を実現することができる。
【0046】
このシンメトリックスレーブラッチ27Bの構成では、クロックドアンプ53(図3(b)参照)の出力信号が遷移する前に、クロック信号によりラッチ部分回路113のデータ保持機能を無効化できる。従って、より高速な動作を実現することができる。
【0047】
以上の説明にあるように、図3(b)に示すセンスアンプ型フリップフロップ回路51においては、差動クロック信号CLK及びCLKXを利用することにより、第1乃至第4の信号SBH、SBL、RBH、及びRBLを生成している。一般に、数GHz〜10GHz以上の高速のクロック周波数で動作する回路の場合、回路を差動構成で構成することが普通である。差動構成の回路とした場合、単相構成の回路と比較して、雑音に強い安定した動作を実現できる。従って、高いクロック周波数で動作する高速動作回路においては、クロック信号CLKとその相補信号CLKXとが用意されているのが、通常の回路構成である。
【0048】
図10は、高速動作回路の構成の一例を示す図である。図10の構成では、VCO(Voltage Controlled Oscillator)回路121により、例えば20GHzの差動クロック信号を生成する。高周波数で発振するVCO回路は差動回路で構成されるのが一般的であり、既にクロック信号源であるVCO回路121において差動構成となっている。VCO回路121で生成した差動クロック信号を、分周器122乃至124により順次1/2の周波数に分周する。これにより、10GHzの差動クロック信号や5GHZの差動クロック信号が生成される。これらの差動クロック信号はマルチプレクサ125乃至127に供給される。マルチプレクサ125乃至127は、供給された差動クロック信号に同期して動作して差動データ信号を多重化することにより、元の差動データ信号の16倍の周波数の差動データ信号を生成する。
【0049】
図11は、1/2分周器の構成の一例を示す図である。1/2分周器122は、フリップフロップ131及び132を含む。各フリップフロップ131及び132は、差動クロック信号CLK及びCLKXに同期して差動データ信号D及び/Dを内部に取り込み保持する。フリップフロップ131及び132を縦続接続して、フリップフロップ132の出力をフリップフロップ131の入力に戻すことにより、1/2分周回路を構成することができる。
【0050】
図12は、図10に示すマルチプレクサの構成の一例を示す図である。図12において、クロック信号CLK、データ信号DIN1、及びデータ信号DIN2は、図示を簡単にするために一本の信号線で示してあるが、何れも2本の信号線を伝搬する一対の差動信号である。2:1マルチプレクサ127は、2:1セレクタ141及びラッチ回路142乃至146を含む。ラッチ回路142乃至144が縦続接続され、差動データ信号DIN1を2クロックサイクル遅延させる。ラッチ回路145及び146が縦続接続され、差動データ信号DIN2を1クロックサイクル遅延させる。これらの遅延後の差動データ信号DIN1及び差動データ信号DIN2を、差動クロック信号に同期して動作する2:1セレクタ141により、クロックサイクル毎に交互に選択することにより、2:1の多重化が行なわれる。
【0051】
図10乃至12に示されるような高速動作回路の構成において、図3(b)に示すセンスアンプ型フリップフロップ51を用いることができる。例えば図11のフリップフロップ131及び132にセンスアンプ型フリップフロップ51を用いることができる。また図12において、ラッチ回路142及び143に相当する部分のフリップフロップ147並びにラッチ回路145及び146に相当する部分のフリップフロップ148に、センスアンプ型フリップフロップ51を用いることができる。
【0052】
上記のように、高い周波数で動作する回路、即ち、高い周波数のクロック信号を分周する分周器や高い周波数のクロック信号で動作するマルチプレクサ回路については、全て差動回路として構成するのが一般的である。このような構成においては、図3(b)に示すセンスアンプ型フリップフロップ51のクロックドアンプ53のように、差動クロック信号を利用する回路構成とすることに何ら支障はない。
【0053】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【0054】
【図1】センスアンプ型フリップフロップの構成の一例を示す図である。
【図2】シンメトリックスレーブラッチの構成の一例を示す図である。
【図3】遅延時間の非対称性を無くし且つ入力から出力までの遅延時間を短縮したフリップフロップ回路の原理構成を示す図である。
【図4】センスアンプ型フリップフロップ回路の回路構成の一例を示す図である。
【図5】図3(a)のセンスアンプ型フリップフロップ回路の各信号の変化タイミングを示すタイミング図である。
【図6】図3(b)のセンスアンプ型フリップフロップ回路の各信号の変化タイミングを示すタイミング図である。
【図7】図3(a)のセンスアンプ型フリップフロップと図3(b)のセンスアンプ型フリップフロップ回路との動作速度の違いを示すシミュレーション結果の図である。
【図8】シンメトリックスレーブラッチの変形例を示す図である。
【図9】シンメトリックスレーブラッチの変形例を示す図である。
【図10】高速動作回路の構成の一例を示す図である。
【図11】1/2分周器の構成の一例を示す図である。
【図12】マルチプレクサの構成の一例を示す図である。
【符号の説明】
【0055】
10 クロックドアンプ
25 キーパー回路
26 ドライブ回路
27 シンメトリックスレーブラッチ
50 センスアンプ型フリップフロップ回路
51 センスアンプ型フリップフロップ回路
53 クロックドアンプ
【特許請求の範囲】
【請求項1】
差動入力信号及び差動クロック信号に応じて、互いに相補関係にある第1の信号及び第2の信号と互いに相補関係にある第3の信号及び第4の信号とを出力するマスターラッチであるクロックドアンプと、
前記第1乃至第4の信号に応じて、互いに相補関係にある第1出力信号及び第2出力信号を出力するシンメトリックスレーブラッチと
を含むことを特徴とするフリップフロップ回路。
【請求項2】
前記クロックドアンプは、前記差動クロック信号の第1の状態において前記差動入力信号の信号値に関わらず前記第1の信号と前記第3の信号とを共に第1レベルに設定し、前記差動クロック信号の第2の状態において前記差動入力信号の信号値に応じて前記第1の信号と前記第3の信号との一方を第1レベルに設定し他方を第2レベルに設定し、前記シンメトリックスレーブラッチは、前記第1の信号と前記第3の信号とが共に第1レベルのときに前記2つの出力信号の論理状態を保持し、前記第1の信号と前記第3の信号との一方が第1レベルで他方が第2レベルのときに前記第1出力信号及び前記第2出力信号を前記第1の信号と前記第3の信号とに応じたレベルに設定することを特徴とする請求項1記載のフリップフロップ回路。
【請求項3】
前記差動クロック信号は互いに逆相の第1のクロック信号と第2のクロック信号とを含み、前記クロックドアンプは、
前記差動クロック信号の前記第1のクロック信号に同期して動作し前記第1の信号及び第3の信号を出力する第1のクロックドアンプと、
前記差動クロック信号の前記第2のクロック信号に同期して動作し前記第2の信号及び第4の信号を出力する第2のクロックドアンプと
を含むことを特徴とする請求項1又は2に記載のフリップフロップ回路。
【請求項4】
前記シンメトリックスレーブラッチは、
前記第1乃至第4の信号を入力として前記第1出力信号及び前記第2出力信号を出力するキーパー回路と、
前記第1乃至第4の信号に応じて前記第1出力信号及び前記第2出力信号を同時に信号遷移させるドライブ回路と
を含むことを特徴とする請求項1乃至3の何れか一項に記載のフリップフロップ回路。
【請求項5】
前記キーパー回路はラッチ回路を含み、前記ドライブ回路が前記第1出力信号及び前記第2出力信号を同時に信号遷移させる際に前記ラッチ回路は信号の変化を妨げるような保持力を発揮しないことを特徴とする請求項4記載のフリップフロップ回路。
【請求項1】
差動入力信号及び差動クロック信号に応じて、互いに相補関係にある第1の信号及び第2の信号と互いに相補関係にある第3の信号及び第4の信号とを出力するマスターラッチであるクロックドアンプと、
前記第1乃至第4の信号に応じて、互いに相補関係にある第1出力信号及び第2出力信号を出力するシンメトリックスレーブラッチと
を含むことを特徴とするフリップフロップ回路。
【請求項2】
前記クロックドアンプは、前記差動クロック信号の第1の状態において前記差動入力信号の信号値に関わらず前記第1の信号と前記第3の信号とを共に第1レベルに設定し、前記差動クロック信号の第2の状態において前記差動入力信号の信号値に応じて前記第1の信号と前記第3の信号との一方を第1レベルに設定し他方を第2レベルに設定し、前記シンメトリックスレーブラッチは、前記第1の信号と前記第3の信号とが共に第1レベルのときに前記2つの出力信号の論理状態を保持し、前記第1の信号と前記第3の信号との一方が第1レベルで他方が第2レベルのときに前記第1出力信号及び前記第2出力信号を前記第1の信号と前記第3の信号とに応じたレベルに設定することを特徴とする請求項1記載のフリップフロップ回路。
【請求項3】
前記差動クロック信号は互いに逆相の第1のクロック信号と第2のクロック信号とを含み、前記クロックドアンプは、
前記差動クロック信号の前記第1のクロック信号に同期して動作し前記第1の信号及び第3の信号を出力する第1のクロックドアンプと、
前記差動クロック信号の前記第2のクロック信号に同期して動作し前記第2の信号及び第4の信号を出力する第2のクロックドアンプと
を含むことを特徴とする請求項1又は2に記載のフリップフロップ回路。
【請求項4】
前記シンメトリックスレーブラッチは、
前記第1乃至第4の信号を入力として前記第1出力信号及び前記第2出力信号を出力するキーパー回路と、
前記第1乃至第4の信号に応じて前記第1出力信号及び前記第2出力信号を同時に信号遷移させるドライブ回路と
を含むことを特徴とする請求項1乃至3の何れか一項に記載のフリップフロップ回路。
【請求項5】
前記キーパー回路はラッチ回路を含み、前記ドライブ回路が前記第1出力信号及び前記第2出力信号を同時に信号遷移させる際に前記ラッチ回路は信号の変化を妨げるような保持力を発揮しないことを特徴とする請求項4記載のフリップフロップ回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−56592(P2010−56592A)
【公開日】平成22年3月11日(2010.3.11)
【国際特許分類】
【出願番号】特願2008−216238(P2008−216238)
【出願日】平成20年8月26日(2008.8.26)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成22年3月11日(2010.3.11)
【国際特許分類】
【出願日】平成20年8月26日(2008.8.26)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]