プラズマディスプレイ装置及び駆動回路
【課題】駆動回路に異常電圧が印加された場合に、異常が発生したことを確実に検出できるようにする。
【解決手段】プラズマディスプレイパネルと、プラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路と、駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路とを備え、異常電圧検出回路は、所定の回路部分に対する異常電圧の印加を検出する検出部と、検出部で異常電圧が検出された場合に異常電圧の検出状態を保持する保持部とを有し、駆動回路にて異常電圧が一瞬のみでも印加されると異常電圧の検出状態を保持できるようにし、異常電圧が印加されたことを確実に検出できるようにする。
【解決手段】プラズマディスプレイパネルと、プラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路と、駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路とを備え、異常電圧検出回路は、所定の回路部分に対する異常電圧の印加を検出する検出部と、検出部で異常電圧が検出された場合に異常電圧の検出状態を保持する保持部とを有し、駆動回路にて異常電圧が一瞬のみでも印加されると異常電圧の検出状態を保持できるようにし、異常電圧が印加されたことを確実に検出できるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いて画像を表示するプラズマディスプレイ装置及び駆動回路に関する。
【背景技術】
【０００２】
平面ディスプレイとして、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）を用いたプラズマディスプレイ装置が実用化されており、高輝度の薄型ディスプレイとして期待されている。プラズマディスプレイ装置では、所望の画像表示を行うために、プラズマディスプレイパネルにおける各電極に複数の高電圧を印加する必要がある。
【０００３】
例えば、壁電荷状態を初期化して各表示セルを一様な状態にするリセット動作においてリセット電圧を供給する際、誤作動等によってスキャンドライバに異常電圧（過電圧）が印加されスキャンドライバや他の駆動回路が破壊されるおそれがある。そのため、プラズマディスプレイ装置においては、スキャンドライバ等に異常電圧が印加されたことを検出し、駆動回路の動作を停止させたり電源回路からの電源供給を停止させたりするような保護回路が必要とされる。
【０００４】
図６に、従来の保護回路の一例を示す（例えば、特許文献１参照。）。
図６において、抵抗Ｒ３５とコンデンサＣ３２は、リセット電圧を印加するためのリセット回路の一部であり、リセットパルスの出力時に電流が流れる。検出回路は、図６に示すように、抵抗Ｒ３５の両端の電圧をモニタするように組み込まれる。
【０００５】
リセットパルスが出力されていないときは、抵抗Ｒ３５に電流が流れないので抵抗Ｒ３４、ダイオードＤ３２、及びフォトカプラＰＣ３１のフォトダイオードＰＤ３１により形成される回路には電流が流れない。そのため、フォトダイオードＰＤ３１は発光せず、フォトカプラＰＣ３１のトランジスタＰＴ３１はオフした状態にある。このとき、バッファＢＦ３１の入力端子は抵抗Ｒ３３により電源Ｖ０の電源電圧まで上昇しており、バッファＢＦ３１の出力電圧は０となる。したがって、出力信号である検出信号の電圧値は０となり、抵抗Ｒ３５に異常電流が流れていないこと、すなわち正常な状態であることが検出できる。
【０００６】
リセットパルスの出力時、抵抗Ｒ３５に異常電流が流れると、抵抗Ｒ３５の両端には異常電流に応じた電圧が発生する。そのため、抵抗Ｒ３４、ダイオードＤ３２、及びフォトダイオードＰＤ３１により形成される回路に電流が流れ、フォトカプラＰＣ３１のトランジスタＰＴ３１がオンする。これにより、バッファＢＦ３１の入力電圧が０となり、バッファＢＦ３１の出力はオープン状態となる。このため、検出信号はプルアップ抵抗Ｒ３１に引き上げられて、正の電圧をとり、異常電流が流れたことを検出する。
【０００７】
一方、正常なリセットパルスが発生した場合には、抵抗Ｒ３５には瞬間的に電流が流れるが、次のリセットパルスまで時間間隔があるため、抵抗Ｒ３５の両端子間には、間隔をあけて単一のパルス電圧が発生することとなる。この場合、リセットパルス発生時、抵抗Ｒ３５の両端子間の電圧は上昇し、瞬間的にトランジスタＰＴ３１はオンする。しかし、トランジスタＰＴ３１のコレクタ−エミッタ間に接続されたコンデンサＣ３１とトランジスタＰＴ３１のオン抵抗とにより構成される積分回路の作用によって、バッファＢＦ３１の入力端子の電圧は急激に低下することなく、バッファＢＦ３１の出力電圧はほぼ０に維持される。したがって、正常なリセットパルスが発生した場合には検出信号の電圧値は０に維持され、正常な状態であることが検出される。
【０００８】
【特許文献１】特開２００４−３０９６０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来技術では、一瞬のみ異常な電流が流れることにより瞬間的に過電圧となった場合には、検出信号も異常電流が流れたことを一時的に示し、制御回路等が異常を検出できない（読み取れない）おそれがある。そのため、制御回路等が確実に検出できる（読み取れる）検出信号が必要とされる。
【００１０】
本発明は、駆動回路に異常電圧が印加された場合に、異常が発生したことを確実に検出できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明のプラズマディスプレイ装置は、複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着されてなるプラズマディスプレイパネルと、前記プラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路と、前記駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路とを有し、前記異常電圧検出回路は、前記所定の回路部分に対する異常電圧の印加を検出する検出回路と、前記検出回路により異常電圧が検出された場合に、異常電圧の検出状態を保持する保持回路とを有することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、駆動回路にて異常電圧が一瞬のみでも印加されると異常電圧の検出状態が保持されるので、異常電圧が印加されたことを確実に検出することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態を図面に基づいて説明する。
【００１４】
図１は、本発明の一実施形態に係るプラズマディスプレイ装置の構成例を示すブロック図である。本実施形態におけるプラズマディスプレイ装置は、例えば３電極型ＡＣ駆動方式のプラズマディスプレイ装置であって、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、制御回路５０、及び電源回路６０を有する。
【００１５】
Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙを駆動する回路である。Ｙ電極ドライバ２０は、スキャン回路２１、サステイン回路２２、リセット回路２３、及び異常電圧検出回路２４を有する。
【００１６】
スキャン回路２１は、線順次走査して表示すべき行を選択する回路からなり、サステイン回路２２は、サステイン放電（維持放電）を繰り返す回路からなり、リセット回路２３は、壁電荷状態を初期化する回路からなる。スキャン回路２１、サステイン回路２２、及びリセット回路２３により、複数のＹ電極Ｙに所定の電圧が供給される。
【００１７】
スキャン回路２１は、Ｙ電極Ｙの各々に対応する複数のスイッチがそれぞれ設けられている。スキャン回路２１は、壁電荷状態を初期化するリセット期間においてリセット回路２３からのリセット電圧が全Ｙ電極Ｙに同時に印加され、表示すべきセル（画素）を選択するアドレス期間においてＹ電極Ｙにスキャンパルスが順に印加され、サステイン放電（維持放電）を行うサステイン期間においてサステイン回路２２からのサステインパルス（維持放電パルス）が全Ｙ電極Ｙに同時に印加されるよう動作する。
【００１８】
異常電圧検出回路２４は、Ｙ電極ドライバ２０内の回路に対して異常電圧（過電圧）が印加されたことを検出する。異常電圧検出回路２４は、異常電圧の印加を検出する検出部と、異常電圧が検出された状態を保持する保持部とを有する。
【００１９】
Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘを駆動する回路であり、サステイン回路３１を有する。サステイン回路３１は、サステイン放電（維持放電）を繰り返す回路からなり、Ｘ電極Ｘに所定の電圧を供給する。Ｘ電極Ｘは、一端がＸ電極ドライバ３０に共通接続されている。アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａに所定の電圧を供給する。
【００２０】
制御回路５０は、外部から入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号等に基づいて制御信号を生成する。制御回路５０は、生成した制御信号によって、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、及び電源回路６０を制御する。また、制御回路５０は、異常電圧検出回路２４で異常電圧が印加されたことを検出した場合には、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０の動作を停止させたり電源回路６０からの電源供給を停止させたりするよう制御する。電源回路６０は、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０等に、電圧（Ｖｓ／２）、Ｖｗ、Ｖｘ、Ｖａ等の各種電圧を供給する。なお。図示していないが、電源回路６０は、制御回路等のロジック回路の電源電圧も供給している。
【００２１】
プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙ及びＸ電極Ｘが水平方向に並列に延びる行を形成し、アドレス電極Ａが垂直方向に延びる列を形成する。Ｙ電極Ｙ及びＸ電極Ｘは、垂直方向にかつ互いに平行に配置される。アドレス電極Ａは、Ｙ電極Ｙ及びＸ電極Ｘに略垂直な方向に配置される。Ｙ電極Ｙ及びアドレス電極Ａは、ｉ行ｊ列の２次元行列を形成する。
【００２２】
セルＣｉｊは、第ｉ行のＹ電極Ｙ及び第ｊ列のアドレス電極Ａの交点並びにそれに対応して隣接する第ｉ行のＸ電極Ｘにより形成される。このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２２とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。
【００２３】
図２は、本実施形態におけるＹ電極ドライバ及びＸ電極ドライバの構成例を示す回路図である。
図２において、容量性負荷２０は、１つのＸ電極Ｘと１つのＹ電極Ｙとの間に形成されているセルの合計の容量である。容量性負荷２０には、Ｘ電極Ｘ及びＹ電極Ｙが形成されている。
【００２４】
Ｘ電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、コンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。また、コンデンサＣ１と並列にコンデンサＣｘが接続されている。
【００２５】
また、直列接続されたスイッチＳＷ４、ＳＷ５は、コンデンサＣ１の両端に接続される。これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０のＸ電極Ｘに接続されている。
【００２６】
また、コイル回路Ａは、ダイオードＤＡ及びコイルＬＡを具備し、コイル回路Ｂは、ダイオードＤＢ及びコイルＬＢを具備する。ダイオードＤＡのカソードは、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。また、ダイオードＤＡのアノードは、コイルＬＡを介してグランドに接続される。
【００２７】
ダイオードＤＢのアノードは、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。また、ダイオードＤＢのカソードは、コイルＬＢを介してグランドに接続される。ダイオードＤ２のアノードは、ダイオードＤＢのカソードと接続され、ダイオードＤ２のカソードは、スイッチＳＷ３を介してグランドに接続される。
【００２８】
Ｙ電極Ｙ側では、スイッチＳＷ１'、ＳＷ２'は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。２つのスイッチＳＷ１'、ＳＷ２'の相互接続点にはコンデンサＣ４の一方の端子が接続され、コンデンサＣ４の他方の端子とグランドとの間には、スイッチＳＷ３'が接続される。また、コンデンサＣ４と並列にコンデンサＣｙが接続されている。
【００２９】
また、直列接続されたスイッチＳＷ４'、ＳＷ５'は、コンデンサＣ４の両端に接続される。これら２つのスイッチＳＷ４'、ＳＷ５'の相互接続点は出力ラインＯＵＴＣ'を介して負荷２０のＹ電極Ｙに接続されている。尚、スイッチＳＷ４'、ＳＷ５'は、スキャンドライバＳＤを構成している。スキャンドライバ（スキャン回路）ＳＤは、表示すべきセル（画素）を選択するアドレス期間のスキャン時にはスキャンパルスを出力して、ライン毎のＹ電極Ｙの選択動作を行う。また、スイッチＳＷ４'とコンデンサＣ４の一方の端子を接続する接続線を第３の信号ラインＯＵＴＡ'とし、スイッチＳＷ５'とコンデンサＣ４の他方の端子を接続する接続線を第４の信号ラインＯＵＴＢ'とする。
【００３０】
第４の信号ラインＯＵＴＢ'と、書き込み電圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１やｎｐｎトランジスタＴｒ１を含むスイッチＳＷ８が接続される。また、第４の信号ラインＯＵＴＢ'と、電圧Ｖｘを発生する電源ラインとの間には、ｎチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３を含むスイッチＳＷ９が接続される。
【００３１】
第３の信号ラインＯＵＴＡ'は、コイル回路Ａ'を介してグランドに接続される。また第４の信号ラインＯＵＴＢ'は、コイル回路Ｂ'及びスイッチＳＷ１０を介してグランドに接続される。コイル回路Ａ'は、ダイオードＤＡ'及びコイルＬＡ'を具備し、コイル回路Ｂ'は、ダイオードＤＢ'及びコイルＬＢ'を具備する。ダイオードＤＡ'のカソードは、スイッチＳＷ１'、ＳＷ２'の相互接続点に接続される。また、ダイオードＤＡ'のアノードは、コイルＬＡ'を介してグランドに接続される。
【００３２】
ダイオードＤＢ'のカソードは、コイルＬＢ'及びスイッチＳＷ１０を介してグランドに接続される。スイッチＳＷ１０は、リセット期間やアドレス期間等に、第４の信号ラインＯＵＴＢ'に印加される電圧（Ｖｓ／２＋Ｖｗ）や（Ｖｓ／２＋Ｖｘ）が、そのままグランドに抜けてしまわないようにするためのスイッチである。また、ダイオードＤＢ'のアノードは、コンデンサＣ４とスイッチＳＷ３'の相互接続点に接続される。また、ダイオードＤ２'のアノードは、ダイオードＤＢ'のカソードと接続され、ダイオードＤ２'のカソードは、スイッチＳＷ３’に接続される。
【００３３】
尚、上述したスイッチＳＷ１〜ＳＷ５、ＳＷ８〜ＳＷ１０、ＳＷ１'〜ＳＷ５'、及びトランジスタＴｒ１〜Ｔｒ３は、図１に示した制御回路５０からそれぞれ供給される制御信号により制御される。例えば、Ｘ電極ドライバにおける出力ラインＯＵＴＣの（Ｖｓ／２）からグランドレベル、又はグランドレベルから（−Ｖｓ／２）への立ち下げ動作のタイミングに合わせてＹ電極ドライバでのスイッチ制御によりグランドを介してコンデンサＣ４に電荷を回収する電力回収動作を行う。
【００３４】
以上の構成により、維持放電期間の間、Ｘ電極Ｘへ（−Ｖｓ／２）〜（Ｖｓ／２）まで変化する電圧を印加する。また、上述したＸ電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインのＹ電極Ｙに交互に印加する。
【００３５】
次に、本実施形態におけるプラズマディスプレイ装置の動作について説明する。
図３は、画像のサブフレームにおけるＸ電極Ｘ、Ｙ電極Ｙ、及びアドレス電極Ａの電圧波形の例を示す図である。１フレームは、複数のサブフレームにより構成される。各サブフレームは、リセット期間、アドレス期間、及びサステイン（維持放電）期間により構成される。リセット期間では、表示セルＣｉｊの初期化を行う。アドレス期間では、アドレス電極Ａ及びＹ電極Ｙ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙに順次負のスキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極ＡにアドレスパルスＶａを印加することにより、所望の表示セルＣｉｊの発光を選択することができる。サステイン期間では、Ｘ電極Ｘ及びＹ電極Ｙに逆位相のサステインパルスを供給する。Ｘ電極Ｘ及びＹ電極Ｙ間に電圧Ｖｓが印加される毎に選択された表示セルＣｉｊでサステイン放電を行い、発光を行う。
【００３６】
次に、本実施形態における異常電圧検出回路について説明する。以下では、Ｙ電極ドライバ内のスキャンドライバを保護するように構成された異常電圧検出回路を一例として示しているが、本発明はこれに限定されるものではなく、他の駆動回路に対しても適宜適用可能である。
【００３７】
図４は、本実施形態における異常電圧検出回路の構成例を示す回路図である。
異常電圧検出回路１００は、ダイオードＤ１１のカソードとコンデンサＣ１１とスキャンドライバとの接続点（ノードＮ２）と、コンデンサＣ１１のノードＮ２側とは反対側のコモン電極（ノードＮ１）との間に接続される。異常電圧検出回路１００は、検出部１０１と保持部１０２とを有する。図４に示すコンデンサＣ１１は、図２に示したコンデンサＣ４に対応する。
【００３８】
検出部１０１は、ダイオードＤ１２、Ｄ１３、抵抗Ｒ１１〜Ｒ１６、トランジスタＴＲ１１、及びツェナーダイオードＺＤ１１を有する。ダイオードＤ１２のアノードはノードＮ１に接続され、ダイオードＤ１２のカソードは抵抗Ｒ１１の一端に接続される。抵抗Ｒ１１の他端は、抵抗Ｒ１２を介してグランドに接続される。ダイオードＤ１３のアノードはノードＮ２に接続され、ダイオードＤ１３のカソードは抵抗Ｒ１３の一端に接続される。抵抗Ｒ１３の他端は、抵抗Ｒ１４を介してグランドに接続される。
【００３９】
トランジスタＴＲ１１のベースは抵抗Ｒ１１、Ｒ１２の相互接続点（ノードＮＡ）に接続され、トランジスタＴＲ１１のエミッタは抵抗Ｒ１３、Ｒ１４の相互接続点（ノードＮＢ）に接続される。トランジスタＴＲ１１のコレクタは、抵抗Ｒ１５の一端に接続される。抵抗Ｒ１５の他端は、抵抗Ｒ１６を介してグランドに接続される。ツェナーダイオードＺＤ１１のカソードは抵抗Ｒ１５、Ｒ１６の相互接続点（ノードＮＣ）に接続され、ツェナーダイオードＺＤ１１のアノードは保持部１０２に接続される。
【００４０】
保持部１０２は、抵抗Ｒ１７〜Ｒ１９、及びトランジスタＴＲ１２、ＴＲ１３を有する。抵抗Ｒ１７の一端は、トランジスタＴＲ１２のエミッタに接続され、抵抗Ｒ１７の一端とトランジスタＴＲ１２のエミッタとの相互接続点に、ラッチ回路を動作させるための電圧Ｖ１が印加される。
【００４１】
トランジスタＴＲ１２のコレクタは、抵抗Ｒ１８の一端に接続される。抵抗Ｒ１８の他端は、ツェナーダイオードＺＤ１１のアノードに接続され、抵抗Ｒ１８の他端とツェナーダイオードＺＤ１１のアノードとの相互接続点にトランジスタＴＲ１３のベースが接続される。トランジスタＴＲ１３のエミッタはグランドに接続され、トランジスタＴＲ１３のコレクタは抵抗Ｒ１９の一端に接続される。抵抗Ｒ１７、Ｒ１９の相互接続点にトランジスタＴＲ１２のベースが接続される。
【００４２】
抵抗Ｒ１９と、トランジスタＴＲ１３のコレクタとの相互接続点に、異常を検出するための電圧Ｖ２が一端に印加された抵抗Ｒ２０の他端が接続され、その接続点の電位が検出信号として出力される。
【００４３】
ここで、ノードＮ１の電位をＶN1、ノードＮ２の電位をＶN2、ノードＮＡの電位をＶNA、ノードＮＢの電位をＶNB、ノードＮＣの電位をＶNCとすると、検出部１０１の抵抗Ｒ１１〜Ｒ１４の抵抗値及びツェナーダイオードＺＤ１１のツェナー電圧は、下記の条件を満たすように設定される。
【００４４】
コンデンサＣ１１に異常電圧が印加されていない定常時、すなわちノードＮ２とノードＮ１との電位差（ＶN2−ＶN1）が所定の電位差より小さいときには、ノードＮＢとノードＮＡとの電位差（ＶNB−ＶNA）が例えば０．６Ｖより小さくなるように、抵抗Ｒ１１〜Ｒ１４の抵抗値は設定される。すなわち、抵抗Ｒ１１〜Ｒ１４の抵抗値をＲ11〜Ｒ14とすると、（Ｒ14・ＶN2／（Ｒ13＋Ｒ14））−（Ｒ12・ＶN1／（Ｒ11＋Ｒ12））＜０．６を満たすように設定される。
【００４５】
また、コンデンサＣ１１に異常電圧が印加された時、すなわちノードＮ２とノードＮ１との電位差（ＶN2−ＶN1）が所定の電位差以上のときには、ノードＮＢとノードＮＡとの電位差（ＶNB−ＶNA）が０．６Ｖ以上となりトランジスタＴＲ１１が動作する。このとき、電流ＩCは、ＩC＝ＩB−（ＶB／Ｒ14）＝（ＶN2−ＶNB）／Ｒ13−（ＶB／Ｒ14）となる。また、ノードＮＣの電位ＶNCは、ＶNC＝Ｒ16・ＩC＝（（ＶN2−ＶNB）／Ｒ13−（ＶB／Ｒ14））・Ｒ16となるので、この電位ＶNCにあわせてツェナーダイオードＺＤ１１のツェナー電圧が設定される。
【００４６】
上述のように異常電圧検出回路１００を構成することにより、コンデンサＣ１１に異常電圧が印加された場合に、検出状態を維持する特徴を持つ検出信号を発生し、より確実に制御回路５０等が異常を検出することができ、従来よりも確実に駆動回路（本例ではスキャンドライバ）を保護することができる。
【００４７】
異常電圧検出回路１００の検出部１０１は、コンデンサＣ１１にかかる電圧をノードＮＡ、ＮＢの電位として監視している。そして、ノードＮＡの電位よりノードＮＢの電位が高いと、トランジスタＴＲ１１にベース電流が流れるようになり、コレクタ方向にも電流が流れることとなる。つまり、異常電圧印加時にはノードＮＢの電位が高くなるため、ノードＮＡとの電位差が大きくなり、コレクタ方向の電流も大きくなる。抵抗Ｒ１１〜Ｒ１４の抵抗値を、上述のように正常時にはコレクタ電流はほとんど流れないように設定し、異常電圧印加時にのみ電流が流れるように設定する。また、コレクタ電流の値は、ツェナーダイオードＺＤ１１により調整可能であり、ツェナー電圧が５Ｖだとすれば、正常時にノードＮＣの電位が１〜２Ｖかかるように抵抗Ｒ１１〜Ｒ１４を設定し、かつ異常電圧印加時ノードＮＣの電位が５Ｖを超えるように抵抗Ｒ１１〜Ｒ１４を設定する。
【００４８】
また、異常電圧検出回路１００の保持部１０２は、コンデンサＣ１１に異常電圧が印加されたことによりツェナーダイオードＺＤ１１の逆方向に電流が流れると、トランジスタＴＲ１３がオンになる。それによりトランジスタＴＲ１３のコレクタに電流が流れ、トランジスタＴＲ１２もオンとなりコレクタ電流が流れる。これにより、さらにトランジスタＴＲ１３に帰還がかかって、トランジスタＴＲ１３のコレクタ電流が増加する。このようにして、２つのトランジスタが互いのコレクタ電流を増加しあうため、異常電圧が一瞬で終了し、ツェナーダイオードＺＤ１１の電流が短時間しか流れなくても、保持部１０２は動作し続ける。その結果、正常時にほぼ電圧Ｖ２である検出信号の電位は、異常が検出されると、保持部１０２によって、ほぼゼロ電位に保持され続けるため、出力される検出信号によって制御回路５０等は異常を容易に検知することができる。
【００４９】
なお、出力される検出信号の異常検出時の電位は、制御回路５０等の受け入れレベルに応じて設定すれば良く、例えば、一般的な制御回路では概ね５Ｖであるので、Ｖ２の電位も５Ｖにすればよい。
【００５０】
図５は、本実施形態における異常電圧検出回路の他の構成例を示す回路図である。
図４に示した異常電圧検出回路１００と同様に、異常電圧検出回路２００は、ダイオードＤ２１のカソードとコンデンサＣ２１とスキャンドライバとの接続点と、コンデンサＣ２１においてダイオードＤ２１との接続点側とは反対側のコモン電極（ノードＮ１）との間に接続される。異常電圧検出回路２００は、検出部２０１と保持部２０２とを有する。図５に示すコンデンサＣ２１は、図２に示したコンデンサＣ４に対応する。
【００５１】
検出部２０１は、抵抗Ｒ２１〜Ｒ２５、フォトカプラＰＣ２１、及びツェナーダイオードＺＤ２１を有する。抵抗Ｒ２１の一端は、ダイオードＤ２１のカソードとコンデンサＣ２１との相互接続点に接続され、抵抗Ｒ２１の他端は、抵抗Ｒ２２の一端に接続される。抵抗Ｒ２２の他端は、コンデンサＣ２１においてダイオードＤ２１との接続点側とは反対側の端子に接続される。
【００５２】
抵抗Ｒ２１、Ｒ２２の相互接続点に、ツェナーダイオードＺＤ２１のカソードが接続される。ツェナーダイオードＺＤ２１のアノードは、抵抗Ｒ２３を介して、フォトカプラＰＣ２１のフォトダイオードＰＤ２１のアノードに接続される。フォトカプラＰＣ２１のフォトダイオードＰＤ２１のカソードは、抵抗Ｒ２２の他端に接続される。
【００５３】
フォトカプラＰＣ２１のトランジスタＰＴ２１のコレクタは、抵抗Ｒ２４を介して電圧Ｖ３が印加され、トランジスタＰＴ２１のエミッタは、抵抗Ｒ２５を介してグランドに接続される。トランジスタＰＴ２１のエミッタと抵抗Ｒ２５の接続点に保持部２０２が接続される。
【００５４】
保持部２０２は、抵抗Ｒ２６〜Ｒ２８、及びトランジスタＴＲ２１、ＴＲ２２を有する。抵抗Ｒ２６の一端は、トランジスタＴＲ２１のエミッタに接続され、抵抗Ｒ２６の一端とトランジスタＴＲ２１のエミッタとの相互接続点に電圧Ｖ３が印加される。
【００５５】
トランジスタＴＲ２１のコレクタは、抵抗Ｒ２７の一端に接続される。抵抗Ｒ２７の他端は、トランジスタＰＴ２１のエミッタと抵抗Ｒ２５の接続点に接続され、抵抗Ｒ２７の他端にトランジスタＴＲ２２のベースが接続される。トランジスタＴＲ２２のエミッタはグランドに接続され、トランジスタＴＲ２２のコレクタは抵抗Ｒ２８の一端に接続される。抵抗Ｒ２６、Ｒ２８の相互接続点にトランジスタＴＲ２１のベースが接続される。
【００５６】
抵抗Ｒ２８と、トランジスタＴＲ２２のコレクタとの相互接続点に、電圧Ｖ３が一端に印加された抵抗Ｒ２９の他端が接続され、その接続点の電位が検出信号として出力される。
【００５７】
ここで、図５に示すように、コンデンサＣ２１の端子間の電圧をＶY、抵抗Ｒ２２の端子間の電圧をＶX、ツェナーダイオードＺＤ２１の端子間の電圧をＶD、フォトカプラＰＣ２１の一次側の端子間の電圧をＤ1ＶF、フォトカプラＰＣ２１のトランジスタＰＴ２１の電流増幅率をｈfeとする。
このとき、ＶX＝Ｒ21・ＶY／（Ｒ21＋Ｒ22）である。
【００５８】
コンデンサＣ２１に異常電圧が印加されていない定常時、Ｒ25・ＩE＜０．６Ｖを満たすようにする。ここで、ＩE＝ＩD・ｈfeであり、ＩD＝（ＶX−ＶD−Ｄ1ＶF）／Ｒ23であるので、Ｒ25・（（ＶX−ＶD−Ｄ1ＶF）／Ｒ23）・ｈfe＜０．６Ｖを満たすようにする。
また、コンデンサＣ２１に異常電圧が印加された時、０．６Ｖ＜Ｒ25・ＩEを満たすようにする。すなわち、ＩE＝ＩD・ｈfeであり、ＩD＝（ＶX−ＶD−Ｄ1ＶF）／Ｒ23であるので、０．６Ｖ＜Ｒ25・（（ＶX−ＶD−Ｄ1ＶF）／Ｒ23）・ｈfeを満たすようにする。
これらの条件に合わせて、抵抗Ｒ２１〜Ｒ２５、ツェナーダイオードＺＤ１１、フォトカプラＰＣ２１が選択し構成すればよい。
【００５９】
異常電圧検出回路２００の検出部２０１は、コンデンサＣ２１に並列に抵抗Ｒ２１、Ｒ２２を接続し、コンデンサＣ２１の両端に印加される電圧を監視する。これらの抵抗値は、上述したようにツェナーダイオードＺＤ２１におけるツェナー電圧等に応じて調整する。コンデンサＣ２１に異常電圧が印加された場合のみ、ツェナーダイオードＺＤ２１の逆方向に電流を流すことができ、フォトカプラＰＣ２１により２次側のコレクタ−エミッタ方向に電流が流れ、トランジスタＴＲ２２がオンする。これにより、図４に示した異常電圧検出回路１００と同様に保持部２０２が動作し、制御回路５０等に確実に異常を検出させることができる。
【００６０】
なお、図５に示した例は、フォトカプラＰＣ２１のトランジスタＰＴ２１に電流を流すための電圧、ラッチ回路を動作させるための電圧、異常を検出させるための検出信号の電圧を等しくした場合の回路例である。例えば、電圧Ｖ３は、図４に示した例と同様に５Ｖにすればよい。
【００６１】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
【図２】本実施形態におけるＹ電極ドライバ及びＸ電極ドライバの構成例を示す図である。
【図３】本実施形態におけるプラズマディスプレイ装置の動作を説明するための図である。
【図４】本実施形態における異常電圧検出回路の構成例を示す図である。
【図５】本実施形態における異常電圧検出回路の他の構成例を示す図である。
【図６】従来の保護回路の一例を示す図である。
【符号の説明】
【００６３】
１０ プラズマディスプレイパネル
２０ Ｙ電極ドライバ
２１ スキャン回路
２２ サステイン回路
２３ リセット回路
２４ 異常電圧検出回路
３０ Ｘ電極ドライバ
３１ サステイン回路
４０ アドレスドライバ
５０ 制御回路
６０ 電源回路
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルを用いて画像を表示するプラズマディスプレイ装置及び駆動回路に関する。
【背景技術】
【０００２】
平面ディスプレイとして、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）を用いたプラズマディスプレイ装置が実用化されており、高輝度の薄型ディスプレイとして期待されている。プラズマディスプレイ装置では、所望の画像表示を行うために、プラズマディスプレイパネルにおける各電極に複数の高電圧を印加する必要がある。
【０００３】
例えば、壁電荷状態を初期化して各表示セルを一様な状態にするリセット動作においてリセット電圧を供給する際、誤作動等によってスキャンドライバに異常電圧（過電圧）が印加されスキャンドライバや他の駆動回路が破壊されるおそれがある。そのため、プラズマディスプレイ装置においては、スキャンドライバ等に異常電圧が印加されたことを検出し、駆動回路の動作を停止させたり電源回路からの電源供給を停止させたりするような保護回路が必要とされる。
【０００４】
図６に、従来の保護回路の一例を示す（例えば、特許文献１参照。）。
図６において、抵抗Ｒ３５とコンデンサＣ３２は、リセット電圧を印加するためのリセット回路の一部であり、リセットパルスの出力時に電流が流れる。検出回路は、図６に示すように、抵抗Ｒ３５の両端の電圧をモニタするように組み込まれる。
【０００５】
リセットパルスが出力されていないときは、抵抗Ｒ３５に電流が流れないので抵抗Ｒ３４、ダイオードＤ３２、及びフォトカプラＰＣ３１のフォトダイオードＰＤ３１により形成される回路には電流が流れない。そのため、フォトダイオードＰＤ３１は発光せず、フォトカプラＰＣ３１のトランジスタＰＴ３１はオフした状態にある。このとき、バッファＢＦ３１の入力端子は抵抗Ｒ３３により電源Ｖ０の電源電圧まで上昇しており、バッファＢＦ３１の出力電圧は０となる。したがって、出力信号である検出信号の電圧値は０となり、抵抗Ｒ３５に異常電流が流れていないこと、すなわち正常な状態であることが検出できる。
【０００６】
リセットパルスの出力時、抵抗Ｒ３５に異常電流が流れると、抵抗Ｒ３５の両端には異常電流に応じた電圧が発生する。そのため、抵抗Ｒ３４、ダイオードＤ３２、及びフォトダイオードＰＤ３１により形成される回路に電流が流れ、フォトカプラＰＣ３１のトランジスタＰＴ３１がオンする。これにより、バッファＢＦ３１の入力電圧が０となり、バッファＢＦ３１の出力はオープン状態となる。このため、検出信号はプルアップ抵抗Ｒ３１に引き上げられて、正の電圧をとり、異常電流が流れたことを検出する。
【０００７】
一方、正常なリセットパルスが発生した場合には、抵抗Ｒ３５には瞬間的に電流が流れるが、次のリセットパルスまで時間間隔があるため、抵抗Ｒ３５の両端子間には、間隔をあけて単一のパルス電圧が発生することとなる。この場合、リセットパルス発生時、抵抗Ｒ３５の両端子間の電圧は上昇し、瞬間的にトランジスタＰＴ３１はオンする。しかし、トランジスタＰＴ３１のコレクタ−エミッタ間に接続されたコンデンサＣ３１とトランジスタＰＴ３１のオン抵抗とにより構成される積分回路の作用によって、バッファＢＦ３１の入力端子の電圧は急激に低下することなく、バッファＢＦ３１の出力電圧はほぼ０に維持される。したがって、正常なリセットパルスが発生した場合には検出信号の電圧値は０に維持され、正常な状態であることが検出される。
【０００８】
【特許文献１】特開２００４−３０９６０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来技術では、一瞬のみ異常な電流が流れることにより瞬間的に過電圧となった場合には、検出信号も異常電流が流れたことを一時的に示し、制御回路等が異常を検出できない（読み取れない）おそれがある。そのため、制御回路等が確実に検出できる（読み取れる）検出信号が必要とされる。
【００１０】
本発明は、駆動回路に異常電圧が印加された場合に、異常が発生したことを確実に検出できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明のプラズマディスプレイ装置は、複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着されてなるプラズマディスプレイパネルと、前記プラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路と、前記駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路とを有し、前記異常電圧検出回路は、前記所定の回路部分に対する異常電圧の印加を検出する検出回路と、前記検出回路により異常電圧が検出された場合に、異常電圧の検出状態を保持する保持回路とを有することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、駆動回路にて異常電圧が一瞬のみでも印加されると異常電圧の検出状態が保持されるので、異常電圧が印加されたことを確実に検出することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態を図面に基づいて説明する。
【００１４】
図１は、本発明の一実施形態に係るプラズマディスプレイ装置の構成例を示すブロック図である。本実施形態におけるプラズマディスプレイ装置は、例えば３電極型ＡＣ駆動方式のプラズマディスプレイ装置であって、プラズマディスプレイパネル１０、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、制御回路５０、及び電源回路６０を有する。
【００１５】
Ｙ電極ドライバ２０は、表示電極のうちＹ電極（スキャン電極、走査電極）Ｙを駆動する回路である。Ｙ電極ドライバ２０は、スキャン回路２１、サステイン回路２２、リセット回路２３、及び異常電圧検出回路２４を有する。
【００１６】
スキャン回路２１は、線順次走査して表示すべき行を選択する回路からなり、サステイン回路２２は、サステイン放電（維持放電）を繰り返す回路からなり、リセット回路２３は、壁電荷状態を初期化する回路からなる。スキャン回路２１、サステイン回路２２、及びリセット回路２３により、複数のＹ電極Ｙに所定の電圧が供給される。
【００１７】
スキャン回路２１は、Ｙ電極Ｙの各々に対応する複数のスイッチがそれぞれ設けられている。スキャン回路２１は、壁電荷状態を初期化するリセット期間においてリセット回路２３からのリセット電圧が全Ｙ電極Ｙに同時に印加され、表示すべきセル（画素）を選択するアドレス期間においてＹ電極Ｙにスキャンパルスが順に印加され、サステイン放電（維持放電）を行うサステイン期間においてサステイン回路２２からのサステインパルス（維持放電パルス）が全Ｙ電極Ｙに同時に印加されるよう動作する。
【００１８】
異常電圧検出回路２４は、Ｙ電極ドライバ２０内の回路に対して異常電圧（過電圧）が印加されたことを検出する。異常電圧検出回路２４は、異常電圧の印加を検出する検出部と、異常電圧が検出された状態を保持する保持部とを有する。
【００１９】
Ｘ電極ドライバ３０は、表示電極のうちＸ電極（維持電極）Ｘを駆動する回路であり、サステイン回路３１を有する。サステイン回路３１は、サステイン放電（維持放電）を繰り返す回路からなり、Ｘ電極Ｘに所定の電圧を供給する。Ｘ電極Ｘは、一端がＸ電極ドライバ３０に共通接続されている。アドレスドライバ４０は、表示すべき列を選択する回路からなり、複数のアドレス電極Ａに所定の電圧を供給する。
【００２０】
制御回路５０は、外部から入力される表示データ、クロック信号、水平同期信号、及び垂直同期信号等に基づいて制御信号を生成する。制御回路５０は、生成した制御信号によって、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、アドレスドライバ４０、及び電源回路６０を制御する。また、制御回路５０は、異常電圧検出回路２４で異常電圧が印加されたことを検出した場合には、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０の動作を停止させたり電源回路６０からの電源供給を停止させたりするよう制御する。電源回路６０は、Ｙ電極ドライバ２０、Ｘ電極ドライバ３０、及びアドレスドライバ４０等に、電圧（Ｖｓ／２）、Ｖｗ、Ｖｘ、Ｖａ等の各種電圧を供給する。なお。図示していないが、電源回路６０は、制御回路等のロジック回路の電源電圧も供給している。
【００２１】
プラズマディスプレイパネル１０では、表示電極対を構成するＹ電極Ｙ及びＸ電極Ｘが水平方向に並列に延びる行を形成し、アドレス電極Ａが垂直方向に延びる列を形成する。Ｙ電極Ｙ及びＸ電極Ｘは、垂直方向にかつ互いに平行に配置される。アドレス電極Ａは、Ｙ電極Ｙ及びＸ電極Ｘに略垂直な方向に配置される。Ｙ電極Ｙ及びアドレス電極Ａは、ｉ行ｊ列の２次元行列を形成する。
【００２２】
セルＣｉｊは、第ｉ行のＹ電極Ｙ及び第ｊ列のアドレス電極Ａの交点並びにそれに対応して隣接する第ｉ行のＸ電極Ｘにより形成される。このセルＣｉｊが、例えば赤色、緑色、青色のサブピクセルに対応し、これら３色のサブピクセルで１画素が構成される。パネル１０は２次元配列された複数の画素の点灯により画像を表示する。Ｙ電極ドライバ２０内のスキャン回路２１とアドレスドライバ４０によってどこのセルを点灯させるかを決め、Ｙ電極ドライバ２０内のサステイン回路２２とＸ電極ドライバ３０内のサステイン回路３１によって繰り返し放電を行うことにより表示動作が行われる。
【００２３】
図２は、本実施形態におけるＹ電極ドライバ及びＸ電極ドライバの構成例を示す回路図である。
図２において、容量性負荷２０は、１つのＸ電極Ｘと１つのＹ電極Ｙとの間に形成されているセルの合計の容量である。容量性負荷２０には、Ｘ電極Ｘ及びＹ電極Ｙが形成されている。
【００２４】
Ｘ電極Ｘ側では、スイッチＳＷ１、ＳＷ２は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。２つのスイッチＳＷ１、ＳＷ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、コンデンサＣ１の他方の端子とグランドとの間には、スイッチＳＷ３が接続される。また、コンデンサＣ１と並列にコンデンサＣｘが接続されている。
【００２５】
また、直列接続されたスイッチＳＷ４、ＳＷ５は、コンデンサＣ１の両端に接続される。これら２つのスイッチＳＷ４、ＳＷ５の相互接続点は出力ラインＯＵＴＣを介して負荷２０のＸ電極Ｘに接続されている。
【００２６】
また、コイル回路Ａは、ダイオードＤＡ及びコイルＬＡを具備し、コイル回路Ｂは、ダイオードＤＢ及びコイルＬＢを具備する。ダイオードＤＡのカソードは、スイッチＳＷ１、ＳＷ２の相互接続点に接続される。また、ダイオードＤＡのアノードは、コイルＬＡを介してグランドに接続される。
【００２７】
ダイオードＤＢのアノードは、コンデンサＣ１とスイッチＳＷ３の相互接続点に接続される。また、ダイオードＤＢのカソードは、コイルＬＢを介してグランドに接続される。ダイオードＤ２のアノードは、ダイオードＤＢのカソードと接続され、ダイオードＤ２のカソードは、スイッチＳＷ３を介してグランドに接続される。
【００２８】
Ｙ電極Ｙ側では、スイッチＳＷ１'、ＳＷ２'は、図示しない電源から供給される電圧（Ｖｓ／２）の電源ラインとグランドとの間に直列に接続される。２つのスイッチＳＷ１'、ＳＷ２'の相互接続点にはコンデンサＣ４の一方の端子が接続され、コンデンサＣ４の他方の端子とグランドとの間には、スイッチＳＷ３'が接続される。また、コンデンサＣ４と並列にコンデンサＣｙが接続されている。
【００２９】
また、直列接続されたスイッチＳＷ４'、ＳＷ５'は、コンデンサＣ４の両端に接続される。これら２つのスイッチＳＷ４'、ＳＷ５'の相互接続点は出力ラインＯＵＴＣ'を介して負荷２０のＹ電極Ｙに接続されている。尚、スイッチＳＷ４'、ＳＷ５'は、スキャンドライバＳＤを構成している。スキャンドライバ（スキャン回路）ＳＤは、表示すべきセル（画素）を選択するアドレス期間のスキャン時にはスキャンパルスを出力して、ライン毎のＹ電極Ｙの選択動作を行う。また、スイッチＳＷ４'とコンデンサＣ４の一方の端子を接続する接続線を第３の信号ラインＯＵＴＡ'とし、スイッチＳＷ５'とコンデンサＣ４の他方の端子を接続する接続線を第４の信号ラインＯＵＴＢ'とする。
【００３０】
第４の信号ラインＯＵＴＢ'と、書き込み電圧Ｖｗを発生する電源ラインとの間には、抵抗Ｒ１やｎｐｎトランジスタＴｒ１を含むスイッチＳＷ８が接続される。また、第４の信号ラインＯＵＴＢ'と、電圧Ｖｘを発生する電源ラインとの間には、ｎチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３を含むスイッチＳＷ９が接続される。
【００３１】
第３の信号ラインＯＵＴＡ'は、コイル回路Ａ'を介してグランドに接続される。また第４の信号ラインＯＵＴＢ'は、コイル回路Ｂ'及びスイッチＳＷ１０を介してグランドに接続される。コイル回路Ａ'は、ダイオードＤＡ'及びコイルＬＡ'を具備し、コイル回路Ｂ'は、ダイオードＤＢ'及びコイルＬＢ'を具備する。ダイオードＤＡ'のカソードは、スイッチＳＷ１'、ＳＷ２'の相互接続点に接続される。また、ダイオードＤＡ'のアノードは、コイルＬＡ'を介してグランドに接続される。
【００３２】
ダイオードＤＢ'のカソードは、コイルＬＢ'及びスイッチＳＷ１０を介してグランドに接続される。スイッチＳＷ１０は、リセット期間やアドレス期間等に、第４の信号ラインＯＵＴＢ'に印加される電圧（Ｖｓ／２＋Ｖｗ）や（Ｖｓ／２＋Ｖｘ）が、そのままグランドに抜けてしまわないようにするためのスイッチである。また、ダイオードＤＢ'のアノードは、コンデンサＣ４とスイッチＳＷ３'の相互接続点に接続される。また、ダイオードＤ２'のアノードは、ダイオードＤＢ'のカソードと接続され、ダイオードＤ２'のカソードは、スイッチＳＷ３’に接続される。
【００３３】
尚、上述したスイッチＳＷ１〜ＳＷ５、ＳＷ８〜ＳＷ１０、ＳＷ１'〜ＳＷ５'、及びトランジスタＴｒ１〜Ｔｒ３は、図１に示した制御回路５０からそれぞれ供給される制御信号により制御される。例えば、Ｘ電極ドライバにおける出力ラインＯＵＴＣの（Ｖｓ／２）からグランドレベル、又はグランドレベルから（−Ｖｓ／２）への立ち下げ動作のタイミングに合わせてＹ電極ドライバでのスイッチ制御によりグランドを介してコンデンサＣ４に電荷を回収する電力回収動作を行う。
【００３４】
以上の構成により、維持放電期間の間、Ｘ電極Ｘへ（−Ｖｓ／２）〜（Ｖｓ／２）まで変化する電圧を印加する。また、上述したＸ電極Ｘに供給する電圧と極性の異なる電圧（＋Ｖｓ／２，−Ｖｓ／２）を各表示ラインのＹ電極Ｙに交互に印加する。
【００３５】
次に、本実施形態におけるプラズマディスプレイ装置の動作について説明する。
図３は、画像のサブフレームにおけるＸ電極Ｘ、Ｙ電極Ｙ、及びアドレス電極Ａの電圧波形の例を示す図である。１フレームは、複数のサブフレームにより構成される。各サブフレームは、リセット期間、アドレス期間、及びサステイン（維持放電）期間により構成される。リセット期間では、表示セルＣｉｊの初期化を行う。アドレス期間では、アドレス電極Ａ及びＹ電極Ｙ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙに順次負のスキャンパルスを印加し、そのスキャンパルスに対応してアドレス電極ＡにアドレスパルスＶａを印加することにより、所望の表示セルＣｉｊの発光を選択することができる。サステイン期間では、Ｘ電極Ｘ及びＹ電極Ｙに逆位相のサステインパルスを供給する。Ｘ電極Ｘ及びＹ電極Ｙ間に電圧Ｖｓが印加される毎に選択された表示セルＣｉｊでサステイン放電を行い、発光を行う。
【００３６】
次に、本実施形態における異常電圧検出回路について説明する。以下では、Ｙ電極ドライバ内のスキャンドライバを保護するように構成された異常電圧検出回路を一例として示しているが、本発明はこれに限定されるものではなく、他の駆動回路に対しても適宜適用可能である。
【００３７】
図４は、本実施形態における異常電圧検出回路の構成例を示す回路図である。
異常電圧検出回路１００は、ダイオードＤ１１のカソードとコンデンサＣ１１とスキャンドライバとの接続点（ノードＮ２）と、コンデンサＣ１１のノードＮ２側とは反対側のコモン電極（ノードＮ１）との間に接続される。異常電圧検出回路１００は、検出部１０１と保持部１０２とを有する。図４に示すコンデンサＣ１１は、図２に示したコンデンサＣ４に対応する。
【００３８】
検出部１０１は、ダイオードＤ１２、Ｄ１３、抵抗Ｒ１１〜Ｒ１６、トランジスタＴＲ１１、及びツェナーダイオードＺＤ１１を有する。ダイオードＤ１２のアノードはノードＮ１に接続され、ダイオードＤ１２のカソードは抵抗Ｒ１１の一端に接続される。抵抗Ｒ１１の他端は、抵抗Ｒ１２を介してグランドに接続される。ダイオードＤ１３のアノードはノードＮ２に接続され、ダイオードＤ１３のカソードは抵抗Ｒ１３の一端に接続される。抵抗Ｒ１３の他端は、抵抗Ｒ１４を介してグランドに接続される。
【００３９】
トランジスタＴＲ１１のベースは抵抗Ｒ１１、Ｒ１２の相互接続点（ノードＮＡ）に接続され、トランジスタＴＲ１１のエミッタは抵抗Ｒ１３、Ｒ１４の相互接続点（ノードＮＢ）に接続される。トランジスタＴＲ１１のコレクタは、抵抗Ｒ１５の一端に接続される。抵抗Ｒ１５の他端は、抵抗Ｒ１６を介してグランドに接続される。ツェナーダイオードＺＤ１１のカソードは抵抗Ｒ１５、Ｒ１６の相互接続点（ノードＮＣ）に接続され、ツェナーダイオードＺＤ１１のアノードは保持部１０２に接続される。
【００４０】
保持部１０２は、抵抗Ｒ１７〜Ｒ１９、及びトランジスタＴＲ１２、ＴＲ１３を有する。抵抗Ｒ１７の一端は、トランジスタＴＲ１２のエミッタに接続され、抵抗Ｒ１７の一端とトランジスタＴＲ１２のエミッタとの相互接続点に、ラッチ回路を動作させるための電圧Ｖ１が印加される。
【００４１】
トランジスタＴＲ１２のコレクタは、抵抗Ｒ１８の一端に接続される。抵抗Ｒ１８の他端は、ツェナーダイオードＺＤ１１のアノードに接続され、抵抗Ｒ１８の他端とツェナーダイオードＺＤ１１のアノードとの相互接続点にトランジスタＴＲ１３のベースが接続される。トランジスタＴＲ１３のエミッタはグランドに接続され、トランジスタＴＲ１３のコレクタは抵抗Ｒ１９の一端に接続される。抵抗Ｒ１７、Ｒ１９の相互接続点にトランジスタＴＲ１２のベースが接続される。
【００４２】
抵抗Ｒ１９と、トランジスタＴＲ１３のコレクタとの相互接続点に、異常を検出するための電圧Ｖ２が一端に印加された抵抗Ｒ２０の他端が接続され、その接続点の電位が検出信号として出力される。
【００４３】
ここで、ノードＮ１の電位をＶN1、ノードＮ２の電位をＶN2、ノードＮＡの電位をＶNA、ノードＮＢの電位をＶNB、ノードＮＣの電位をＶNCとすると、検出部１０１の抵抗Ｒ１１〜Ｒ１４の抵抗値及びツェナーダイオードＺＤ１１のツェナー電圧は、下記の条件を満たすように設定される。
【００４４】
コンデンサＣ１１に異常電圧が印加されていない定常時、すなわちノードＮ２とノードＮ１との電位差（ＶN2−ＶN1）が所定の電位差より小さいときには、ノードＮＢとノードＮＡとの電位差（ＶNB−ＶNA）が例えば０．６Ｖより小さくなるように、抵抗Ｒ１１〜Ｒ１４の抵抗値は設定される。すなわち、抵抗Ｒ１１〜Ｒ１４の抵抗値をＲ11〜Ｒ14とすると、（Ｒ14・ＶN2／（Ｒ13＋Ｒ14））−（Ｒ12・ＶN1／（Ｒ11＋Ｒ12））＜０．６を満たすように設定される。
【００４５】
また、コンデンサＣ１１に異常電圧が印加された時、すなわちノードＮ２とノードＮ１との電位差（ＶN2−ＶN1）が所定の電位差以上のときには、ノードＮＢとノードＮＡとの電位差（ＶNB−ＶNA）が０．６Ｖ以上となりトランジスタＴＲ１１が動作する。このとき、電流ＩCは、ＩC＝ＩB−（ＶB／Ｒ14）＝（ＶN2−ＶNB）／Ｒ13−（ＶB／Ｒ14）となる。また、ノードＮＣの電位ＶNCは、ＶNC＝Ｒ16・ＩC＝（（ＶN2−ＶNB）／Ｒ13−（ＶB／Ｒ14））・Ｒ16となるので、この電位ＶNCにあわせてツェナーダイオードＺＤ１１のツェナー電圧が設定される。
【００４６】
上述のように異常電圧検出回路１００を構成することにより、コンデンサＣ１１に異常電圧が印加された場合に、検出状態を維持する特徴を持つ検出信号を発生し、より確実に制御回路５０等が異常を検出することができ、従来よりも確実に駆動回路（本例ではスキャンドライバ）を保護することができる。
【００４７】
異常電圧検出回路１００の検出部１０１は、コンデンサＣ１１にかかる電圧をノードＮＡ、ＮＢの電位として監視している。そして、ノードＮＡの電位よりノードＮＢの電位が高いと、トランジスタＴＲ１１にベース電流が流れるようになり、コレクタ方向にも電流が流れることとなる。つまり、異常電圧印加時にはノードＮＢの電位が高くなるため、ノードＮＡとの電位差が大きくなり、コレクタ方向の電流も大きくなる。抵抗Ｒ１１〜Ｒ１４の抵抗値を、上述のように正常時にはコレクタ電流はほとんど流れないように設定し、異常電圧印加時にのみ電流が流れるように設定する。また、コレクタ電流の値は、ツェナーダイオードＺＤ１１により調整可能であり、ツェナー電圧が５Ｖだとすれば、正常時にノードＮＣの電位が１〜２Ｖかかるように抵抗Ｒ１１〜Ｒ１４を設定し、かつ異常電圧印加時ノードＮＣの電位が５Ｖを超えるように抵抗Ｒ１１〜Ｒ１４を設定する。
【００４８】
また、異常電圧検出回路１００の保持部１０２は、コンデンサＣ１１に異常電圧が印加されたことによりツェナーダイオードＺＤ１１の逆方向に電流が流れると、トランジスタＴＲ１３がオンになる。それによりトランジスタＴＲ１３のコレクタに電流が流れ、トランジスタＴＲ１２もオンとなりコレクタ電流が流れる。これにより、さらにトランジスタＴＲ１３に帰還がかかって、トランジスタＴＲ１３のコレクタ電流が増加する。このようにして、２つのトランジスタが互いのコレクタ電流を増加しあうため、異常電圧が一瞬で終了し、ツェナーダイオードＺＤ１１の電流が短時間しか流れなくても、保持部１０２は動作し続ける。その結果、正常時にほぼ電圧Ｖ２である検出信号の電位は、異常が検出されると、保持部１０２によって、ほぼゼロ電位に保持され続けるため、出力される検出信号によって制御回路５０等は異常を容易に検知することができる。
【００４９】
なお、出力される検出信号の異常検出時の電位は、制御回路５０等の受け入れレベルに応じて設定すれば良く、例えば、一般的な制御回路では概ね５Ｖであるので、Ｖ２の電位も５Ｖにすればよい。
【００５０】
図５は、本実施形態における異常電圧検出回路の他の構成例を示す回路図である。
図４に示した異常電圧検出回路１００と同様に、異常電圧検出回路２００は、ダイオードＤ２１のカソードとコンデンサＣ２１とスキャンドライバとの接続点と、コンデンサＣ２１においてダイオードＤ２１との接続点側とは反対側のコモン電極（ノードＮ１）との間に接続される。異常電圧検出回路２００は、検出部２０１と保持部２０２とを有する。図５に示すコンデンサＣ２１は、図２に示したコンデンサＣ４に対応する。
【００５１】
検出部２０１は、抵抗Ｒ２１〜Ｒ２５、フォトカプラＰＣ２１、及びツェナーダイオードＺＤ２１を有する。抵抗Ｒ２１の一端は、ダイオードＤ２１のカソードとコンデンサＣ２１との相互接続点に接続され、抵抗Ｒ２１の他端は、抵抗Ｒ２２の一端に接続される。抵抗Ｒ２２の他端は、コンデンサＣ２１においてダイオードＤ２１との接続点側とは反対側の端子に接続される。
【００５２】
抵抗Ｒ２１、Ｒ２２の相互接続点に、ツェナーダイオードＺＤ２１のカソードが接続される。ツェナーダイオードＺＤ２１のアノードは、抵抗Ｒ２３を介して、フォトカプラＰＣ２１のフォトダイオードＰＤ２１のアノードに接続される。フォトカプラＰＣ２１のフォトダイオードＰＤ２１のカソードは、抵抗Ｒ２２の他端に接続される。
【００５３】
フォトカプラＰＣ２１のトランジスタＰＴ２１のコレクタは、抵抗Ｒ２４を介して電圧Ｖ３が印加され、トランジスタＰＴ２１のエミッタは、抵抗Ｒ２５を介してグランドに接続される。トランジスタＰＴ２１のエミッタと抵抗Ｒ２５の接続点に保持部２０２が接続される。
【００５４】
保持部２０２は、抵抗Ｒ２６〜Ｒ２８、及びトランジスタＴＲ２１、ＴＲ２２を有する。抵抗Ｒ２６の一端は、トランジスタＴＲ２１のエミッタに接続され、抵抗Ｒ２６の一端とトランジスタＴＲ２１のエミッタとの相互接続点に電圧Ｖ３が印加される。
【００５５】
トランジスタＴＲ２１のコレクタは、抵抗Ｒ２７の一端に接続される。抵抗Ｒ２７の他端は、トランジスタＰＴ２１のエミッタと抵抗Ｒ２５の接続点に接続され、抵抗Ｒ２７の他端にトランジスタＴＲ２２のベースが接続される。トランジスタＴＲ２２のエミッタはグランドに接続され、トランジスタＴＲ２２のコレクタは抵抗Ｒ２８の一端に接続される。抵抗Ｒ２６、Ｒ２８の相互接続点にトランジスタＴＲ２１のベースが接続される。
【００５６】
抵抗Ｒ２８と、トランジスタＴＲ２２のコレクタとの相互接続点に、電圧Ｖ３が一端に印加された抵抗Ｒ２９の他端が接続され、その接続点の電位が検出信号として出力される。
【００５７】
ここで、図５に示すように、コンデンサＣ２１の端子間の電圧をＶY、抵抗Ｒ２２の端子間の電圧をＶX、ツェナーダイオードＺＤ２１の端子間の電圧をＶD、フォトカプラＰＣ２１の一次側の端子間の電圧をＤ1ＶF、フォトカプラＰＣ２１のトランジスタＰＴ２１の電流増幅率をｈfeとする。
このとき、ＶX＝Ｒ21・ＶY／（Ｒ21＋Ｒ22）である。
【００５８】
コンデンサＣ２１に異常電圧が印加されていない定常時、Ｒ25・ＩE＜０．６Ｖを満たすようにする。ここで、ＩE＝ＩD・ｈfeであり、ＩD＝（ＶX−ＶD−Ｄ1ＶF）／Ｒ23であるので、Ｒ25・（（ＶX−ＶD−Ｄ1ＶF）／Ｒ23）・ｈfe＜０．６Ｖを満たすようにする。
また、コンデンサＣ２１に異常電圧が印加された時、０．６Ｖ＜Ｒ25・ＩEを満たすようにする。すなわち、ＩE＝ＩD・ｈfeであり、ＩD＝（ＶX−ＶD−Ｄ1ＶF）／Ｒ23であるので、０．６Ｖ＜Ｒ25・（（ＶX−ＶD−Ｄ1ＶF）／Ｒ23）・ｈfeを満たすようにする。
これらの条件に合わせて、抵抗Ｒ２１〜Ｒ２５、ツェナーダイオードＺＤ１１、フォトカプラＰＣ２１が選択し構成すればよい。
【００５９】
異常電圧検出回路２００の検出部２０１は、コンデンサＣ２１に並列に抵抗Ｒ２１、Ｒ２２を接続し、コンデンサＣ２１の両端に印加される電圧を監視する。これらの抵抗値は、上述したようにツェナーダイオードＺＤ２１におけるツェナー電圧等に応じて調整する。コンデンサＣ２１に異常電圧が印加された場合のみ、ツェナーダイオードＺＤ２１の逆方向に電流を流すことができ、フォトカプラＰＣ２１により２次側のコレクタ−エミッタ方向に電流が流れ、トランジスタＴＲ２２がオンする。これにより、図４に示した異常電圧検出回路１００と同様に保持部２０２が動作し、制御回路５０等に確実に異常を検出させることができる。
【００６０】
なお、図５に示した例は、フォトカプラＰＣ２１のトランジスタＰＴ２１に電流を流すための電圧、ラッチ回路を動作させるための電圧、異常を検出させるための検出信号の電圧を等しくした場合の回路例である。例えば、電圧Ｖ３は、図４に示した例と同様に５Ｖにすればよい。
【００６１】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態に係るプラズマディスプレイ装置の構成例を示す図である。
【図２】本実施形態におけるＹ電極ドライバ及びＸ電極ドライバの構成例を示す図である。
【図３】本実施形態におけるプラズマディスプレイ装置の動作を説明するための図である。
【図４】本実施形態における異常電圧検出回路の構成例を示す図である。
【図５】本実施形態における異常電圧検出回路の他の構成例を示す図である。
【図６】従来の保護回路の一例を示す図である。
【符号の説明】
【００６３】
１０ プラズマディスプレイパネル
２０ Ｙ電極ドライバ
２１ スキャン回路
２２ サステイン回路
２３ リセット回路
２４ 異常電圧検出回路
３０ Ｘ電極ドライバ
３１ サステイン回路
４０ アドレスドライバ
５０ 制御回路
６０ 電源回路
【特許請求の範囲】
【請求項１】
複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着されてなるプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路と、
前記駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路とを有し、
前記異常電圧検出回路は、前記所定の回路部分に対する異常電圧の印加を検出する検出回路と、
前記検出回路により異常電圧が検出された場合に、異常電圧の検出状態を保持する保持回路とを有することを特徴とするプラズマディスプレイ装置。
【請求項２】
所定の回路部分の両端の電位差が所定の電位差より大きい場合に前記検出回路から前記保持回路に対して電流が流れ、当該電流に基づいて帰還動作を行い前記保持回路が異常電圧の検出状態を保持することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記検出回路は、スキャンドライバに係るコンデンサに対する異常電圧の印加を検出することを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
【請求項４】
前記保持回路は、トランジスタを用いて構成されることを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項５】
複数の表示電極対が配列された第１基板と前記第１基板に対向して配置された第２基板とが放電空間を介して封着されてなるプラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路であって、
前記駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路を有し、
前記異常電圧検出回路は、前記所定の回路部分に対する異常電圧の印加を検出する検出回路と、
前記検出回路により異常電圧が検出された場合に、異常電圧の検出状態を保持する保持回路とを有することを特徴とする駆動回路。
【請求項１】
複数の表示電極対が配列された第１基板と、前記第１基板に対向して配置された第２基板とが放電空間を介して封着されてなるプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路と、
前記駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路とを有し、
前記異常電圧検出回路は、前記所定の回路部分に対する異常電圧の印加を検出する検出回路と、
前記検出回路により異常電圧が検出された場合に、異常電圧の検出状態を保持する保持回路とを有することを特徴とするプラズマディスプレイ装置。
【請求項２】
所定の回路部分の両端の電位差が所定の電位差より大きい場合に前記検出回路から前記保持回路に対して電流が流れ、当該電流に基づいて帰還動作を行い前記保持回路が異常電圧の検出状態を保持することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記検出回路は、スキャンドライバに係るコンデンサに対する異常電圧の印加を検出することを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
【請求項４】
前記保持回路は、トランジスタを用いて構成されることを特徴とする請求項１〜３の何れか１項に記載のプラズマディスプレイ装置。
【請求項５】
複数の表示電極対が配列された第１基板と前記第１基板に対向して配置された第２基板とが放電空間を介して封着されてなるプラズマディスプレイパネルの電極に駆動電圧を印加する駆動回路であって、
前記駆動回路内の所定の回路部分に異常電圧が印加されたことを検出する異常電圧検出回路を有し、
前記異常電圧検出回路は、前記所定の回路部分に対する異常電圧の印加を検出する検出回路と、
前記検出回路により異常電圧が検出された場合に、異常電圧の検出状態を保持する保持回路とを有することを特徴とする駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−４９１１７（Ｐ２０１０−４９１１７Ａ）
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００８−２１４６５５（Ｐ２００８−２１４６５５）
【出願日】平成２０年８月２２日（２００８．８．２２）
【出願人】（５９９１３２７０８）日立プラズマディスプレイ株式会社 (328)
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願日】平成２０年８月２２日（２００８．８．２２）
【出願人】（５９９１３２７０８）日立プラズマディスプレイ株式会社 (328)
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]