プリント配線基板およびプリント配線基板のビア配列方法
【課題】オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができるプリント配線基板およびプリント配線基板のビア配列方法を提供する。
【解決手段】オンボード電源のグランド端子と接続されるグランドパターン１１１とオンボード電源の電源端子と接続される電源パターン１１２とが形成された表面層１１０と、グランドパターン１２１が形成された第１の内層１２０とを備え、電源パターン１１２側に電源ビアとグランドビアとが交互に配置され、電源パターン１１２側に配置されたグランドビアとグランドパターン１１１側に配置されたグランドビアとが、第１の内層１２０のグランドパターン１２１によって電気的に接続されている。
【解決手段】オンボード電源のグランド端子と接続されるグランドパターン１１１とオンボード電源の電源端子と接続される電源パターン１１２とが形成された表面層１１０と、グランドパターン１２１が形成された第１の内層１２０とを備え、電源パターン１１２側に電源ビアとグランドビアとが交互に配置され、電源パターン１１２側に配置されたグランドビアとグランドパターン１１１側に配置されたグランドビアとが、第１の内層１２０のグランドパターン１２１によって電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オンボード電源が搭載されたプリント配線基板およびプリント配線基板のビア配列方法に関する。
【背景技術】
【０００２】
オンボード電源から電源ラインを経由してデバイスへ給電を行う場合、デバイスからグランドラインを経由してリターン電流がオンボード電源へ戻ってくる。その際に、電流の経路となる電源ラインとグランドラインとによって構成されるループが、ループアンテナとなってノイズを発生させる。ループアンテナによるノイズはループを流れる電流の大きさとともに増大し、また、低電圧で動作するデバイスはノイズの影響を受けやすい。そのため、低電圧・大電流で動作するデバイスなどに対して給電を行う場合には、ループアンテナなどによるノイズを低減させることが必要である。
【０００３】
ループアンテナによるノイズは、ループ面積を小さくすることによって低減させることができる。デバイスは、通常、電源／グランドピンのレイアウトが近接している（０．８ｍｍ〜１．０ｍｍ程度）ため、デバイス側の電源／グランドピンのレイアウトがループの面積（以下、ループ面積という。）を大きくする要因にはならない。しかし、オンボード電源の電源端子とグランド端子とはおよそ５ｍｍ程度離れているため、リターン電流の経路を大きくし、ループ面積を大きくすることがある。したがって、電源パターン設計において、ループアンテナによるノイズを低減させるために、リターン電流の経路を電源ラインに近接して設計することが重要になる。
【０００４】
集積回路素子（ＬＳＩ）を搭載した集積回路実装プリント基板において、ノイズ源となる供給電源の電源端子とグランド端子との間に、自己共振周波数の異なる複数のバイパスコンデンサを並列に設置し、供給電源の電源端子に近い側から、順に、自己共振周波数の高いバイパスコンデンサを配置することによって、周波数の高い成分のノイズ電流が流れる経路面積をより小さくして、放射ノイズ電界強度を小さくする装置がある（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−４８８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された装置は、供給電源の電源端子とグランド端子が離れている場合には、ノイズ電流が流れる経路面積が大きくなり、放射ノイズ電界強度が大きくなる可能性がある。
【０００７】
そこで、本発明は、オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができるプリント配線基板およびプリント配線基板のビア配列方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によるプリント配線基板は、オンボード電源が搭載された多層のプリント配線基板であって、オンボード電源のグランド端子と接続されるグランドパターンとオンボード電源の電源端子と接続される電源パターンとが形成された表面層と、グランドパターンが形成された第１の内層とを備え、電源パターン側に電源ビアとグランドビアとが交互に配置され、電源パターン側に配置されたグランドビアとグランドパターン側に配置されたグランドビアとが、第１の内層のグランドパターンによって電気的に接続されていることを特徴とする。
【０００９】
本発明によるプリント配線基板のビア配列方法は、オンボード電源が搭載される多層のプリント配線基板のビア配列方法であって、表面層と第１の内層とを設け、表面層に、オンボード電源のグランド端子と接続されるグランドパターンとオンボード電源の電源端子と接続される電源パターンとを形成し、グランドパターン側にグランドビアを配置し、電源パターン側に電源ビアとグランドビアとを交互に配置し、電源パターン側に配置したグランドビアとグランドパターン側に配置したグランドビアとを電気的に接続させるためのグランドパターンを第１の内層に形成することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明によるプリント配線基板を示す平面図および断面図である。
【図２】表面層を上方から見た場合の平面図である。
【図３】第１の内層を上方から見た場合の平面図である。
【図４】第２の内層を上方から見た場合の平面図である。
【発明を実施するための形態】
【００１２】
実施形態１．
以下、本発明の第１の実施形態を図面を参照して説明する。
【００１３】
図１は、本発明によるプリント配線基板を示す平面図および断面図である。図１（ａ）は平面図であり、図１（ｂ）は断面図である。
【００１４】
プリント配線基板は、図１（ｂ）に示すように多層基板であって、表面層１１０と、第１の内層１２０と、第２の内層１３０と、第３の内層１４０と、第４の内層１５０とを含む。また、プリント配線基板には、プリント配線基板の各層を貫通するように設けられたグランドビア１６１と、電源ビア１６２とが設けられている。
【００１５】
図２は、表面層１１０を上方から見た場合の平面図である。図２に示すように、表面層１１０には、グランドパターン１１１と、電源パターン１１２とが形成されている。グランドパターン１１１側にはグランドビア１６１が配置され、電源パターン１１２側には電源ビア１６２とグランドビア１６１とが交互に配置されている。また、グランドパターン１１１と電源パターン１１２とは、デカップリングキャパシタ１１３を介して接続されている。
【００１６】
表面層１１０のグランドパターン１１１は、グランド電位が与えられる平面パターン（グランドプレーン）である。グランドパターン１１１は、オンボード電源３００のグランド端子３０１と接続されている。グランドパターン１１１には、グランドビア用のビアホールが設けられていて、グランドビア１６１と接続されている。
【００１７】
表面層１１０の電源パターン１１２は、電源電位が与えられる平面パターン（電源プレーン）である。電源パターン１１２は、オンボード電源３００の電源端子３０２と接続されている。電源パターン１１２には、電源ビア用のビアホールが設けられていて、電源ビア１６２と接続されている。また、電源パターン１１２には、グランドビア用のクリアランスが設けられている。グランドビア用のクリアランスは、電源パターン１１２とグランドビア１６１とが電気的に接触しないようにするための領域である。グランドビア用のクリアランスとして、例えば、グランドビア１６１よりも直径が大きい孔が設けられたり、電源パターン１１２とグランドビア１６１とが接触する部分に導体のない領域が設けられたりする。
【００１８】
デカップリングキャパシタ１１３は、グランドパターン１１１と電源パターン１１２とを接続するキャパシタ（コンデンサ）である。
【００１９】
図３は、第１の内層１２０を上方から見た場合の平面図である。第１の内層１２０には、グランドパターン１２１が形成されている。グランドパターン１２１には、グランドビア用のビアホールが設けられていて、表面層１１０のグランドパターン１１１側に配置されたグランドビアと、表面層１１０の電源パターン１１２側に配置されたグランドビアとを接続する。また、グランドパターン１２１には、電源パターン１１２側にグランドビアと電源ビアとを交互に配置させるために、図３に示すように、グランドパターン１２１と電源ビア１６２とを電気的に接触させないための電源ビア用のクリアランスが設けられている。
【００２０】
第２の内層１３０には、電源パターン１３１が形成されている。図４は、第２の内層１３０を上方から見た場合の平面図である。表面層１１０の電源パターン１１２側にグランドビアと電源ビアとを交互に配置したことにより、表面層１１０の電源パターン１１２にグランドビア用のクリアランスホールが空いてしまい、オンボード電源３００から供給される電流を電源パターン１１２だけでは十分に引き出すことができない場合に、第２の内層１３０が補助プレーンとしてプリント配線基板に挿入される。
【００２１】
第３の内層１４０には、電源パターン（図示せず）が形成されていて、表面層１１０の電源パターン１１２側に配置された電源ビアと、デバイス４００の電源ピン４０２に接続される電源ビアとを接続する。第３の内層１４０の電源パターンには、電源ビア用のビアホールとグランドビア用のクリアランスとが設けられている。
【００２２】
第４の内層１５０は、グランドパターン（図示せず）が形成されていて、電源パターン１１２側に配置されたグランドビアと、デバイス４００のグランドピン４０１に接続されるグランドビアとを接続する。第４の内層１５０のグランドパターンには、グランドビア用のビアホールと電源ビア用のクリアランスが設けられている。
【００２３】
次に、本実施形態におけるプリント配線基板の電流経路について説明する。
【００２４】
図１（ａ）および（ｂ）に示すように、オンボード電源３００の電源端子３０２からデバイスへ供給される電流の経路である電流経路５０１は、「オンボード電源３００の電源端子３０２」→「表面層１１０の電源パターン１１２」→「電源ビア１６２」→「第３の内層１４０の電源パターン」→「電源ビア１６２」→「デバイス４００の電源ピン４０２」となる。
【００２５】
また、デバイス４００のグランドピン４０１からオンボード電源３００のグランド端子３０１に戻ってくる電流（リターン電流）の経路であるリターン電流経路５０２は、「デバイス４００のグランドピン４０１」→「グランドビア１６１」→「第４の内層１５０のグランドパターン」→「グランドビア１６１」→「第１の内層１２０のグランドパターン１２１」→「グランドビア１６１」→「表面層１１０のグランドパターン１１１」→「オンボード電源３００のグランド端子３０１」となる。
【００２６】
以上に説明したように、電源パターン１１２側にグランドビアと電源ビアとを交互にレイアウトすることによって、リターン電流経路をオンボード電源の電源／グランド端子の直近まで並走させることができるので、電源ラインである電流経路およびグランドラインであるリターン電流経路で形成される電流のループ経路を小さくすることができる。そのため、オンボード電源の電源端子とグランド端子とが離れている場合であっても、電源ラインとグランドラインとによって構成されるループの面積を小さくすることができ、ノイズの発生を抑えることができる。
【００２７】
また、本実施形態では、プリント配線基板に補助プレーンとして第２の内層１３０を挿入しているが、補助プレーン用の内層はいくつ挿入されていてもよい。そのような構成によれば、オンボード電源から供給される電流の容量が増えた場合であっても、補助プレーンを増やすことによって電流を十分に引き出すことが可能となる。
【符号の説明】
【００２８】
１１０ 表面層
１１１、１２１ グランドパターン
１１２ 電源パターン
１１３ デカップリングキャパシタ
１２０ 第１の内層
１３０ 第２の内層
１４０ 第３の内層
１５０ 第４の内層
１６１ グランドビア
１６２ 電源ビア
３００ オンボード電源
３０１ グランド端子
３０２ 電源端子
４００ デバイス
４０１ グランドピン
４０２ 電源ピン
５０１ 電流経路
５０２ リターン電流経路
【技術分野】
【０００１】
本発明は、オンボード電源が搭載されたプリント配線基板およびプリント配線基板のビア配列方法に関する。
【背景技術】
【０００２】
オンボード電源から電源ラインを経由してデバイスへ給電を行う場合、デバイスからグランドラインを経由してリターン電流がオンボード電源へ戻ってくる。その際に、電流の経路となる電源ラインとグランドラインとによって構成されるループが、ループアンテナとなってノイズを発生させる。ループアンテナによるノイズはループを流れる電流の大きさとともに増大し、また、低電圧で動作するデバイスはノイズの影響を受けやすい。そのため、低電圧・大電流で動作するデバイスなどに対して給電を行う場合には、ループアンテナなどによるノイズを低減させることが必要である。
【０００３】
ループアンテナによるノイズは、ループ面積を小さくすることによって低減させることができる。デバイスは、通常、電源／グランドピンのレイアウトが近接している（０．８ｍｍ〜１．０ｍｍ程度）ため、デバイス側の電源／グランドピンのレイアウトがループの面積（以下、ループ面積という。）を大きくする要因にはならない。しかし、オンボード電源の電源端子とグランド端子とはおよそ５ｍｍ程度離れているため、リターン電流の経路を大きくし、ループ面積を大きくすることがある。したがって、電源パターン設計において、ループアンテナによるノイズを低減させるために、リターン電流の経路を電源ラインに近接して設計することが重要になる。
【０００４】
集積回路素子（ＬＳＩ）を搭載した集積回路実装プリント基板において、ノイズ源となる供給電源の電源端子とグランド端子との間に、自己共振周波数の異なる複数のバイパスコンデンサを並列に設置し、供給電源の電源端子に近い側から、順に、自己共振周波数の高いバイパスコンデンサを配置することによって、周波数の高い成分のノイズ電流が流れる経路面積をより小さくして、放射ノイズ電界強度を小さくする装置がある（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−４８８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された装置は、供給電源の電源端子とグランド端子が離れている場合には、ノイズ電流が流れる経路面積が大きくなり、放射ノイズ電界強度が大きくなる可能性がある。
【０００７】
そこで、本発明は、オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができるプリント配線基板およびプリント配線基板のビア配列方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によるプリント配線基板は、オンボード電源が搭載された多層のプリント配線基板であって、オンボード電源のグランド端子と接続されるグランドパターンとオンボード電源の電源端子と接続される電源パターンとが形成された表面層と、グランドパターンが形成された第１の内層とを備え、電源パターン側に電源ビアとグランドビアとが交互に配置され、電源パターン側に配置されたグランドビアとグランドパターン側に配置されたグランドビアとが、第１の内層のグランドパターンによって電気的に接続されていることを特徴とする。
【０００９】
本発明によるプリント配線基板のビア配列方法は、オンボード電源が搭載される多層のプリント配線基板のビア配列方法であって、表面層と第１の内層とを設け、表面層に、オンボード電源のグランド端子と接続されるグランドパターンとオンボード電源の電源端子と接続される電源パターンとを形成し、グランドパターン側にグランドビアを配置し、電源パターン側に電源ビアとグランドビアとを交互に配置し、電源パターン側に配置したグランドビアとグランドパターン側に配置したグランドビアとを電気的に接続させるためのグランドパターンを第１の内層に形成することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明によるプリント配線基板を示す平面図および断面図である。
【図２】表面層を上方から見た場合の平面図である。
【図３】第１の内層を上方から見た場合の平面図である。
【図４】第２の内層を上方から見た場合の平面図である。
【発明を実施するための形態】
【００１２】
実施形態１．
以下、本発明の第１の実施形態を図面を参照して説明する。
【００１３】
図１は、本発明によるプリント配線基板を示す平面図および断面図である。図１（ａ）は平面図であり、図１（ｂ）は断面図である。
【００１４】
プリント配線基板は、図１（ｂ）に示すように多層基板であって、表面層１１０と、第１の内層１２０と、第２の内層１３０と、第３の内層１４０と、第４の内層１５０とを含む。また、プリント配線基板には、プリント配線基板の各層を貫通するように設けられたグランドビア１６１と、電源ビア１６２とが設けられている。
【００１５】
図２は、表面層１１０を上方から見た場合の平面図である。図２に示すように、表面層１１０には、グランドパターン１１１と、電源パターン１１２とが形成されている。グランドパターン１１１側にはグランドビア１６１が配置され、電源パターン１１２側には電源ビア１６２とグランドビア１６１とが交互に配置されている。また、グランドパターン１１１と電源パターン１１２とは、デカップリングキャパシタ１１３を介して接続されている。
【００１６】
表面層１１０のグランドパターン１１１は、グランド電位が与えられる平面パターン（グランドプレーン）である。グランドパターン１１１は、オンボード電源３００のグランド端子３０１と接続されている。グランドパターン１１１には、グランドビア用のビアホールが設けられていて、グランドビア１６１と接続されている。
【００１７】
表面層１１０の電源パターン１１２は、電源電位が与えられる平面パターン（電源プレーン）である。電源パターン１１２は、オンボード電源３００の電源端子３０２と接続されている。電源パターン１１２には、電源ビア用のビアホールが設けられていて、電源ビア１６２と接続されている。また、電源パターン１１２には、グランドビア用のクリアランスが設けられている。グランドビア用のクリアランスは、電源パターン１１２とグランドビア１６１とが電気的に接触しないようにするための領域である。グランドビア用のクリアランスとして、例えば、グランドビア１６１よりも直径が大きい孔が設けられたり、電源パターン１１２とグランドビア１６１とが接触する部分に導体のない領域が設けられたりする。
【００１８】
デカップリングキャパシタ１１３は、グランドパターン１１１と電源パターン１１２とを接続するキャパシタ（コンデンサ）である。
【００１９】
図３は、第１の内層１２０を上方から見た場合の平面図である。第１の内層１２０には、グランドパターン１２１が形成されている。グランドパターン１２１には、グランドビア用のビアホールが設けられていて、表面層１１０のグランドパターン１１１側に配置されたグランドビアと、表面層１１０の電源パターン１１２側に配置されたグランドビアとを接続する。また、グランドパターン１２１には、電源パターン１１２側にグランドビアと電源ビアとを交互に配置させるために、図３に示すように、グランドパターン１２１と電源ビア１６２とを電気的に接触させないための電源ビア用のクリアランスが設けられている。
【００２０】
第２の内層１３０には、電源パターン１３１が形成されている。図４は、第２の内層１３０を上方から見た場合の平面図である。表面層１１０の電源パターン１１２側にグランドビアと電源ビアとを交互に配置したことにより、表面層１１０の電源パターン１１２にグランドビア用のクリアランスホールが空いてしまい、オンボード電源３００から供給される電流を電源パターン１１２だけでは十分に引き出すことができない場合に、第２の内層１３０が補助プレーンとしてプリント配線基板に挿入される。
【００２１】
第３の内層１４０には、電源パターン（図示せず）が形成されていて、表面層１１０の電源パターン１１２側に配置された電源ビアと、デバイス４００の電源ピン４０２に接続される電源ビアとを接続する。第３の内層１４０の電源パターンには、電源ビア用のビアホールとグランドビア用のクリアランスとが設けられている。
【００２２】
第４の内層１５０は、グランドパターン（図示せず）が形成されていて、電源パターン１１２側に配置されたグランドビアと、デバイス４００のグランドピン４０１に接続されるグランドビアとを接続する。第４の内層１５０のグランドパターンには、グランドビア用のビアホールと電源ビア用のクリアランスが設けられている。
【００２３】
次に、本実施形態におけるプリント配線基板の電流経路について説明する。
【００２４】
図１（ａ）および（ｂ）に示すように、オンボード電源３００の電源端子３０２からデバイスへ供給される電流の経路である電流経路５０１は、「オンボード電源３００の電源端子３０２」→「表面層１１０の電源パターン１１２」→「電源ビア１６２」→「第３の内層１４０の電源パターン」→「電源ビア１６２」→「デバイス４００の電源ピン４０２」となる。
【００２５】
また、デバイス４００のグランドピン４０１からオンボード電源３００のグランド端子３０１に戻ってくる電流（リターン電流）の経路であるリターン電流経路５０２は、「デバイス４００のグランドピン４０１」→「グランドビア１６１」→「第４の内層１５０のグランドパターン」→「グランドビア１６１」→「第１の内層１２０のグランドパターン１２１」→「グランドビア１６１」→「表面層１１０のグランドパターン１１１」→「オンボード電源３００のグランド端子３０１」となる。
【００２６】
以上に説明したように、電源パターン１１２側にグランドビアと電源ビアとを交互にレイアウトすることによって、リターン電流経路をオンボード電源の電源／グランド端子の直近まで並走させることができるので、電源ラインである電流経路およびグランドラインであるリターン電流経路で形成される電流のループ経路を小さくすることができる。そのため、オンボード電源の電源端子とグランド端子とが離れている場合であっても、電源ラインとグランドラインとによって構成されるループの面積を小さくすることができ、ノイズの発生を抑えることができる。
【００２７】
また、本実施形態では、プリント配線基板に補助プレーンとして第２の内層１３０を挿入しているが、補助プレーン用の内層はいくつ挿入されていてもよい。そのような構成によれば、オンボード電源から供給される電流の容量が増えた場合であっても、補助プレーンを増やすことによって電流を十分に引き出すことが可能となる。
【符号の説明】
【００２８】
１１０ 表面層
１１１、１２１ グランドパターン
１１２ 電源パターン
１１３ デカップリングキャパシタ
１２０ 第１の内層
１３０ 第２の内層
１４０ 第３の内層
１５０ 第４の内層
１６１ グランドビア
１６２ 電源ビア
３００ オンボード電源
３０１ グランド端子
３０２ 電源端子
４００ デバイス
４０１ グランドピン
４０２ 電源ピン
５０１ 電流経路
５０２ リターン電流経路
【特許請求の範囲】
【請求項１】
オンボード電源が搭載される多層のプリント配線基板であって、
前記オンボード電源のグランド端子と接続されるグランドパターンと前記オンボード電源の電源端子と接続される電源パターンとが形成された表面層と、
グランドパターンが形成された第１の内層とを備え、
前記電源パターン側に電源ビアとグランドビアとが交互に配置され、
前記電源パターン側に配置された前記グランドビアと前記グランドパターン側に配置されたグランドビアとが、前記第１の内層のグランドパターンによって電気的に接続されている
ことを特徴とするプリント配線基板。
【請求項２】
表面層の電源パターン側に配置されたグランドビアとの電気的接触を避けるためのクリアランスが前記電源パターンに設けられ、前記電源パターン側に配置された電源ビアとの電気的接触を避けるためのクリアランスが第１の内層のグランドパターンに設けられている
請求項１に記載のプリント配線基板。
【請求項３】
オンボード電源から電流が供給されるデバイスの電源端子と接続可能な電源ビアと前記デバイスのグランド端子と接続可能なグランドビアと、
前記電源ビアと表面層の電源パターン側に配置された電源ビアとを電気的に接続する電源パターンが形成された第３の内層と、
前記グランドビアと表面層の電源パターン側に配置されたグランドビアとを電気的に接続するグランドパターンが形成された第４の内層とを備えた
請求項１または請求項２に記載のプリント配線基板。
【請求項４】
表面層に形成された電源パターンとグランドパターンとは分離されていて、
コンデンサによって電気的に接続されている
請求項１から請求項３のうちのいずれか１項に記載のプリント配線基板。
【請求項５】
電源パターンが形成された第２の内層とを備え、
表面層の電源パターンと前記第２の内層の電源パターンとが、電源ビアを介して電気的に接続されている
請求項１から請求項４のうちのいずれか１項に記載のプリント配線基板。
【請求項６】
オンボード電源が搭載される多層のプリント配線基板のビア配列方法であって、
表面層と第１の内層とを設け、
前記表面層に、オンボード電源のグランド端子と接続されるグランドパターンと前記オンボード電源の電源端子と接続される電源パターンとを形成し、
前記グランドパターン側にグランドビアを配置し、
前記電源パターン側に電源ビアとグランドビアとを交互に配置し、
前記電源パターン側に配置したグランドビアと前記グランドパターン側に配置したグランドビアとを電気的に接続させるためのグランドパターンを前記第１の内層に形成する
ことを特徴とするプリント配線基板のビア配列方法。
【請求項７】
表面層の電源パターン側に配置されたグランドビアとの電気的接触を避けるためのクリアランスを前記電源パターンに設け、前記電源パターン側に配置された電源ビアとの電気的接触を避けるためのクリアランスを第１の内層のグランドパターンに設ける
請求項６に記載のプリント配線基板のビア配列方法。
【請求項１】
オンボード電源が搭載される多層のプリント配線基板であって、
前記オンボード電源のグランド端子と接続されるグランドパターンと前記オンボード電源の電源端子と接続される電源パターンとが形成された表面層と、
グランドパターンが形成された第１の内層とを備え、
前記電源パターン側に電源ビアとグランドビアとが交互に配置され、
前記電源パターン側に配置された前記グランドビアと前記グランドパターン側に配置されたグランドビアとが、前記第１の内層のグランドパターンによって電気的に接続されている
ことを特徴とするプリント配線基板。
【請求項２】
表面層の電源パターン側に配置されたグランドビアとの電気的接触を避けるためのクリアランスが前記電源パターンに設けられ、前記電源パターン側に配置された電源ビアとの電気的接触を避けるためのクリアランスが第１の内層のグランドパターンに設けられている
請求項１に記載のプリント配線基板。
【請求項３】
オンボード電源から電流が供給されるデバイスの電源端子と接続可能な電源ビアと前記デバイスのグランド端子と接続可能なグランドビアと、
前記電源ビアと表面層の電源パターン側に配置された電源ビアとを電気的に接続する電源パターンが形成された第３の内層と、
前記グランドビアと表面層の電源パターン側に配置されたグランドビアとを電気的に接続するグランドパターンが形成された第４の内層とを備えた
請求項１または請求項２に記載のプリント配線基板。
【請求項４】
表面層に形成された電源パターンとグランドパターンとは分離されていて、
コンデンサによって電気的に接続されている
請求項１から請求項３のうちのいずれか１項に記載のプリント配線基板。
【請求項５】
電源パターンが形成された第２の内層とを備え、
表面層の電源パターンと前記第２の内層の電源パターンとが、電源ビアを介して電気的に接続されている
請求項１から請求項４のうちのいずれか１項に記載のプリント配線基板。
【請求項６】
オンボード電源が搭載される多層のプリント配線基板のビア配列方法であって、
表面層と第１の内層とを設け、
前記表面層に、オンボード電源のグランド端子と接続されるグランドパターンと前記オンボード電源の電源端子と接続される電源パターンとを形成し、
前記グランドパターン側にグランドビアを配置し、
前記電源パターン側に電源ビアとグランドビアとを交互に配置し、
前記電源パターン側に配置したグランドビアと前記グランドパターン側に配置したグランドビアとを電気的に接続させるためのグランドパターンを前記第１の内層に形成する
ことを特徴とするプリント配線基板のビア配列方法。
【請求項７】
表面層の電源パターン側に配置されたグランドビアとの電気的接触を避けるためのクリアランスを前記電源パターンに設け、前記電源パターン側に配置された電源ビアとの電気的接触を避けるためのクリアランスを第１の内層のグランドパターンに設ける
請求項６に記載のプリント配線基板のビア配列方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−４８３０（Ｐ２０１３−４８３０Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３５９６８（Ｐ２０１１−１３５９６８）
【出願日】平成２３年６月２０日（２０１１．６．２０）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月２０日（２０１１．６．２０）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]