【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における電源プレーン３Ｐにおけるビア接続部３Ｖの各列の下方に電源用のスルーホール５Ｐが位置し、電源プレーン３Ｐにおける各列のビア接続部３Ｖとその下方の電源用のスルーホール５Ｐとが各列のビア接続部３Ｖに接続されたビア６を介して電気的に接続されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）

【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における電源プレーン３Ｐの中に形成された接地用のビアランド３Ｌおよびこれに接続されたビア６は、接地用の半導体素子接続パッド７Ｇの各列における一部のパッドにのみ対応するにように間引かれて形成されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）

【課題】回路基板の信号伝送特性を向上させる。
【解決手段】回路基板１０は、絶縁層６内に設けられた配線層２、配線層４、及び貫通ビアホール７を含む。配線層２は、貫通ビアホール７が接続されたランド部２ａと、そのランド部２ａに接続された配線部２ｂとを有し、ランド部２ａが、配線部２ｂよりも、上層の配線層４から離れる方向に薄くなっている。ランド部２ａを薄くすることで、信号伝送時の、貫通ビアホール７との接続部におけるインピーダンスの低下を抑え、伝送損失を低減する。 （もっと読む）

【課題】集積回路がフリップチップ実装された光モジュールにおいて、２５Ｇｂｐｓ以上の超高速伝送を行っても、隣接するチャンネル間のクロストークを低減し、良好な信号伝送を実現する光モジュールを提供する。
【解決手段】多層基板上の隣り合う第１および第２電極パッドのうち、第１電極パッドは第１導体ビア、第１内層導体配線と順次接続され、第２電極パッドは多層基板の表層導体配線、第３電極パッド、第２導体ビア、第２内層導体配線と接続され、第１内層導体配線と表層導体配線の間にはグランド導体ビアもしくは電源導体ビアが設けられ、第１内層導体配線が形成された第１形成層と第２内層導体配線が形成された第２形成層との間には、グランド導体配線層もしくは電源導体配線層が設けられる。第１および第２電極パッドは、それぞれ第１および第２光素子の表面に形成された電極パッドと接続される。 （もっと読む）

【課題】リフロー方式の半田付けに対応可能で且つ小型化された高周波モジュールを提供することを目的としている。
【解決手段】略正方形状の多層基板の表層に、ＲＦＩＣが実装されるＲＦＩＣ領域と、入力インピーダンスの整合を行う入力整合回路が実装される入力整合回路領域と、水晶発振器を含む発振回路が実装される発振回路領域と、前記ＲＦＩＣ、前記入力整合回路、前記発振回路を含む回路の電源管理を行う電源回路領域と、を有し、前記ＲＦＩＣ領域は、前記表層の略中央に配置され、前記入力整合回路領域は、前記ＲＦＩＣ領域の２辺と、前記ＲＦＩＣ領域の２辺とそれぞれ対向する前記多層基板の２辺とに沿った略Ｌ字形状である。 （もっと読む）

【課題】絶縁板の主面または内部に実装された電子部品の接続検査を簡明化すること。
【解決手段】第１の電子部品が有する第１の電源端子に接続がされるための第１のランドパターンと、第２の電子部品が有する第２の電源端子に接続がされるための第２のランドパターンと、第１の電源端子を除くいずれかの端子に接続がされるための第３のランドパターンを含み、かつ第２の電源端子を除くいずれかの端子に接続がされるための第４のランドパターンを含み、かつ第３のランドパターンと第４のランドパターンとを電気的に接続するように絶縁板に設けられた配線部と、第１のランドパターンに電気的に接続して設けられた、少なくとも一部が主面上に存在する第１の電源リード部と、第２のランドパターンに電気的に接続して設けられた、少なくとも一部が前記主面上に存在し、かつ、第１の電源リード部とは電気的に分離して存在する第２の電源リード部とを具備する。 （もっと読む）

【課題】
高周波信号の伝送損失を低減でき、かつ、クロストークノイズを抑制できる回路基板を提供する
【解決手段】
絶縁基板と、前記絶縁基板の内部又は少なくとも一主面上に形成された配線層とを含む回路基板であって、前記絶縁基板が、２５℃で１ＧＨｚにおける誘電正接（ｔａｎδ）が０．００４〜０．０１の基板であり、前記配線層が、配線導体幅が４０μｍ以下の部分を有し、かつ、絶縁基板と接する面の表面粗さ（Ｒｚ）が、１．５μｍ以下の層である、回路基板。 （もっと読む）

【課題】信号配線に３０ＧＨｚ以上の超高周波の信号を効率よく伝送させることが可能な配線基板を提供すること。
【解決手段】絶縁層１を貫通する貫通導体３Ｓと、絶縁層１の表面に貫通導体３Ｓを覆うランド部Ｌを有して配設された帯状の信号配線２Ｓと、絶縁層１の表面に信号配線２Ｓの周囲を所定の間隔をあけて取り囲むように配設された接地導体２Ｇまたは電源導体２Ｐと、を具備して成る配線基板であって、信号配線２Ｓは、ランド部Ｌの直径よりも広い幅で接地導体２Ｇまたは電源導体２Ｐとの間隔が一定である幅広部Ｗと、幅広部Ｗとランド部Ｌとの間を接続し、ランド部Ｌの直径よりも狭い幅で且つ信号配線２Ｓを伝播する信号の波長の４分の１未満の長さの幅狭部Ｎとを有する配線基板である。 （もっと読む）

【課題】電源インピーダンスを低くすることや、インピーダンスマッチングをとることが容易な無機材料を用いた配線基板、及び前記配線基板上に半導体チップを搭載した半導体パッケージを提供すること。
【解決手段】本配線基板は、無機材料からなる基板本体と、前記基板本体を厚さ方向に貫通する平板状の第１電極と、前記基板本体を厚さ方向に貫通する平板状の第２電極と、を有し、前記第１電極と前記第２電極とは所定の間隔を隔てて対向し、前記第１電極と前記第２電極との間には、前記基板本体を前記厚さ方向に貫通する信号電極が設けられ、前記第１電極と前記第２電極の何れか一方はグランド電極であり、他方は電源電極である。 （もっと読む）

【課題】小型化を図った高周波部品および通信装置を提供する。
【解決手段】複数の誘電体層を積層してなる積層基板に高周波信号処理回路を備えた高周波部品であって、高周波信号の入力、出力端子および高周波信号処理回路の複数の電源端子を含む端子群が積層基板の一方の主面に形成されており、積層基板を構成する誘電体層には、インダクタンス素子用等のパターン電極が構成され、一端がそれぞれ電源端子に接続された複数の電源ラインは、誘電体層１に形成されたビア電極を介して高周波信号処理回路が有する少なくとも一つの半導体素子に接続され、複数の電源ラインのうち少なくとも二つの電源ラインは、それぞれ、隣接する二以上の誘電体層１にわたって積層方向から見て重なるように形成されたビア電極列２を有し、少なくとも二つの電源ラインのビア電極列２は、隣接する誘電体層間において、他の導体パターンを介さずに近接している。 （もっと読む）

【課題】小型化しても所望の阻止帯域特性を持つビアレスＥＢＧ構造を有する多層プリント配線板の提供。
【解決手段】絶縁体から成る絶縁層を挟むように第１の導体層及び第２の導体層が設けられた構造を有する多層プリント配線板において、前記第１の導体層若しくは第２の導体層に、浮島状のパッチ部とこのパッチ部間を接続するブリッジ部またはブリッジ部のみから成る単位セルを１個若しくは複数個、１次元または２次元に周期的に配置することで、特定の周波数帯において電磁波伝搬が抑制される阻止帯域を有する電磁バンドギャップ構造を形成し、前記ブリッジ部により前記阻止帯域を制御し得るように構成する。 （もっと読む）

【課題】貫通配線を効率的に形成できる貫通配線基板の製造方法の提供。
【解決手段】絶縁基板１１の一方の面１１ａにグランド回路２１又は電源回路を備え、グランド回路２１又は電源回路に接続される層間導通のためのビア３１を複数有する配線基板１１αを少なくとも一つ以上備えた多層配線基板１であって、ビア３１の少なくとも一つにおいて、当該ビア３１を構成する導電性ペーストとグランド回路２１又は電源回路との接続部に、グランド回路２１又は電源回路をなす導体膜を貫く小穴が設けられ、前記小穴の内部に前記導電性ペーストが充填されていることを特徴とする多層配線基板１。 （もっと読む）

【課題】従来に比して動作時における不要輻射雑音の発生が低減される多層プリント配線板を提供。
【解決手段】絶縁された不連続部分が設けられることによって導体パターン14、16、18に分割され、実装される電子部品に対して導体パターン14、16、18ごとにそれぞれ異なる駆動電圧を供給する電源層24を内層に有し、内層のうち不連続部分が設けられた面に対して垂直方向に平行移動された面上には、導体パターン14、16、18同士を高周波的に接続する複数の電源間バイパスコンデンサ12が、および／または導体パターン14、16、18の周縁部に対して垂直方向に平行移動された内層面上には、導体パターン14、16、18とGND層36を高周波的に接続する電源グランド間バイパスコンデンサ52が実装される。 （もっと読む）

【課題】インピーダンスが所定の値に整合された幅の広い引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能な配線基板を提供すること。
【解決手段】上面側ビルドアップ接続配線部Ａは、半導体素子接続パッド７に第１のピッチで接続されているとともにコア絶縁板１の上面中央部においてコア接続配線部Ｂに第１のピッチよりも広い第２のピッチで接続されており、コア接続配線部Ｂは、コア絶縁板１の中央部から外周部に向けて延在する帯状の引き出し配線２Ｓを含み、引き出し配線２Ｓの中央部側の端部が上面側ビルドアップ接続配線部Ａに電気的に接続されているとともに外周部側の端部が下面側ビルドアップ接続配線部Ｃに電気的に接続されており、下面側ビルドアップ接続配線部Ｃが外部接続パッド８に電気的に接続されている。 （もっと読む）

【課題】多層プリント配線基板において、電源用パターンでの定在波の発生を防ぎ、不要輻射のレベルを抑えること。
【解決手段】多層プリント配線基板において、電源ランド１内には、その外周辺のうち、対向する平行な２辺の間に複数のスリット２を設ける。スリット２により形成した電源ランド１内の欠落部分の境界線の形状については、任意の２つの欠落部分は境界線同士の間に同一の垂線９を引くことのできる線分をもたない。また、欠落部分の境界線は、電源ランド１の任意の外周辺との間に同一の垂線を引くことのできる線分をもたない。 （もっと読む）

【課題】オンボード電源からデバイスに電力を供給する際のリターン電流経路を小さくすることができるプリント配線基板およびプリント配線基板のビア配列方法を提供する。
【解決手段】オンボード電源のグランド端子と接続されるグランドパターン１１１とオンボード電源の電源端子と接続される電源パターン１１２とが形成された表面層１１０と、グランドパターン１２１が形成された第１の内層１２０とを備え、電源パターン１１２側に電源ビアとグランドビアとが交互に配置され、電源パターン１１２側に配置されたグランドビアとグランドパターン１１１側に配置されたグランドビアとが、第１の内層１２０のグランドパターン１２１によって電気的に接続されている。 （もっと読む）

【課題】回路板組立体のための熱除去システム（２５０）を提供する。
【解決手段】熱除去システム（２５０）は、印刷回路板（ＰＣＢ）（１０６）と、該ＰＣＢを通って延在する少なくとも１つの熱的バイア（２２２）と、熱が前記ＰＣＢから前記少なくとも１つの熱的バイア及び当該熱界面材料（１２２）を通って除去されるように、前記少なくとも１つの熱的バイアに結合されている熱界面材料（ＴＩＭ）（１２２）とを含む。 （もっと読む）

【課題】 非破壊で導体層を正確に測定できるプリント配線板を提供する。
【解決手段】 絶縁層と導体パターンとが交互に積層され、異なる層に形成されている導体パターン同士がビア導体により接続されているビルドアップ層を有するプリント配線板であって、前記導体パターンのうち任意の第１導体パターンは、該第１導体パターンとは異なる層に位置する第２導体パターンとは前記絶縁層の厚み方向において重ならない測定部位を有し、該測定部位をもとに前記第１導体パターンの厚みが測定される。 （もっと読む）

【課題】多層配線基板の反り変形を抑制する設計方法を提供する。
【解決手段】多層配線基板の各層において、電源や接地用の金属配線は、ノイズ等の抑制のため大面積の導体面（金属プレーン）を必要とし、その金属プレーン間のスペース部（樹脂絶縁体）は金属プレーン部と比較すると相対的に弾性率が低いため、熱処理等において反りの原因となる。そこで、各層で生じたスペース部を複数の層間で位置、角度が重なり合わないようにずらすか、または、スペース部の上方または下方の信号線層に、補強のための金属プレーンを配置することで、反りに対する耐性を増す、もしくは、信号線の配置、角度を調整することで反りに対する耐性を増した。 （もっと読む）