マイクロ波増幅器
【課題】 キャパシタの容量ばらつきに対する回路の周波数変動を小さくし、プロセス変動に対するマイクロ波増幅器の歩留まりを向上させ、低コスト化を図る。
【解決手段】 増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うものであって、前記整合回路は、前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第2のインピーダンス変成回路と、を備えたことを特徴とする。
【解決手段】 増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うものであって、前記整合回路は、前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第2のインピーダンス変成回路と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、ミリ波帯を含むマイクロ波帯で使用されるマイクロ波増幅器に関するものである。
【背景技術】
【0002】
図10は、非特許文献1に示されたマイクロ波増幅器の一例である。図10において、1はFET(Field Effect Transistor:電界効果トランジスタ)、2は入力整合回路、3は出力整合回路、4、21はインダクタ、5、22はキャパシタである。インダクタ4とキャパシタ5からインピーダンス変成回路9が構成されている。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】伊藤康之・高木直著、「MMIC技術の基礎と応用」リアライズ社、1996年5月31日発行、p.142
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来構成の議論を簡単化するためFETの入力側等価回路をL-C-Rからなる回路であるとすると、図10の入力側の回路は図11に示すような回路で表すことができる。FETの入力側等価回路はゲート・ソース間容量Cgs、内部抵抗Rin、ゲートインダクタLgから構成されている。FETの入力インピーダンスをZFETとすると、ZFETはインダクタ4とキャパシタ5からなるインピーダンス変成回路9によってインピーダンスZ1に変換される。次にZ1は上記と同様にインダクタ21とキャパシタ22によってZ2に変換される。非特許文献1には、このように多段のインピーダンス変成回路を用いてインピーダンスを段階的に変化させることにより、広帯域な特性が得られることが示されている。
【0005】
しかしながら、従来の構成を例えばMMIC(Monolithic Microwave Integrated Circuit:モノリシックマイクロ波集積回路)上で実現しようとした場合には、次のような問題が生じる。MMIC上でキャパシタを作成する際はMIM(Metal-Insulator-Metal)キャパシタが多く用いられるが、MIMキャパシタは誘電体厚さのプロセスばらつきのために、その容量値がばらつくことが知られている。
【0006】
図11のキャパシタ5とキャパシタ22の容量値が±20%ばらついたときの従来回路の反射特性の計算結果を図12に示す。計算に用いた素子値を図13に示す。
図12を見ると分かるようにキャパシタの容量値のばらつき(以下Cばらつきとする)により反射特性が大きく変化している。例えば反射特性が-10dBとなる下限周波数のCばらつきによる変動は、この計算の範囲で約3.7GHzであり、周波数が大きく変化している。また、この従来構成のマイクロ波増幅器の設計動作帯域は30〜40GHzであり、この周波数範囲で反射特性が-10dB以下程度となることが望ましいものである。しかし、図示した範囲でCばらつきが生じると、反射特性が-5dB以上と大きくなる周波数が生じてしまう。このように、従来構成はインダクタとキャパシタからなる簡単な構成で広帯域な特性が得られる半面、Cばらつきによる周波数変動が大きいという問題がある。
【0007】
この発明は上記の問題を解決するためになされたもので、Cばらつきに対する回路の周波数変動を小さくし、プロセス変動に対するマイクロ波増幅器の歩留まりを向上させ、低コスト化を図ることを目的とする。
【課題を解決するための手段】
【0008】
この発明に係るマイクロ波増幅器は、
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うものであって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、
この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第2のインピーダンス変成回路と、
を備えたことを特徴とするものである。
【発明の効果】
【0009】
この発明によれば、キャパシタの容量値がばらついたときにも周波数変動による特性の劣化を抑えることができる効果がある。
【図面の簡単な説明】
【0010】
【図1】この発明の実施の形態1によるマイクロ波増幅器を示す回路構成図
【図2】この発明の実施の形態1によるマイクロ波増幅器の入力側回路構成図
【図3】この発明の実施の形態1によるマイクロ波増幅器のCばらつきに対する入力反射特性を示す図
【図4】この発明の実施の形態1によるマイクロ波増幅器の特性計算に用いる素子値を示す表
【図5】この発明の実施の形態2によるマイクロ波増幅器を示す構成図
【図6】この発明の実施の形態3によるマイクロ波増幅器を示す構成図
【図7】この発明の実施の形態3によるマイクロ波増幅器のCばらつきに対する入力反射特性を示す図
【図8】この発明の実施の形態4によるマイクロ波増幅器を示す構成図
【図9】この発明の実施の形態5によるマイクロ波増幅器を示す構成図
【図10】従来のマイクロ波増幅器を示す回路構成図
【図11】従来のマイクロ波増幅器の入力側回路構成図
【図12】従来のマイクロ波増幅器のCばらつきに対する入力反射特性を示す図
【図13】従来のマイクロ波増幅器の特性計算に用いる素子値を示す表
【発明を実施するための形態】
【0011】
実施の形態1.
図1はこの発明の実施の形態1によるマイクロ波増幅器を示す回路構成図である。図1において、1は増幅素子であるFET(Field Effect Transistor:電界効果トランジスタ)、2は整合回路である入力整合回路、3は出力整合回路、4、7はインダクタ、5、8はキャパシタ、6は伝送線路である。インダクタ4とキャパシタ5を逆L形に接続して第1のインピーダンス変成回路9が構成されている。インダクタ7とキャパシタ8から直列共振回路10が構成され、伝送線路6とグランドの間に接続されている。伝送線路6と直列共振回路10とで第2のインピーダンス変成回路構成している。本実施例において、所定の動作帯域は30GHzから40GHzまでに設定されており、その中心周波数は35GHzである。図1において、FET1と入力整合回路2はMMIC(Monolithic Microwave Integrated Circuit:モノリシックマイクロ波集積回路)として集積化して作られている。また、キャパシタ5、8はMIM(Metal-Insulator-Metal)キャパシタで作られている。
【0012】
次に動作について説明する。議論を簡単化するためFET1の入力側等価回路をL-C-Rからなる回路であるとする。伝送線路6は、帯域中心周波数における電気長が90°以上180°以下となるように設定されている。このとき、伝送線路6は等価回路として近似的に電気長180°の伝送線路と負のインダクタに分割できる。よって、図1は図2に示す回路で表すことができる。FET1の入力インピーダンスをZFETとすると、ZFETはインピーダンス変成回路9によりインピーダンスZ2(=1/Y2)に変換され、Z2は伝送線路6と直列共振回路10によりインピーダンスZ4(=1/Y4)に変換される。直列共振回路10は共振周波数が帯域中心周波数より低い値に設定されており、帯域中心周波数ではシャントのインダクタとして動作する。伝送線路6と直列共振回路10は、やはりインピーダンス変成回路として動作する。このように、本実施の形態は多段のインピーダンス変成回路を用いており、従来構成と同様に広帯域な特性を得ることができる。
【0013】
次に、キャパシタの容量値のばらつき(以下Cばらつきと言う)に対する周波数変動について説明する。所定動作帯域の周波数の代表値として、ここでは動作帯域の中心周波数を考え、この角周波数の値をω0とする。このとき、アドミッタンスY2はアドミッタンスY1とキャパシタC1を用いて以下のように表される。
Y2(ω0)=Y1(ω0)+jω0C1 ・・・(1)
Y1(ω0)=G(ω0)+jB(ω0) とおくと、
Y2=G+j(B+ω0C1) ・・・(2)
となる。ここで、Y2=Y2(ω0)、G=G(ω0)、B=B(ω0) である。
【0014】
次にインピーダンスZ3(=1/Y3)を求める。伝送線路6は、帯域中心周波数における電気長が90°以上180°以下となるように設定されている。この電気長は、(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の値において、nを1とした場合の値である。このため、伝送線路6を等価的に、電気長が180°の伝送線路と、電気長が−90°以上0°以下の仮想的な伝送線路とに分割することができる。
【0015】
ω0において電気長が180°のn倍である伝送線路を接続してもインピーダンスは不変であり、この伝送線路は無視できる。また、電気長が−90°以上0°以下の仮想的な伝送線路は、次式の変換によって、図2に示すように仮想的な負のインダクタ -LZcと置き換えて考えることができる。
L≒Z tanθ/ω0 ・・・(3)
ここで、Lは等価インダクタンス、Zは伝送線路の特性インピーダンス、θは伝送線路の電気長である。
このように仮想的な負のインダクタを導くことができるのは、伝送線路6の電気長が90°以上180°以下となるように設定されているためである。
【0016】
以上より、求めるインピーダンスZ3は、
【数1】
となる。式(4)に式(2)を代入し、Y3を求めると、
【数2】
となる。
【0017】
C1のCばらつきを、C1をC1(1+ΔCbara) と置き換えることによって表し、式(5)に代入し、その後この式をΔCbaraに対する変化を表す式として変形すると、Y3は近似的に以下の式で表せる。
【数3】
ここで、Y3' はCばらつきがないときのアドミッタンスである。また、ΔCbaraの変化に対するアドミッタンスの実数部の変化は小さいので、式(6)では省略している。
【0018】
次に、直列共振回路10のアドミッタンスYSについて考えると、次のようになる。
【数4】
直列共振回路10がシャントのインダクタとして動作するためにはYSの虚数部が、Im[YS]<0である必要があるから、直列共振回路は以下の式を満たす必要がある。
【数5】
すなわち、帯域中心周波数より直列共振回路10の共振周波数が低いことが条件となる。ここでは、直列共振回路10の共振周波数を帯域中心周波数より低い値に設定しているので、式(8)は満たされている。
【0019】
次に上記と同様にC2のCばらつきを、C2=C2(1+ΔCbara) として式(7)に代入するとYSは近似的に次の式で表せる。
【数6】
ここで、YS' はCばらつきがないときのアドミッタンスである。
【0020】
C1とC2は同一プロセスで製造されるので、式(6)と式(9)におけるCばらつきの比率ΔCbara は同じ値とすることができる。したがって、式(6)と式(9)からアドミッタンスY4は以下のように表わされる。
【数7】
よって、CばらつきΔCbara に対するアドミッタンスの変動ΔY4は、
【数8】
である。
【0021】
式(11)において、大括弧内の第一項と第二項の値について考える。
インピーダンス変成回路9によりアドミッタンスY2は実数に近い値となっているので、Y2の虚数部である B+ω0C1 は実数部 G に対し絶対値が小さくなっている。また、式(11)大括弧内の第一項において、分子の中括弧内の定数1は影響が小さく無視できる。したがって、先頭の負号も考慮すると、式(11)大括弧内の第一項は全体として負の値となっている。
【0022】
また、式(11)大括弧内の第二項は明らかに正の値である。よって、式(11)において、大括弧内の第一項と第二項は打ち消しあって、ΔCbaraの係数は小さくなることが分かる。このため、本実施例ではCばらつきによるアドミッタンスY4の変動を小さく抑えることができる。
【0023】
以上では、動作帯域の中心周波数について動作説明を行ったが、動作帯域内の任意の周波数について考えても、同様な動作および効果が得られる。
【0024】
なお、Cばらつきによる周波数変動の影響を最小にするには、以下の条件を満たすことが理想的である。
【数9】
【0025】
以下に本整合回路を用いた具体的な計算例を示し、本実施例の効果をより明らかにする。図3にキャパシタの容量値が±20%ばらついたときの入力反射特性の計算結果を示す。計算に用いた素子値を図4に示す。図3では、例えば反射特性が-10dBとなる下限周波数のCばらつきによる変動は、この計算の範囲で約0.3GHzに抑えられている。これは、従来例の図12における値の約3.7GHzに対して非常に小さい値である。
【0026】
また図3では、図示した範囲でCばらつきがあったとしても所定の動作帯域である30GHzから40GHzまでで反射特性は-10dB以下となっており、良好な特性が得られている。
【0027】
このように本発明の本実施の形態1ではCばらつきによる周波数変動を小さくできるという効果を有する。このように、Cばらつきに対するRF特性の劣化を抑えることによりマイクロ波増幅器の歩留まりを向上させ、低コスト化を図ることができる。
【0028】
本実施の形態を実際の回路で実現するには、集中定数のCをMIMキャパシタなどとし、集中定数のLをチップインダクタ、伝送線路などで置き換えれば良い。伝送線路はマイクロストリップ線路やコプレナー線路などで実現できる。すべての回路要素と増幅素子をMMICで一体化、かつ集積化して製造することも可能であるし、数個の部分に分けて製造することも可能である。
【0029】
なお、本実施において伝送線路6の電気長は90°以上180°以下となるように設定されているが、これに限らず270°以上360°以下など、(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長としても同様の効果が得られる。
【0030】
実施の形態2.
図5はこの発明の実施の形態2によるマイクロ波増幅器を示す回路構成図である。図5において、1は増幅素子であるFET、2aは入力整合回路、3は出力整合回路、4、6−L、7はインダクタ、5、6−C、8はキャパシタである。インダクタ4とキャパシタ5を逆L形に接続してインピーダンス変成回路9が構成されている。インダクタ6−Lとキャパシタ6−Cから第1の直列共振回路が構成され、インダクタ7とキャパシタ8から第2の直列共振回路10が構成されている。第1の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも高く設定されており、第2の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも低く設定されている。キャパシタ5、6−C、8はMIMキャパシタで作られている。
【0031】
次に、動作について説明する。図5では、第1の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも高く設定されており、第2の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも低く設定されている。したがって、中心周波数においては、第1、第2の直列共振回路はそれぞれ、キャパシタ、インダクタと等価なインピーダンスとなっている。すなわち、第1の直列共振回路と第2の直列共振回路10からなる逆L形回路は、やはりインピーダンス変成回路として動作する。
【0032】
よって、インダクタ4とキャパシタ5からなるインピーダンス変成回路9と合わせて、図5の入力整合回路2も、インピーダンス変成回路を多段に縦続接続した回路となっており、広帯域な特性を得ることができる。
【0033】
さて、ある周波数において電気長が180°となる伝送線路は、その周波数を共振周波数とするキャパシタとインダクタとの直列共振回路で近似できることが知られている。この直列共振回路にさらに負のインダクタを直列接続すると、インダクタのインダクタンスが打ち消しあって減少するので、共振周波数がより高い直列共振回路となる。
【0034】
図5の第1の直列共振回路は、中心周波数よりも高い共振周波数を有しており、電気長が180°の伝送線路と負のインダクタを直列接続した回路と近似的に等価である。すなわち図5は、図2に示した実施の形態1の回路と等価となっている。したがって、図5においても、実施の形態1と同様に、Cばらつきによる周波数変動を小さくできるという効果を有する。
【0035】
なお、図5においては、第1の直列共振回路に用いるキャパシタ6−Cは、プロセス製造ばらつきの影響を受けにくいMIMキャパシタ以外のキャパシタで構成することもできる。
【0036】
実施の形態3.
図6はこの発明の実施の形態3によるマイクロ波増幅器を示す回路構成図である。図6において、1はFET、2bは入力整合回路、3は出力整合回路、7、12はインダクタ、8、11はキャパシタ、6は伝送線路であり、キャパシタ11とインダクタ12を逆L形に接続してインピーダンス変成回路9が構成されている。インダクタ7とキャパシタ8から直列共振回路10が構成され、伝送線路6とグランドの間に接続されている。キャパシタ8、11はMIMキャパシタで作られている。
【0037】
図6では、インピーダンス変成回路9の逆L形回路において、直列素子にキャパシタ11を、並列素子にインダクタ12を接続した構成としている。また、直列共振回路10が帯域中心周波数においてインダクタとして動作するように、直列共振回路10の共振周波数は帯域中心周波数よりも低く設定されている。この場合も、キャパシタ11とインダクタ12とからなるインピーダンス変成回路9と、伝送線路6と直列共振回路10とからなるインピーダンス変成回路が多段に接続されているので、広帯域な特性が得られる。
【0038】
図7に、図6の回路において、キャパシタの容量値が±20%ばらついたときの入力反射特性の計算結果を示す。図7において、例えば反射特性が-10dBとなる下限周波数のCばらつきによる変動は、この計算の範囲で約1.7GHzである。したがって、この場合でも従来例における図12における値の約3.7GHzに対して小さい値に抑えることができる。
【0039】
また、所定の動作帯域である30GHzから40GHzで、図示した範囲のCばらつきがあったとしても反射特性は-8dB以下に抑えられており、-10dBよりは大きくなるものの、ほぼ良好な特性が得られている。
【0040】
このように、以上のような構成でも実施の形態1と同様に、Cばらつきによる周波数変動を小さくできるという効果を有する。
【0041】
さらに、図6ではインピーダンス変成回路9をC-Lのハイパス形回路構成を用いている。このため、図1と異なり、インピーダンス変成回路9を構成するインダクタ12を信号線路に対してシャント接続することができる。インダクタ12を作製するには一般に長い線路を用いる必要があるが、インダクタ12を信号線路に対してシャント接続しているため、チップ配置上比較的スペースに余裕のある信号線路に対して垂直方向へ伸ばすことができる。このため、信号線路方向への長さを長くすることなく形成することができ、全体としてチップを小形化できるという効果も有する。
【0042】
実施の形態4.
図8はこの発明の実施の形態4によるマイクロ波増幅器を示す回路構成図である。図8において、1はFET、2、13は入力整合回路、3は出力整合回路、4、7、14、17はインダクタ、5、8、15、18はキャパシタ、6、16は伝送線路であり、インダクタ4とキャパシタ5からインピーダンス変成回路9、インダクタ14とキャパシタ15からインピーダンス変成回路19が構成されており、インダクタ7とキャパシタ8から直列共振回路10、インダクタ17とキャパシタ18から直列共振回路20が構成されている。キャパシタ5、8、15、18はMIMキャパシタで作られている。
【0043】
図8では、入力整合回路2と入力整合回路13とを縦続接続している。それぞれの入力整合回路2、および13は、実施の形態1と同様の構成としている。したがって、Cばらつきによる周波数変動を小さくできるという効果を有する。
【0044】
さらに、整合回路の段数を増やし、より多段化していることにより、インピーダンス変成回路をより多段に接続することができ、さらなる広帯域化ができるという効果を有する。
【0045】
なお、本実施の形態において、入力整合回路2と入力整合回路13とは、例えば実施の形態1から実施の形態3までに示した構成の入力整合回路の中からどの構成のものを用いてもよいし、例えば実施の形態1から実施の形態3までに示した入力整合回路の中から互いに異なる回路構成のものを用いて接続することもできる。また、同一の回路構成を用いる場合であっても対応する素子の素子値等を異ならせてもよい。
【0046】
実施の形態5.
図9はこの発明の実施の形態5によるマイクロ波増幅器を示す回路構成図である。図で対称性をもつものに対しては、一般に1a、1bのように符号を付加している。1a、1bの両方を総称して適宜1と呼ぶ。また、伝送線路などのように分割しても同様の動作を示すものに対して、一般に分割した線路を6−1、6−2のように符号を付加し、両方を総称して適宜6と呼ぶ。図9において、1はFET、2cは入力整合回路、3は出力整合回路、4、7はインダクタ、5、8はキャパシタ、6は伝送線路であり、インダクタ4とキャパシタ5からインピーダンス変成回路9が構成されており、インダクタ7とキャパシタ8から直列共振回路10が構成されている。キャパシタ5、8はMIMキャパシタで作られている。
【0047】
図9では、帯域中心周波数における電気長が90°以上180°以下である伝送線路6を、合計の電気長が等しい状態で、伝送線路6−1と、伝送線路6−2との2つに分割し、さらに、伝送線路6−2を電気長が等しく、特性インピーダンスが2倍である2つの伝送線路6−2aと、伝送線路6−2bに分割している。そして、伝送線路6−2a、伝送線路6−2bと、伝送線路6−1との接続点を分岐点にすることにより、2つのFET1a、1b、および2つのインピーダンス変成回路9a、9bを並列合成している。他の構成は実施の形態1と同様である。
【0048】
以上のような構成でも実施の形態1と同様にCばらつきによる周波数変動を小さくできるという効果を有する。さらに、本実施の形態のようにFET1を並列合成することにより高出力化できるという効果も有する。
【0049】
なお図9では、伝送線路6の途中に分岐点を設け、2つのFET1a、1bを並列合成する構成を示したが、本実施例ではこれに限らず、分岐点をFET1とインピーダンス変成回路9の間に設けてもよいし、直列共振回路10の入力側手前に設けてもよい。また、これらの間のどこに設けてもよい。さらに、増幅素子であるFET1を3つ以上並列合成してもよい。実施の形態4に示したような整合回路を複数個縦続接続する構成を、本実施例に適用することもできる。
【0050】
上述した実施の形態1から4においては入力整合回路を例にとり本発明を説明した。しかしながら、本発明はこれに限られるものではなく、出力整合回路にも適用できるし、入力整合回路と出力整合回路の両方に適用してもよい。出力整合回路に適用する場合には、実施の形態1から4に示した整合回路を左右対称とし、FET1の出力側から、インピーダンス変成回路9、伝送線路6等、直列共振回路10と、順に接続すればよい。本発明を入力整合回路か出力整合回路のどちらかに用いた場合、他方の整合回路は必ずしも必要としない。また、増幅素子はFET1に限らず、他の種類のトランジスタや増幅作用を有するいかなる増幅素子を用いてもよい。
【符号の説明】
【0051】
1、1a、1b FET
2、2a、2b、2c、13 入力整合回路
3 出力整合回路
4、4a、4b、6−L、7、12、14、17、21 インダクタ
5、5a、5b、6−C、8、11、15、18、22 キャパシタ
6、6−1a、6−1b、6−2、16 伝送線路
9、9a、9b、19 インピーダンス変成回路
10、20 直列共振回路
【技術分野】
【0001】
この発明は、ミリ波帯を含むマイクロ波帯で使用されるマイクロ波増幅器に関するものである。
【背景技術】
【0002】
図10は、非特許文献1に示されたマイクロ波増幅器の一例である。図10において、1はFET(Field Effect Transistor:電界効果トランジスタ)、2は入力整合回路、3は出力整合回路、4、21はインダクタ、5、22はキャパシタである。インダクタ4とキャパシタ5からインピーダンス変成回路9が構成されている。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】伊藤康之・高木直著、「MMIC技術の基礎と応用」リアライズ社、1996年5月31日発行、p.142
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来構成の議論を簡単化するためFETの入力側等価回路をL-C-Rからなる回路であるとすると、図10の入力側の回路は図11に示すような回路で表すことができる。FETの入力側等価回路はゲート・ソース間容量Cgs、内部抵抗Rin、ゲートインダクタLgから構成されている。FETの入力インピーダンスをZFETとすると、ZFETはインダクタ4とキャパシタ5からなるインピーダンス変成回路9によってインピーダンスZ1に変換される。次にZ1は上記と同様にインダクタ21とキャパシタ22によってZ2に変換される。非特許文献1には、このように多段のインピーダンス変成回路を用いてインピーダンスを段階的に変化させることにより、広帯域な特性が得られることが示されている。
【0005】
しかしながら、従来の構成を例えばMMIC(Monolithic Microwave Integrated Circuit:モノリシックマイクロ波集積回路)上で実現しようとした場合には、次のような問題が生じる。MMIC上でキャパシタを作成する際はMIM(Metal-Insulator-Metal)キャパシタが多く用いられるが、MIMキャパシタは誘電体厚さのプロセスばらつきのために、その容量値がばらつくことが知られている。
【0006】
図11のキャパシタ5とキャパシタ22の容量値が±20%ばらついたときの従来回路の反射特性の計算結果を図12に示す。計算に用いた素子値を図13に示す。
図12を見ると分かるようにキャパシタの容量値のばらつき(以下Cばらつきとする)により反射特性が大きく変化している。例えば反射特性が-10dBとなる下限周波数のCばらつきによる変動は、この計算の範囲で約3.7GHzであり、周波数が大きく変化している。また、この従来構成のマイクロ波増幅器の設計動作帯域は30〜40GHzであり、この周波数範囲で反射特性が-10dB以下程度となることが望ましいものである。しかし、図示した範囲でCばらつきが生じると、反射特性が-5dB以上と大きくなる周波数が生じてしまう。このように、従来構成はインダクタとキャパシタからなる簡単な構成で広帯域な特性が得られる半面、Cばらつきによる周波数変動が大きいという問題がある。
【0007】
この発明は上記の問題を解決するためになされたもので、Cばらつきに対する回路の周波数変動を小さくし、プロセス変動に対するマイクロ波増幅器の歩留まりを向上させ、低コスト化を図ることを目的とする。
【課題を解決するための手段】
【0008】
この発明に係るマイクロ波増幅器は、
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うものであって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、
この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第2のインピーダンス変成回路と、
を備えたことを特徴とするものである。
【発明の効果】
【0009】
この発明によれば、キャパシタの容量値がばらついたときにも周波数変動による特性の劣化を抑えることができる効果がある。
【図面の簡単な説明】
【0010】
【図1】この発明の実施の形態1によるマイクロ波増幅器を示す回路構成図
【図2】この発明の実施の形態1によるマイクロ波増幅器の入力側回路構成図
【図3】この発明の実施の形態1によるマイクロ波増幅器のCばらつきに対する入力反射特性を示す図
【図4】この発明の実施の形態1によるマイクロ波増幅器の特性計算に用いる素子値を示す表
【図5】この発明の実施の形態2によるマイクロ波増幅器を示す構成図
【図6】この発明の実施の形態3によるマイクロ波増幅器を示す構成図
【図7】この発明の実施の形態3によるマイクロ波増幅器のCばらつきに対する入力反射特性を示す図
【図8】この発明の実施の形態4によるマイクロ波増幅器を示す構成図
【図9】この発明の実施の形態5によるマイクロ波増幅器を示す構成図
【図10】従来のマイクロ波増幅器を示す回路構成図
【図11】従来のマイクロ波増幅器の入力側回路構成図
【図12】従来のマイクロ波増幅器のCばらつきに対する入力反射特性を示す図
【図13】従来のマイクロ波増幅器の特性計算に用いる素子値を示す表
【発明を実施するための形態】
【0011】
実施の形態1.
図1はこの発明の実施の形態1によるマイクロ波増幅器を示す回路構成図である。図1において、1は増幅素子であるFET(Field Effect Transistor:電界効果トランジスタ)、2は整合回路である入力整合回路、3は出力整合回路、4、7はインダクタ、5、8はキャパシタ、6は伝送線路である。インダクタ4とキャパシタ5を逆L形に接続して第1のインピーダンス変成回路9が構成されている。インダクタ7とキャパシタ8から直列共振回路10が構成され、伝送線路6とグランドの間に接続されている。伝送線路6と直列共振回路10とで第2のインピーダンス変成回路構成している。本実施例において、所定の動作帯域は30GHzから40GHzまでに設定されており、その中心周波数は35GHzである。図1において、FET1と入力整合回路2はMMIC(Monolithic Microwave Integrated Circuit:モノリシックマイクロ波集積回路)として集積化して作られている。また、キャパシタ5、8はMIM(Metal-Insulator-Metal)キャパシタで作られている。
【0012】
次に動作について説明する。議論を簡単化するためFET1の入力側等価回路をL-C-Rからなる回路であるとする。伝送線路6は、帯域中心周波数における電気長が90°以上180°以下となるように設定されている。このとき、伝送線路6は等価回路として近似的に電気長180°の伝送線路と負のインダクタに分割できる。よって、図1は図2に示す回路で表すことができる。FET1の入力インピーダンスをZFETとすると、ZFETはインピーダンス変成回路9によりインピーダンスZ2(=1/Y2)に変換され、Z2は伝送線路6と直列共振回路10によりインピーダンスZ4(=1/Y4)に変換される。直列共振回路10は共振周波数が帯域中心周波数より低い値に設定されており、帯域中心周波数ではシャントのインダクタとして動作する。伝送線路6と直列共振回路10は、やはりインピーダンス変成回路として動作する。このように、本実施の形態は多段のインピーダンス変成回路を用いており、従来構成と同様に広帯域な特性を得ることができる。
【0013】
次に、キャパシタの容量値のばらつき(以下Cばらつきと言う)に対する周波数変動について説明する。所定動作帯域の周波数の代表値として、ここでは動作帯域の中心周波数を考え、この角周波数の値をω0とする。このとき、アドミッタンスY2はアドミッタンスY1とキャパシタC1を用いて以下のように表される。
Y2(ω0)=Y1(ω0)+jω0C1 ・・・(1)
Y1(ω0)=G(ω0)+jB(ω0) とおくと、
Y2=G+j(B+ω0C1) ・・・(2)
となる。ここで、Y2=Y2(ω0)、G=G(ω0)、B=B(ω0) である。
【0014】
次にインピーダンスZ3(=1/Y3)を求める。伝送線路6は、帯域中心周波数における電気長が90°以上180°以下となるように設定されている。この電気長は、(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の値において、nを1とした場合の値である。このため、伝送線路6を等価的に、電気長が180°の伝送線路と、電気長が−90°以上0°以下の仮想的な伝送線路とに分割することができる。
【0015】
ω0において電気長が180°のn倍である伝送線路を接続してもインピーダンスは不変であり、この伝送線路は無視できる。また、電気長が−90°以上0°以下の仮想的な伝送線路は、次式の変換によって、図2に示すように仮想的な負のインダクタ -LZcと置き換えて考えることができる。
L≒Z tanθ/ω0 ・・・(3)
ここで、Lは等価インダクタンス、Zは伝送線路の特性インピーダンス、θは伝送線路の電気長である。
このように仮想的な負のインダクタを導くことができるのは、伝送線路6の電気長が90°以上180°以下となるように設定されているためである。
【0016】
以上より、求めるインピーダンスZ3は、
【数1】
となる。式(4)に式(2)を代入し、Y3を求めると、
【数2】
となる。
【0017】
C1のCばらつきを、C1をC1(1+ΔCbara) と置き換えることによって表し、式(5)に代入し、その後この式をΔCbaraに対する変化を表す式として変形すると、Y3は近似的に以下の式で表せる。
【数3】
ここで、Y3' はCばらつきがないときのアドミッタンスである。また、ΔCbaraの変化に対するアドミッタンスの実数部の変化は小さいので、式(6)では省略している。
【0018】
次に、直列共振回路10のアドミッタンスYSについて考えると、次のようになる。
【数4】
直列共振回路10がシャントのインダクタとして動作するためにはYSの虚数部が、Im[YS]<0である必要があるから、直列共振回路は以下の式を満たす必要がある。
【数5】
すなわち、帯域中心周波数より直列共振回路10の共振周波数が低いことが条件となる。ここでは、直列共振回路10の共振周波数を帯域中心周波数より低い値に設定しているので、式(8)は満たされている。
【0019】
次に上記と同様にC2のCばらつきを、C2=C2(1+ΔCbara) として式(7)に代入するとYSは近似的に次の式で表せる。
【数6】
ここで、YS' はCばらつきがないときのアドミッタンスである。
【0020】
C1とC2は同一プロセスで製造されるので、式(6)と式(9)におけるCばらつきの比率ΔCbara は同じ値とすることができる。したがって、式(6)と式(9)からアドミッタンスY4は以下のように表わされる。
【数7】
よって、CばらつきΔCbara に対するアドミッタンスの変動ΔY4は、
【数8】
である。
【0021】
式(11)において、大括弧内の第一項と第二項の値について考える。
インピーダンス変成回路9によりアドミッタンスY2は実数に近い値となっているので、Y2の虚数部である B+ω0C1 は実数部 G に対し絶対値が小さくなっている。また、式(11)大括弧内の第一項において、分子の中括弧内の定数1は影響が小さく無視できる。したがって、先頭の負号も考慮すると、式(11)大括弧内の第一項は全体として負の値となっている。
【0022】
また、式(11)大括弧内の第二項は明らかに正の値である。よって、式(11)において、大括弧内の第一項と第二項は打ち消しあって、ΔCbaraの係数は小さくなることが分かる。このため、本実施例ではCばらつきによるアドミッタンスY4の変動を小さく抑えることができる。
【0023】
以上では、動作帯域の中心周波数について動作説明を行ったが、動作帯域内の任意の周波数について考えても、同様な動作および効果が得られる。
【0024】
なお、Cばらつきによる周波数変動の影響を最小にするには、以下の条件を満たすことが理想的である。
【数9】
【0025】
以下に本整合回路を用いた具体的な計算例を示し、本実施例の効果をより明らかにする。図3にキャパシタの容量値が±20%ばらついたときの入力反射特性の計算結果を示す。計算に用いた素子値を図4に示す。図3では、例えば反射特性が-10dBとなる下限周波数のCばらつきによる変動は、この計算の範囲で約0.3GHzに抑えられている。これは、従来例の図12における値の約3.7GHzに対して非常に小さい値である。
【0026】
また図3では、図示した範囲でCばらつきがあったとしても所定の動作帯域である30GHzから40GHzまでで反射特性は-10dB以下となっており、良好な特性が得られている。
【0027】
このように本発明の本実施の形態1ではCばらつきによる周波数変動を小さくできるという効果を有する。このように、Cばらつきに対するRF特性の劣化を抑えることによりマイクロ波増幅器の歩留まりを向上させ、低コスト化を図ることができる。
【0028】
本実施の形態を実際の回路で実現するには、集中定数のCをMIMキャパシタなどとし、集中定数のLをチップインダクタ、伝送線路などで置き換えれば良い。伝送線路はマイクロストリップ線路やコプレナー線路などで実現できる。すべての回路要素と増幅素子をMMICで一体化、かつ集積化して製造することも可能であるし、数個の部分に分けて製造することも可能である。
【0029】
なお、本実施において伝送線路6の電気長は90°以上180°以下となるように設定されているが、これに限らず270°以上360°以下など、(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長としても同様の効果が得られる。
【0030】
実施の形態2.
図5はこの発明の実施の形態2によるマイクロ波増幅器を示す回路構成図である。図5において、1は増幅素子であるFET、2aは入力整合回路、3は出力整合回路、4、6−L、7はインダクタ、5、6−C、8はキャパシタである。インダクタ4とキャパシタ5を逆L形に接続してインピーダンス変成回路9が構成されている。インダクタ6−Lとキャパシタ6−Cから第1の直列共振回路が構成され、インダクタ7とキャパシタ8から第2の直列共振回路10が構成されている。第1の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも高く設定されており、第2の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも低く設定されている。キャパシタ5、6−C、8はMIMキャパシタで作られている。
【0031】
次に、動作について説明する。図5では、第1の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも高く設定されており、第2の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも低く設定されている。したがって、中心周波数においては、第1、第2の直列共振回路はそれぞれ、キャパシタ、インダクタと等価なインピーダンスとなっている。すなわち、第1の直列共振回路と第2の直列共振回路10からなる逆L形回路は、やはりインピーダンス変成回路として動作する。
【0032】
よって、インダクタ4とキャパシタ5からなるインピーダンス変成回路9と合わせて、図5の入力整合回路2も、インピーダンス変成回路を多段に縦続接続した回路となっており、広帯域な特性を得ることができる。
【0033】
さて、ある周波数において電気長が180°となる伝送線路は、その周波数を共振周波数とするキャパシタとインダクタとの直列共振回路で近似できることが知られている。この直列共振回路にさらに負のインダクタを直列接続すると、インダクタのインダクタンスが打ち消しあって減少するので、共振周波数がより高い直列共振回路となる。
【0034】
図5の第1の直列共振回路は、中心周波数よりも高い共振周波数を有しており、電気長が180°の伝送線路と負のインダクタを直列接続した回路と近似的に等価である。すなわち図5は、図2に示した実施の形態1の回路と等価となっている。したがって、図5においても、実施の形態1と同様に、Cばらつきによる周波数変動を小さくできるという効果を有する。
【0035】
なお、図5においては、第1の直列共振回路に用いるキャパシタ6−Cは、プロセス製造ばらつきの影響を受けにくいMIMキャパシタ以外のキャパシタで構成することもできる。
【0036】
実施の形態3.
図6はこの発明の実施の形態3によるマイクロ波増幅器を示す回路構成図である。図6において、1はFET、2bは入力整合回路、3は出力整合回路、7、12はインダクタ、8、11はキャパシタ、6は伝送線路であり、キャパシタ11とインダクタ12を逆L形に接続してインピーダンス変成回路9が構成されている。インダクタ7とキャパシタ8から直列共振回路10が構成され、伝送線路6とグランドの間に接続されている。キャパシタ8、11はMIMキャパシタで作られている。
【0037】
図6では、インピーダンス変成回路9の逆L形回路において、直列素子にキャパシタ11を、並列素子にインダクタ12を接続した構成としている。また、直列共振回路10が帯域中心周波数においてインダクタとして動作するように、直列共振回路10の共振周波数は帯域中心周波数よりも低く設定されている。この場合も、キャパシタ11とインダクタ12とからなるインピーダンス変成回路9と、伝送線路6と直列共振回路10とからなるインピーダンス変成回路が多段に接続されているので、広帯域な特性が得られる。
【0038】
図7に、図6の回路において、キャパシタの容量値が±20%ばらついたときの入力反射特性の計算結果を示す。図7において、例えば反射特性が-10dBとなる下限周波数のCばらつきによる変動は、この計算の範囲で約1.7GHzである。したがって、この場合でも従来例における図12における値の約3.7GHzに対して小さい値に抑えることができる。
【0039】
また、所定の動作帯域である30GHzから40GHzで、図示した範囲のCばらつきがあったとしても反射特性は-8dB以下に抑えられており、-10dBよりは大きくなるものの、ほぼ良好な特性が得られている。
【0040】
このように、以上のような構成でも実施の形態1と同様に、Cばらつきによる周波数変動を小さくできるという効果を有する。
【0041】
さらに、図6ではインピーダンス変成回路9をC-Lのハイパス形回路構成を用いている。このため、図1と異なり、インピーダンス変成回路9を構成するインダクタ12を信号線路に対してシャント接続することができる。インダクタ12を作製するには一般に長い線路を用いる必要があるが、インダクタ12を信号線路に対してシャント接続しているため、チップ配置上比較的スペースに余裕のある信号線路に対して垂直方向へ伸ばすことができる。このため、信号線路方向への長さを長くすることなく形成することができ、全体としてチップを小形化できるという効果も有する。
【0042】
実施の形態4.
図8はこの発明の実施の形態4によるマイクロ波増幅器を示す回路構成図である。図8において、1はFET、2、13は入力整合回路、3は出力整合回路、4、7、14、17はインダクタ、5、8、15、18はキャパシタ、6、16は伝送線路であり、インダクタ4とキャパシタ5からインピーダンス変成回路9、インダクタ14とキャパシタ15からインピーダンス変成回路19が構成されており、インダクタ7とキャパシタ8から直列共振回路10、インダクタ17とキャパシタ18から直列共振回路20が構成されている。キャパシタ5、8、15、18はMIMキャパシタで作られている。
【0043】
図8では、入力整合回路2と入力整合回路13とを縦続接続している。それぞれの入力整合回路2、および13は、実施の形態1と同様の構成としている。したがって、Cばらつきによる周波数変動を小さくできるという効果を有する。
【0044】
さらに、整合回路の段数を増やし、より多段化していることにより、インピーダンス変成回路をより多段に接続することができ、さらなる広帯域化ができるという効果を有する。
【0045】
なお、本実施の形態において、入力整合回路2と入力整合回路13とは、例えば実施の形態1から実施の形態3までに示した構成の入力整合回路の中からどの構成のものを用いてもよいし、例えば実施の形態1から実施の形態3までに示した入力整合回路の中から互いに異なる回路構成のものを用いて接続することもできる。また、同一の回路構成を用いる場合であっても対応する素子の素子値等を異ならせてもよい。
【0046】
実施の形態5.
図9はこの発明の実施の形態5によるマイクロ波増幅器を示す回路構成図である。図で対称性をもつものに対しては、一般に1a、1bのように符号を付加している。1a、1bの両方を総称して適宜1と呼ぶ。また、伝送線路などのように分割しても同様の動作を示すものに対して、一般に分割した線路を6−1、6−2のように符号を付加し、両方を総称して適宜6と呼ぶ。図9において、1はFET、2cは入力整合回路、3は出力整合回路、4、7はインダクタ、5、8はキャパシタ、6は伝送線路であり、インダクタ4とキャパシタ5からインピーダンス変成回路9が構成されており、インダクタ7とキャパシタ8から直列共振回路10が構成されている。キャパシタ5、8はMIMキャパシタで作られている。
【0047】
図9では、帯域中心周波数における電気長が90°以上180°以下である伝送線路6を、合計の電気長が等しい状態で、伝送線路6−1と、伝送線路6−2との2つに分割し、さらに、伝送線路6−2を電気長が等しく、特性インピーダンスが2倍である2つの伝送線路6−2aと、伝送線路6−2bに分割している。そして、伝送線路6−2a、伝送線路6−2bと、伝送線路6−1との接続点を分岐点にすることにより、2つのFET1a、1b、および2つのインピーダンス変成回路9a、9bを並列合成している。他の構成は実施の形態1と同様である。
【0048】
以上のような構成でも実施の形態1と同様にCばらつきによる周波数変動を小さくできるという効果を有する。さらに、本実施の形態のようにFET1を並列合成することにより高出力化できるという効果も有する。
【0049】
なお図9では、伝送線路6の途中に分岐点を設け、2つのFET1a、1bを並列合成する構成を示したが、本実施例ではこれに限らず、分岐点をFET1とインピーダンス変成回路9の間に設けてもよいし、直列共振回路10の入力側手前に設けてもよい。また、これらの間のどこに設けてもよい。さらに、増幅素子であるFET1を3つ以上並列合成してもよい。実施の形態4に示したような整合回路を複数個縦続接続する構成を、本実施例に適用することもできる。
【0050】
上述した実施の形態1から4においては入力整合回路を例にとり本発明を説明した。しかしながら、本発明はこれに限られるものではなく、出力整合回路にも適用できるし、入力整合回路と出力整合回路の両方に適用してもよい。出力整合回路に適用する場合には、実施の形態1から4に示した整合回路を左右対称とし、FET1の出力側から、インピーダンス変成回路9、伝送線路6等、直列共振回路10と、順に接続すればよい。本発明を入力整合回路か出力整合回路のどちらかに用いた場合、他方の整合回路は必ずしも必要としない。また、増幅素子はFET1に限らず、他の種類のトランジスタや増幅作用を有するいかなる増幅素子を用いてもよい。
【符号の説明】
【0051】
1、1a、1b FET
2、2a、2b、2c、13 入力整合回路
3 出力整合回路
4、4a、4b、6−L、7、12、14、17、21 インダクタ
5、5a、5b、6−C、8、11、15、18、22 キャパシタ
6、6−1a、6−1b、6−2、16 伝送線路
9、9a、9b、19 インピーダンス変成回路
10、20 直列共振回路
【特許請求の範囲】
【請求項1】
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うマイクロ波増幅器であって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、
この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第2のインピーダンス変成回路と、
を備えたことを特徴とするマイクロ波増幅器。
【請求項2】
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うマイクロ波増幅器であって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、
この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数より高い共振周波数の第1の直列共振回路、および、この第1の直列共振回路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の第2の直列共振回路、を有する第2のインピーダンス変成回路と、
を備えたことを特徴とするマイクロ波増幅器。
【請求項3】
上記第1のインピーダンス変成回路は、前記増幅素子に直列接続されたインダクタと、このインダクタに並列接続されたキャパシタを含むことを特徴とする請求項1もしくは請求項2に記載のマイクロ波増幅器。
【請求項4】
上記第1のインピーダンス変成回路は、前記増幅素子に直列接続されたキャパシタと、このキャパシタに並列接続されたインダクタを含むことを特徴とする請求項1もしくは請求項2に記載のマイクロ波増幅器。
【請求項5】
上記整合回路を複数個縦続接続したことを特徴とする請求項1から請求項4のいずれかに記載のマイクロ波増幅器。
【請求項6】
上記増幅素子を複数個並列合成したことを特徴とする請求項1から請求項5のいずれかに記載のマイクロ波増幅器。
【請求項7】
上記整合回路は、上記増幅素子の入力部および/または出力部に接続されたことを特徴とする請求項1から請求項6のいずれかに記載のマイクロ波増幅器。
【請求項8】
前記所定の動作帯域の前期周波数は、前記所定の動作帯域の中心周波数であることを特徴とする請求項1から請求項7のいずれかに記載のマイクロ波増幅器。
【請求項1】
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うマイクロ波増幅器であって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、
この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で(−90°+180°×n)以上で(180°×n)以下(nは正の整数)の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第2のインピーダンス変成回路と、
を備えたことを特徴とするマイクロ波増幅器。
【請求項2】
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うマイクロ波増幅器であって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第1のインピーダンス変成回路と、
この第1のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数より高い共振周波数の第1の直列共振回路、および、この第1の直列共振回路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の第2の直列共振回路、を有する第2のインピーダンス変成回路と、
を備えたことを特徴とするマイクロ波増幅器。
【請求項3】
上記第1のインピーダンス変成回路は、前記増幅素子に直列接続されたインダクタと、このインダクタに並列接続されたキャパシタを含むことを特徴とする請求項1もしくは請求項2に記載のマイクロ波増幅器。
【請求項4】
上記第1のインピーダンス変成回路は、前記増幅素子に直列接続されたキャパシタと、このキャパシタに並列接続されたインダクタを含むことを特徴とする請求項1もしくは請求項2に記載のマイクロ波増幅器。
【請求項5】
上記整合回路を複数個縦続接続したことを特徴とする請求項1から請求項4のいずれかに記載のマイクロ波増幅器。
【請求項6】
上記増幅素子を複数個並列合成したことを特徴とする請求項1から請求項5のいずれかに記載のマイクロ波増幅器。
【請求項7】
上記整合回路は、上記増幅素子の入力部および/または出力部に接続されたことを特徴とする請求項1から請求項6のいずれかに記載のマイクロ波増幅器。
【請求項8】
前記所定の動作帯域の前期周波数は、前記所定の動作帯域の中心周波数であることを特徴とする請求項1から請求項7のいずれかに記載のマイクロ波増幅器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−268113(P2010−268113A)
【公開日】平成22年11月25日(2010.11.25)
【国際特許分類】
【出願番号】特願2009−116458(P2009−116458)
【出願日】平成21年5月13日(2009.5.13)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成22年11月25日(2010.11.25)
【国際特許分類】
【出願日】平成21年5月13日(2009.5.13)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]